JP2005215036A - 実装構造体、電気光学装置および電子機器 - Google Patents
実装構造体、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2005215036A JP2005215036A JP2004018397A JP2004018397A JP2005215036A JP 2005215036 A JP2005215036 A JP 2005215036A JP 2004018397 A JP2004018397 A JP 2004018397A JP 2004018397 A JP2004018397 A JP 2004018397A JP 2005215036 A JP2005215036 A JP 2005215036A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- pad
- light shielding
- insulating layer
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 IC設計への大きな制約やパターン間の短絡を発生させることなく、ICへの外光の入射を確実に防止することのできる実装構造体、この実装構造体を備えた電気光学装置、およびこの電気光学装置を備えた電子機器を提供すること。
【解決手段】 素子基板10のIC実装領域60において、IC4と平面的に重なる領域には、ストライプ状に並列する幅広の遮光パターン63と、これらの遮光パターン63の表面側を覆う短絡防止用絶縁層64とが形成され、短絡防止用絶縁層64の表面には、幅の狭い検査パターン69が形成されている。遮光によるIC4の保護の役目は、下層側で短絡防止用絶縁層64で覆われた幅広の遮光パターン63で行う。
【選択図】 図5
【解決手段】 素子基板10のIC実装領域60において、IC4と平面的に重なる領域には、ストライプ状に並列する幅広の遮光パターン63と、これらの遮光パターン63の表面側を覆う短絡防止用絶縁層64とが形成され、短絡防止用絶縁層64の表面には、幅の狭い検査パターン69が形成されている。遮光によるIC4の保護の役目は、下層側で短絡防止用絶縁層64で覆われた幅広の遮光パターン63で行う。
【選択図】 図5
Description
本発明は、基板上にICがCOG(Chip On Glass)実装された実装構造体、この実装構造体を備えた電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
アクティブマトリクス型液晶装置や、有機エレクトロルミネッセンス表示装置などの電気光学装置では、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。このため、電気光学装置では、図9に示すように、電気光学物質を保持する基板10x上に駆動用のIC4をCOG実装し、このIC4から信号線52xに信号を出力する。ここで、基板10xとしてはガラスなどの透明基板が用いられ、この透明基板を介して出射されて画像を表示する。また、基板10xにIC4を実装するために、基板10xには、図10に示すように、複数の入力パッド61および出力パッド62を備えたIC実装領域60が形成されており、複数の出力パッド61の各々からは、マトリクス状に配置された多数の画素を駆動するための信号を供給する信号線52xが延びている。なお、図11に示すように、IC実装領域60において、IC4と平面的に重なる領域に出力パッド62から検査パターン69xを延設し、この検査パターン69xにより、信号線52xの短絡などの検査を行う場合がある。
このように構成した電気光学装置において、基板10xとして透光性基板を用いると、図9に矢印Bで示すように、基板10xに進入した外光が基板10x内を伝ってIC4の能動面40に侵入すると、IC4において光リーク電流が流れ、動作電流の増大や誤動作が発生する。そこで、IC4の能動面40に遮光膜を形成することが提案されている(例えば、特許文献1参照)。
特開平10−222102号公報
しかしながら、特許文献1に開示の技術のように、IC4の能動面40に遮光膜を形成する方法は、IC4の設計上、大きな制約を発生させてしまうという問題点がある。
そこで、図11に示す検査パターン69xの幅を広くし、この検査パターン69xで外光を遮光することが考えられる。しかしながら、検査パターン69xの幅を広くすると、検査パターン69x間で短絡が発生するおそれがあり、電気光学装置の信頼性が低下するという問題点がある。
以上の問題点に鑑みて、本発明の課題は、IC設計への大きな制約やパターン間の短絡を発生させることなく、ICへの外光の入射を確実に防止することのできる実装構造体、この実装構造体を備えた電気光学装置、およびこの電気光学装置を備えた電子機器を提供することにある。
上記課題を解決するために、本発明では、透光性を備えた基板上に複数の入力パッドおよび出力パッドを備えたIC実装領域にICを実装した実装構造体において、前記IC実装領域で前記ICと平面的に重なる領域には、所定の間隔を開けてストライプ状に並列する複数の遮光パターンと、該複数の遮光パターンの表面側を覆う短絡防止用絶縁層とを備えていることを特徴とする。
本発明では、IC実装領域においてICと平面的に重なる領域に遮光パターンが形成されているので、外光を遮光パターンで遮ることができる。従って、ICに遮光膜を形成しなくても、ICの能動面への外光の入射を防止することができるので、IC設計への大きな制約を発生することがない。また、遮光パターンは、短絡防止用絶縁層で覆われているので、遮光パターンを幅広に形成した場合、遮光パターン間での短絡に起因する不具合が発生しない。
本発明において、前記複数の出力パッドおよび前記複数の入力パッドの少なくとも一方のパッドは、前記遮光パターンと同一の第1金属層からなる下パッド、前記短絡防止用絶縁層と同一の絶縁層、および第2金属層からなる上パッドが積層された構造を備えている場合、前記遮光パターンは、前記下パッドから延びていることが好ましい。このように、遮光パターンを下パッドから延ばした場合には、前記短絡防止用絶縁層および前記絶縁層のいずれについても、前記遮光パターンおよび前記下パッドに対する陽極酸化膜として同時に形成することができる。この場合も、遮光パターンは、短絡防止用絶縁層で覆われているので、遮光パターンを幅広に形成した場合、遮光パターン間での短絡に起因する不具合が発生しない。
本発明において、前記遮光パターンの上層側には、前記短絡防止用絶縁層の表面に、前記遮光パターンよりも狭い幅寸法をもって前記上パッドから延びた検査パターンを備えていることが好ましい。このように構成すると、検査パターンを介してパッド、あるいはそれから延びた配線に対して短絡の有無などの検査を行うことができる。また、遮光によるICの保護の役目は、下層側で短絡防止用絶縁層で覆われた遮光パターンが担うので、検査パターンの幅は狭くてよい。それ故、検査パターンで短絡が発生するおそれがないので、検査パターンでの短絡などに起因する信頼性の低下を確実に防止できる。
本発明において、前記一方のパッドが前記出力パッドであることが好ましい。液晶装置などといった電気光学装置では、出力パッドから多数の信号線が狭いピッチで延びているので、信号線での短絡の有無を検査パターンを用いて効率よく行うことができる。
本発明に係る実装構造体は、液晶装置やエレクトロルミネッセンス表示装置などといった電気光学装置などに適用できる。この場合、前記実装構造体は、電気光学物質を保持する電気光学装置用基板であり、前記配線パターンは、マトリクス状に配置された各画素を駆動するための信号を供給するための信号線である。
ここで、本発明に係る実装構造体を、薄膜ダイオード素子を画素スイッチング素子として用いた電気光学装置に用いることが好ましい。この場合、前記多数の画素の各々には、前記信号線に接続する薄膜ダイオード素子を備え、該薄膜ダイオード素子は、前記第1金属層からなる下電極と、該下電極の表面を陽極酸化してなる陽極酸化膜と、該陽極酸化膜の表面側に形成された前記第2金属層からなる上電極とを備えている。従って、薄膜ダイオード素子を製造する工程をそのまま利用して、遮光パターンや短絡防止用絶縁層を形成することができる。すなわち、新たな工程を追加することなく、ICの能動面への光の到達を防止することができる。
本発明に係る電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。特に本発明に係る電気光学装置は、ストロボを搭載した電子機器に搭載した場合でも、ストロボ光がICの能動面に到達することに起因する不具合の発生を確実に防止することができる。
以下、図面を参照して本発明の実施の形態を説明する。
(電気光学装置の全体構成)
図1は、電気光学装置の電気的構成を示すブロック図である。図2(A)、(B)は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図3は、図2に示す電気光学装置を画素電極を通る部分でY方向に切断したときの断面図である。
図1は、電気光学装置の電気的構成を示すブロック図である。図2(A)、(B)は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図3は、図2に示す電気光学装置を画素電極を通る部分でY方向に切断したときの断面図である。
図1に示す電気光学装置1aは、画素スイッチング素子としてTFD(薄膜ダイオード/Thin Film Diode)を用いたアクティブマトリクス型液晶装置であり、交差する2方向をX方向およびY方向としたとき、複数の走査線51aがX方向(行方向)に延びており、複数のデータ線52aがY方向(列方向)に延びている。走査線51aとデータ線52aとの各交差点に対応する位置には画素53aが形成され、この画素53aでは、液晶層54aと、画素スイッチング用のTFD素子56a(非線形素子)とが直列に接続されている。各走査線51aは走査線駆動回路57aによって駆動され、各データ線52aはデータ線駆動回路58aによって駆動される。
このような電気光学装置1aを構成するにあたっては、図2(A)、(B)および図3に示すように、素子基板10(電気光学装置用基板)と対向基板20とをシール材30によって貼り合わせるとともに、両基板とシール材30とによって囲まれた領域内に電気光学物質としての液晶19を封入する。シール材30は、対向基板20の縁辺に沿って略長方形の枠状に形成されるが、液晶を封入するために一部が開口している。このため、液晶19の封入後にその開口部分が封止材31によって封止される。
素子基板10および対向基板20は、ガラスや石英、プラスチックなどの透光性の基板である。素子基板10の内側(液晶19の側)表面には、上述した複数のデータ線52a、画素スイッチング用のTFD素子(図2および図3には図示せず)、画素電極34a、配向膜(図示せず)が形成されている。一方、対向基板20の内側の面上には複数の走査線51aが形成され、走査線51aの表面側に配向膜(図示せず)が形成されている。
実際には、素子基板10および対向基板20の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜、貼着される。また、カラー表示を行う場合には、対向基板20に対して、画素電極34aと対向する領域に、R(レッド)、G(グリーン)、B(ブルー)のカラーフィルタ(図示せず)が所定の配列で形成され、画素電極34aに対向しない領域にはブラックマトリクス(図示せず)が形成される。さらに、カラーフィルタおよびブラックマトリクスを形成した表面には、その平坦化および保護のために平坦化層がコーティングされ、この平坦化層の表面に走査線51aが形成されるが、本発明とは直接の関係がないため、偏光板、位相差板、カラーフィルタ、ブラックマトリクス、平坦化膜については、その図示および説明を省略する。
(TFD素子の構成)
図4(A)、(B)はそれぞれ、図2に示す電気光学装置の画素構成を示す平面図、および各画素に画素スイッチング素子として形成したTFD素子の説明図である。
図4(A)、(B)はそれぞれ、図2に示す電気光学装置の画素構成を示す平面図、および各画素に画素スイッチング素子として形成したTFD素子の説明図である。
図4(A)、(B)において、素子基板10は、表面に下地層14が形成され、TFD素子56aは、この下地層14の上に形成された第1TFD素子33aおよび第2TFD素子33bからなる2つのTFD素子要素によって、いわゆるBack−to−Back構造として構成されている。このため、TFD素子56aは、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層14は、例えば、厚さが50〜200nm程度の酸化タンタル(Ta2O5)によって構成され、TFD素子56aの密着性を向上させ、さらに素子基板10からの不純物の拡散を防止するために設けられている。
第1TFD素子33aおよび第2TFD素子33bは、第1金属層32a(下電極)と、この第1金属層32aの表面に形成された絶縁層32b(陽極酸化膜)と、この絶縁層32bの表面に互いに離間して形成された第2金属層32c、32d(上電極)とによって構成されている。
本形態において、第1金属層32aは、例えば、厚さが100〜500nmのタンタル(Ta)単体膜やタンタル合金膜等によって形成され、絶縁層32bは、陽極酸化法によって第1金属層32aの表面を酸化することによって形成された厚さが10〜35nmの酸化タンタル(Ta2O5)である。第2金属層32c、32dは、厚さが50〜300nmのクロム(Cr)等といった金属膜によって形成されている。第2金属層32cは、そのままデータ線52aとなり、他方の第2金属層32dは、ITO(Indium Tin Oxide)等といった透明導電材からなる画素電極34aに接続されている。
(IC実装領域の構成)
図5(A)〜(D)はそれぞれ、本発明を適用した電気光学装置に用いた素子基板の第1のIC実装領域の一部を拡大して示す平面図、データ線の説明図、出力パッドの説明図、および遮光パターンの説明図である。
図5(A)〜(D)はそれぞれ、本発明を適用した電気光学装置に用いた素子基板の第1のIC実装領域の一部を拡大して示す平面図、データ線の説明図、出力パッドの説明図、および遮光パターンの説明図である。
再び図2(A),(B)および図3において、電気光学装置1aは、素子基板10と対向基板20とをシール材30によって貼り合わせた状態で、素子基板10は、シール材30の外周縁から一方の側に張り出した張り出し領域10aを有しており、この張り出し領域10aに向けて、データ線52aおよび走査線51aに接続する配線パターン8(信号線)が延びている。シール材30には導電性を有する多数の導通粒子が分散されており、この導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板10および対向基板20の各々に形成された配線パターン同士を基板間導通させる機能を備えている。このため、本形態では、データ線52aに対して画像信号を出力する第1のIC4(フェイスダウンボンディングタイプのICチップ)、および走査線51aに走査信号を出力する2つの第2のIC5(フェイスダウンボンディングタイプのICチップ)が素子基板10の張り出し領域10aのみにCOG実装され、かつ、この素子基板10の張り出し領域10aの端縁(基板接続領域70)に対して可撓性基板7が接続されている。第1のIC4の駆動電圧は、例えば、5Vであり、第2のIC5の駆動電圧は、例えば、30Vである。
このような実装を行うにあたって、本形態では、基板縁11に沿う方向における中央領域に、データ線駆動回路や電源回路を内蔵の第1のIC4がCOG実装される第1のIC実装領域60が形成され、第1のIC実装領域60の両側には、走査線駆動回路や電源回路を内蔵の第2のIC5がCOG実装される第2のIC実装領域50が形成されている。また、素子基板10の張り出し領域10aにおいて、IC実装領域50、60よりもさらに基板縁11の側には、基板縁11に沿って、可撓性基板7が接続される基板接続領域70が形成されている。
第1のIC実装領域60には、第1のIC4のバンプが異方性導電材(異方性導電材含有フィルムあるいは異方性導電材含有ペースト)などにより接続される多数のパッドが基板縁11と平行に配列されている。これらのパッドのうち、第1のIC実装領域60の基板縁11に近い領域には、基板接続領域70から延びていた配線パターンの端部からなる複数の入力パッド61が形成され、第1のIC実装領域60の基板縁11に遠い位置(配線パターン8が延びてくる側)には、図5(A)に示すように、データ線52aに対して配線パターン8を介して接続する複数の出力パッド62が形成されている。
このように構成した第1のIC実装領域60において、配線パターン8は、図5(B)に示すように、データ線52aと同様、タンタル単体膜、タンタル合金膜等からなる第1金属層32a、酸化タンタルからなる絶縁層32b、およびクロム等からなる第2金属層32cがこの順に積層された構造を有している。
また、出力パッド62も、タンタル単体膜、タンタル合金膜等からなる第1金属層32a(下パッド621)、酸化タンタルからなる絶縁層32c(絶縁層622)、およびクロム等からなる第2金属層32c(上パッド623)がこの順に積層された構造になっており、その幅寸法は、配線パターン8よりもかなり広い。ここで、出力パッド62の上パッド623は、クロム等からなる第2金属層32c(上パッド623)の上にITO膜が積層された構造を有する場合もある。なお、入力パッド61も、出力パッド62と同様な構造になっているので、その説明は省略する。
さらに、本形態では、IC実装領域60でIC4と平面的に重なる領域には、ストライプ状に並列する複数の遮光パターン63と、これらの遮光パターン63の表面側を覆う短絡防止用絶縁層64とを備えており、遮光パターン63の幅寸法は、入力パッド61および出力パッド62の幅寸法よりも広い。ここで、遮光パターン63は、出力パッド62の下パッド621から入力パッド61が形成されている側に向けて直線的に延びたタンタル単体膜、タンタル合金膜等からなる第1金属層32aで構成され、短絡防止用絶縁層64は、酸化タンタルからなる絶縁層32bで構成されている。
さらにまた、遮光パターン63の上層側には、短絡防止用絶縁層64の表面に、出力パッド61の上パッド623から遮光パターン63に沿って直線的に延びた検査パターン69が形成されている。検査パターン69の幅寸法は、遮光パターン63や出力パッド62よりも幅寸法がかなり狭く、配線パターン8の幅寸法と同等である。ここで、検査パターン69は、上パッド623と同様、クロム等からなる第2金属層32cから構成されている。なお、出力パッド62の上パッド623が、クロム等からなる第2金属層32c(上パッド623)とITO膜との積層構造を有している場合、検査パターン69も、クロム等からなる第2金属層32c(上パッド623)とITO膜との積層構造を有する場合がある。
(電気光学装置1aの製造方法)
図6(A)〜(G)は、本形態の電気光学装置の製造方法のうち、素子基板10の製造方法を示す工程図である。なお、素子基板10を製造するにあたっては、単品サイズの素子基板10を多数取りできる大型の元基板の状態で行われるが、以下の説明では、元基板と単品サイズの素子基板10とを区別せずに説明する。
図6(A)〜(G)は、本形態の電気光学装置の製造方法のうち、素子基板10の製造方法を示す工程図である。なお、素子基板10を製造するにあたっては、単品サイズの素子基板10を多数取りできる大型の元基板の状態で行われるが、以下の説明では、元基板と単品サイズの素子基板10とを区別せずに説明する。
本形態の電気光学装置の製造方法において、素子基板10を製造するには、図6(A)に示す下地層形成工程において、ガラス等といった透光性の絶縁基板からなる素子基板10の表面にタンタル酸化物、例えば、Ta2O5を一様な厚さに成膜して下地層14を形成する。
次に、図6(B)に示す第1金属層形成工程において、Taをスパッタリング等によって一様な厚さで成膜し、さらにフォトリソグラフィ技術を用いて、データ線52aの第1金属層32a、およびTFD素子56の第1金属層32aを同時にパターニング形成する。このとき、データ線52aの第1金属層32aと、TFD素子56の第1金属層32aとはブリッジ部(図示せず)で繋がっている。また、この工程では、図5(C)、(D)を参照して説明した下パッド621、および遮光パターン63も形成する。
次に、図6(C)に示す絶縁層形成工程において、素子基板10を電解液に浸漬した状態で陽極酸化を行う。その際、素子基板10上に形成した給電パターン、およびデータ線52aの第1金属層32aを介してTFD素子56の第1金属層32aに給電され、それらの表面には、絶縁層32bとして作用する陽極酸化膜が形成される。また、この工程では、図5(C)、(D)を参照して説明した絶縁層622、および短絡防止用絶縁層64も形成する。
次に、図6(D)に示すアニール工程(d)において、素子基板10を加熱する。その結果、絶縁層32b内の転位や空孔などの欠陥密度が低減されるので、TFD素子56のI/V値を高くすることができる。
次に、図6(E)に示す第2金属層形成工程において、Crをスパッタリング等によって一様な厚さで成膜した後、フォトリソグラフィ技術を利用して、データ線52aの最上層としての第2金属層32cを形成するとともに、第1TFD素子56aおよび第2TFD素子56bの上電極としての第2金属層32c、32dを形成する。以上により、能動素子であるTFD素子56が形成される。また、この工程では、図5(C)、(D)を参照して説明した上パッド623、および検査パターン69も形成する。
次に、図6(F)に示すブリッジ部除去及び下地層除去工程において、例えば、ドライエッチングによりブリッジ部を素子基板10から除去する。これにより、第1TFD素子33aおよび第2TFD素子33bの第1金属層32aおよび絶縁層32bが、データ線52aから島状に分断される。また、画素電極34aに相当する領域の下地層14を除去して素子基板10を露出させる。この工程では、ブリッジ部の他に、給電パターンなどとして用いた不要なタンタル膜も除去する。
次に、図6(G)に示す電極形成工程において、画素電極34aを形成するためのITOをスパッタリング等によって一様な厚さで成膜し、さらに、フォトリソグラフィ技術により、1画素分の大きさに相当する所定形状の画素電極34aをその一部が第2金属層32dに重なるように形成する。これらの一連の工程により、図4(A)、(B)に示すTFD素子56aおよび画素電極34aが形成される。
しかる後には、配向膜形成工程において、素子基板10の表面にポリイミド、ポリビニルアルコール等を一様な厚さに形成することによって配向膜を形成した後、ラビング処理工程において、配向膜に対してラビング処理その他の配向処理を行う。
なお、上記の説明では、第1のIC実装領域60の出力パッド62側についてのみ説明したが、入力パッド61の側や第2のIC実装領域50でも、同様な工程が同時に行われる。その際、入力パッド61の側やIC実装領域50に対する陽極酸化も所定の給電パターンを介して給電が行われるが、このような給電パターンも、図6(E)に示すブリッジ部除去及び下地層除去工程において除去される。
以上により素子基板10が製造されるが、それ以降の工程については周知の技術を適用できるので、それらの説明を省略する。
(本形態の効果)
以上説明したように、本形態では、IC実装領域60でIC4と平面的に重なる領域には、ストライプ状に並列する複数の遮光パターン63が形成されている。このため、図3に矢印Aで示すように、透光性を有する素子基板10に外光が進入した場合でも、このような外光は、素子基板10内を伝っても、遮光パターン63で遮断され、IC4の能動面40に届かない。また、電気光学装置1aを携帯電話機などといった、ストロボを搭載した電子機器に搭載した場合でも、ストロボ光がIC4の能動面40に到達することを確実に防止できる。それ故、IC4において光リーク電流が流れることを確実に防止できるので、IC4の誤動作などを防止することができる。
以上説明したように、本形態では、IC実装領域60でIC4と平面的に重なる領域には、ストライプ状に並列する複数の遮光パターン63が形成されている。このため、図3に矢印Aで示すように、透光性を有する素子基板10に外光が進入した場合でも、このような外光は、素子基板10内を伝っても、遮光パターン63で遮断され、IC4の能動面40に届かない。また、電気光学装置1aを携帯電話機などといった、ストロボを搭載した電子機器に搭載した場合でも、ストロボ光がIC4の能動面40に到達することを確実に防止できる。それ故、IC4において光リーク電流が流れることを確実に防止できるので、IC4の誤動作などを防止することができる。
しかも、IC4の能動面40への外光の入射を素子基板10の側で防止するので、IC4は従来構成のままでよいので、IC設計への大きな制約を発生することがない。
また、遮光パターン63は、出力パッド62の下パッド621から延びているが、遮光パターン63は、短絡防止用絶縁層64で覆われているので、遮光パターン63を幅広に形成して遮光能力を高めても短絡などの問題点が発生しない。
さらに、TFD56aを製造する工程をそのまま利用して、遮光パターン63や短絡防止用絶縁層64を形成することができるので、新たな工程を追加することなく、IC4の能動面への光の到達を防止することができる。
さらにまた、遮光パターン63の上層側には、短絡防止用絶縁層64の表面に検査パターン69が形成されているので、検査パターン69を介して出力パッド62、あるいはそれから延びた配線パターン8やデータ線52aに対して短絡の有無などの検査を行うことができる。また、遮光によるIC4の保護の役目は、短絡防止用絶縁層64で覆われた遮光パターン63が担うので、検査パターン69の幅は狭くてよい。それ故、検査パターン69で短絡が発生するおそれがないので、検査パターン69での短絡などに起因する信頼性の低下を確実に防止できる。
ここで、検査パターン69は、出力パッド62に対してのみ形成されているが、入力パッド61と比較して、出力パッド62の方に多数の配線パターン8やデータ線52aが狭いピッチで延びているので、配線パターン8やデータ線52aの短絡の有無を検査パターン69を用いて効率よく行うことができる。
[その他の実施の形態]
また、上記形態は、TFDを非線形素子として用いたアクティブマトリクス型液晶装置に本発明を適用した例であるが、以下に示す電気光学装置でも、駆動回路内蔵のICがCOG実装、あるいはCOF実装されることがあるので、このような電気光学装置に本発明を適用してもよい。
また、上記形態は、TFDを非線形素子として用いたアクティブマトリクス型液晶装置に本発明を適用した例であるが、以下に示す電気光学装置でも、駆動回路内蔵のICがCOG実装、あるいはCOF実装されることがあるので、このような電気光学装置に本発明を適用してもよい。
図7は、画素スイッチング素子として薄膜トランジスタ(TFT)を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図8は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
図7に示すように、画素スイッチング素子としてTFTを用いたアクティブマトリクス型液晶装置からなる電気光学装置100bでは、マトリクス状に形成された複数の画素の各々に、画素電極109bを制御するための画素スイッチング用のTFT130bが形成されており、画像信号を供給するデータ線106bが当該TFT130bのソースに電気的に接続されている。データ線106bに書き込む画像信号は、データ線駆動回路102bから供給される。また、TFT130bのゲートには走査線131bが電気的に接続されており、所定のタイミングで、走査線131bにパルス的に走査信号が走査線駆動回路103bから供給される。画素電極109bは、TFT130bのドレインに電気的に接続されており、スイッチング素子であるTFT130bを一定期間だけそのオン状態とすることにより、データ線106bから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極109bを介して液晶に書き込まれた所定レベルのサブ画像信号は、対向基板(図省略)に形成された対向電極との間で一定期間保持される。
ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極109bと対向電極との間に形成される液晶容量と並列に蓄積容量170b(キャパシタ)を付加することがある。この蓄積容量170bによって、画素電極109bの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量170bを形成する方法としては、容量を形成するための配線である容量線132bとの間に形成する場合、あるいは前段の走査線131bとの間に形成する場合もいずれであってもよい。
図8に示すように、電荷注入型有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置100pは、有機半導体膜に駆動電流が流れることによって発光するEL(エレクトロルミネッセンス)素子、またはLED(発光ダイオード)素子などの発光素子をTFTで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
ここに示す電気光学装置100pでは、複数の走査線103pと、この走査線103pの延設方向に対して交差する方向に延設された複数のデータ線106pと、これらのデータ線106pに並列する複数の共通給電線123pと、データ線106pと走査線103pとの交差点に対応する画素115pとが構成されている。データ線106pに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路101pが構成されている。走査線103pに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路104pが構成されている。
また、画素115pの各々には、走査線103pを介して走査信号がゲート電極に供給される第1のTFT131pと、この第1のTFT131pを介してデータ線106pから供給される画像信号を保持する保持容量133pと、この保持容量133pによって保持された画像信号がゲート電極に供給される第2のTFT132pと、第2のTFT132pを介して共通給電線123pに電気的に接続したときに共通給電線123pから駆動電流が流れ込む発光素子140pとが構成されている。
ここで、発光素子140pは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線106pなどを跨いで複数の画素115pにわたって形成されている。
また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、FED(フィールドエミッションディスプレイ)装置、LED(発光ダイオード)表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス(DMD)を用いた装置などの各種の電気光学装置に適用できる。
[電子機器への搭載例]
本発明を適用した電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。その際、電気光学装置をストロボを搭載した電子機器に搭載した場合でも、ストロボ光がICの能動面に到達することに起因する不具合の発生を確実に防止することができる。
本発明を適用した電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。その際、電気光学装置をストロボを搭載した電子機器に搭載した場合でも、ストロボ光がICの能動面に到達することに起因する不具合の発生を確実に防止することができる。
1a 電気光学装置、4 第1のIC、5 第2のIC、8 配線パターン、10 素子基板(電気光学装置用基板)、10a 素子基板の張り出し領域、20 対向基板、32a 第1金属層、32b 絶縁層(陽極酸化膜)、32c 第2金属層50 第2のIC実装領域、52a データ線、56a TFD素子、60 第1のIC実装領域、61 入力パッド、62 出力パッド、63 遮光パターン、64 短絡防止用絶縁層 69 検査パターン、621 下パッド、622 絶縁層、623 上パッド
Claims (8)
- 透光性を備えた基板上に複数の入力パッドおよび出力パッドを備えたIC実装領域にICを実装した実装構造体において、
前記IC実装領域で前記ICと平面的に重なる領域には、ストライプ状に並列する複数の遮光パターンと、該複数の遮光パターンの表面側を覆う短絡防止用絶縁層とを備えていることを特徴とする実装構造体。 - 請求項1において、前記複数の出力パッドおよび前記複数の入力パッドの少なくとも一方のパッドは、前記遮光パターンと同一の第1金属層からなる下パッド、前記短絡防止用絶縁層と同一の絶縁層、および第2金属層からなる上パッドが積層された構造を備え、
前記遮光パターンは、前記下パッドから延びていることを特徴とする実装構造体。 - 請求項2において、前記短絡防止用絶縁層および前記絶縁層は、前記遮光パターンおよび前記下パッドに対する陽極酸化膜であることを特徴とする実装構造体。
- 請求項2または3において、前記遮光パターンの上層側には、前記短絡防止用絶縁層の表面に、前記遮光パターンよりも狭い幅寸法をもって前記上パッドから延びた検査パターンを備えていることを特徴とする実装構造体。
- 請求項4において、前記一方のパッドは、前記出力パッドであることを特徴とする実装構造体。
- 請求項1ないし5のいずれかに規定する実装構造体を備えた電気光学装置であって、前記実装構造体は、電気光学物質を保持する電気光学装置用基板であり、
前記出力パッドには、マトリクス状に配置された多数の画素を駆動するための信号を供給する信号線が接続されていることを特徴とする電気光学装置。 - 請求項2ないし5のいずれかに規定する実装構造体を備えた電気光学装置であって、前記実装構造体は、電気光学物質を保持する電気光学装置用基板であり、
前記出力パッドには、マトリクス状に配置された多数の画素を駆動するための信号を供給する複数の信号線が接続され、
前記多数の画素の各々には、前記信号線に接続する薄膜ダイオード素子が形成され、
当該薄膜ダイオード素子は、前記第1金属層からなる下電極と、該下電極の表面を陽極酸化してなる陽極酸化膜と、該陽極酸化膜の表面上に形成された前記第2金属層からなる上電極とを備えていることを特徴とする電気光学装置。 - 請求項6または7に規定する電気光学装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018397A JP2005215036A (ja) | 2004-01-27 | 2004-01-27 | 実装構造体、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018397A JP2005215036A (ja) | 2004-01-27 | 2004-01-27 | 実装構造体、電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005215036A true JP2005215036A (ja) | 2005-08-11 |
Family
ID=34902930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004018397A Withdrawn JP2005215036A (ja) | 2004-01-27 | 2004-01-27 | 実装構造体、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005215036A (ja) |
-
2004
- 2004-01-27 JP JP2004018397A patent/JP2005215036A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4142029B2 (ja) | 電気光学装置および電子機器 | |
KR100556309B1 (ko) | 전기 광학 장치, 그 제조 방법 및 전자 기기 | |
US11215893B2 (en) | Array substrate, method for manufacturing the same, and display apparatus | |
KR100884118B1 (ko) | 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 | |
JP4288303B2 (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
US8779296B2 (en) | Wiring board, method for manufacturing same, display panel, and display device | |
US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP2004363170A (ja) | 導電パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器 | |
US6970225B2 (en) | Electrooptic device, method for manufacturing the same, and electronic apparatus | |
JP2007293072A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
JP4352834B2 (ja) | 実装構造体、電気光学装置、電子機器、および実装構造体の製造方法 | |
US20120319144A1 (en) | Display panel and display device | |
US7456916B2 (en) | Liquid crystal device with overcoat layer that gradually reduces in thickness towards an edge portion corresponding to a boundary between reflective and transmissive regions | |
JP2005283830A (ja) | 実装構造体、電気光学装置、電子機器、実装構造体の検査方法、電気光学装置の検査方法 | |
JP2007199181A (ja) | 電気光学装置、電子機器および電気光学装置の製造方法 | |
JP2005283831A (ja) | 電気光学装置および電子機器 | |
JP2005099311A (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 | |
JP2005215036A (ja) | 実装構造体、電気光学装置および電子機器 | |
JP4356403B2 (ja) | 電気光学装置、およびそれを備えた電子機器 | |
JP2005266683A (ja) | 実装構造体、電気光学装置および電子機器 | |
JP2005099310A (ja) | 実装構造体、ic、電気光学装置および電子機器 | |
CN100374913C (zh) | 电光装置、电光装置用基板和电子设备 | |
JP2005157220A (ja) | 電気光学装置および電子機器 | |
JP4289092B2 (ja) | Ic実装基板、電気光学装置、電子機器、およびic実装基板の製造方法 | |
JP2006106516A (ja) | 電気光学装置用基板、電気光学装置及びその製造方法、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |