JP4289092B2 - Ic実装基板、電気光学装置、電子機器、およびic実装基板の製造方法 - Google Patents
Ic実装基板、電気光学装置、電子機器、およびic実装基板の製造方法 Download PDFInfo
- Publication number
- JP4289092B2 JP4289092B2 JP2003321799A JP2003321799A JP4289092B2 JP 4289092 B2 JP4289092 B2 JP 4289092B2 JP 2003321799 A JP2003321799 A JP 2003321799A JP 2003321799 A JP2003321799 A JP 2003321799A JP 4289092 B2 JP4289092 B2 JP 4289092B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- substrate
- adhesive
- flexible substrate
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
性基板と、該可撓性基板の前記IC実装領域に接着材により実装されたICとを有するI
C実装基板において、前記可撓性基板上には、当該可撓性基板の一方方向の両側の端縁ま
で形成された銅パターンと、当該可撓性基板の端縁および前記IC実装領域を避けて前記
の一方方向の両側の端縁まで形成された銅パターンを覆うレジスト層と、当該可撓性基板
の他方方向の両側の端縁まで形成され、前記レジスト層によって覆われていない銅パター
ンと、が形成され、前記接着材は、前記レジスト層の少なくとも一部、前記IC実装領域
、および前記の他方方向の両側の端縁まで形成された銅パターンを、前記可撓性基板の端
縁を避けて当該端縁より内側領域で覆っていることを特徴とする。
可撓性基板の前記IC実装領域に接着材により実装されたICとを有し、前記可撓性基板
は、当該可撓性基板よりも大きな大型基板からプレスにより切り出されてなるIC実装基
板の製造方法において、前記大型基板において前記プレスによる切断予定線で囲まれた前
記可撓性基板の切り出し領域に、当該切り出し領域の一方方向の両側の端縁を越える銅パ
ターンと、当該切り出し領域の他方方向の両側の端縁を越える銅パターンとを形成してお
き、次に、前記切り出し領域の端縁、前記IC実装領域、および前記の他方方向の両側の
端縁を越える銅パターンを避けて、前記の一方方向の両側の端縁まで形成された銅パター
ンを覆うレジスト層を形成し、次に、前記レジスト層の少なくとも一部、前記IC実装領
域、および前記の他方方向の両側の端縁まで形成された銅パターンを、前記可撓性基板の
端縁を避けて当該端縁より内側領域で覆うように前記接着材を設け、次に、前記接着材に
よって前記ICを前記IC実装領域に実装した後、あるいは実装する前に、前記切断予定
線に沿って前記大型基板から前記可撓性基板をプレスにより切り出すことを特徴とする。
図1は、電気光学装置の電気的構成を示すブロック図である。図2(A)、(B)は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図3は、本発明を適用したIC実装基板でのIC実装構造を示す説明図である。
以下、本発明を適用したIC実装基板の構成を、その製造方法を説明しながら、説明する。
上記形態は、TFDを非線形素子として用いたアクティブマトリクス型液晶装置に本発明を適用した例であるが、以下に示す電気光学装置に本発明を適用してもよい。
Claims (6)
- 複数のIC実装端子が形成されたIC実装領域を備えた可撓性基板と、該可撓性基板の
前記IC実装領域に接着材により実装されたICとを有するIC実装基板において、
前記可撓性基板上には、当該可撓性基板の一方方向の両側の端縁まで形成された銅パタ
ーンと、当該可撓性基板の端縁および前記IC実装領域を避けて前記の一方方向の両側の
端縁まで形成された銅パターンを覆うレジスト層と、当該可撓性基板の他方方向の両側の
端縁まで形成され、前記レジスト層によって覆われていない銅パターンと、が形成され、
前記接着材は、前記レジスト層の少なくとも一部、前記IC実装領域、および前記の他
方方向の両側の端縁まで形成された銅パターンを、前記可撓性基板の端縁を避けて当該端
縁より内側領域で覆っていることを特徴とするIC実装基板。 - 請求項1において、前記接着材は、異方性導電材含有の接着フィルム、あるいは異方性
導電材含有の接着ペーストからなることを特徴とするIC実装基板。 - 請求項1または2に記載のIC実装基板が、電気光学物質を保持する電気光学装置用基
板に接続されていることを特徴とする電気光学装置。 - 請求項3に記載の電気光学装置を有することを特徴とする電子機器。
- 多数のIC実装端子が形成されたIC実装領域を備えた可撓性基板と、該可撓性基板の
前記IC実装領域に接着材により実装されたICとを有し、前記可撓性基板は、当該可撓
性基板よりも大きな大型基板からプレスにより切り出されてなるIC実装基板の製造方法
において、
前記大型基板において前記プレスによる切断予定線で囲まれた前記可撓性基板の切り出
し領域には、当該切り出し領域の一方方向の両側の端縁を越える銅パターンと、当該切り
出し領域の他方方向の両側の端縁を越える銅パターンとを形成しておき、
次に、前記切り出し領域の端縁、前記IC実装領域、および前記の他方方向の両側の端
縁を越える銅パターンを避けて、前記の一方方向の両側の端縁まで形成された銅パターン
を覆うレジスト層を形成し、
次に、前記レジスト層の少なくとも一部、前記IC実装領域、および前記の他方方向の
両側の端縁まで形成された銅パターンを、前記可撓性基板の端縁を避けて当該端縁より内
側領域で覆うように前記接着材を設け、
次に、前記接着材によって前記ICを前記IC実装領域に実装した後、あるいは実装す
る前に、前記切断予定線に沿って前記大型基板から前記可撓性基板をプレスにより切り出
すことを特徴とするIC実装基板の製造方法。 - 請求項5において、前記接着材は、異方性導電材含有の接着フィルム、あるいは異方性
導電材含有の接着ペーストであることを特徴とするIC実装基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003321799A JP4289092B2 (ja) | 2003-09-12 | 2003-09-12 | Ic実装基板、電気光学装置、電子機器、およびic実装基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003321799A JP4289092B2 (ja) | 2003-09-12 | 2003-09-12 | Ic実装基板、電気光学装置、電子機器、およびic実装基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005093535A JP2005093535A (ja) | 2005-04-07 |
JP4289092B2 true JP4289092B2 (ja) | 2009-07-01 |
Family
ID=34453366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003321799A Expired - Lifetime JP4289092B2 (ja) | 2003-09-12 | 2003-09-12 | Ic実装基板、電気光学装置、電子機器、およびic実装基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4289092B2 (ja) |
-
2003
- 2003-09-12 JP JP2003321799A patent/JP4289092B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005093535A (ja) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
US11742358B2 (en) | Display panel and large format display apparatus using the same | |
US6025901A (en) | Liquid crystal display device and method for producing the same | |
JP2006349788A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP4352834B2 (ja) | 実装構造体、電気光学装置、電子機器、および実装構造体の製造方法 | |
US20120319144A1 (en) | Display panel and display device | |
EP1426914B1 (en) | Electro-optical display device and method of manufacturing it | |
US7004376B2 (en) | Solder printing mask, wiring board and production method thereof, electrooptical apparatus and production method thereof and electronic device and production method thereof | |
JP3835442B2 (ja) | 電気光学装置および電子機器 | |
KR20090027580A (ko) | 표시 패널, 표시 패널 모듈 및 전자기기 | |
JP2006286851A (ja) | 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器 | |
US20070138509A1 (en) | Electrooptical device, mounting assembly, method for producing electrooptical device, and electronic apparatus | |
US20060256064A1 (en) | Liquid crystal display device | |
JP4289092B2 (ja) | Ic実装基板、電気光学装置、電子機器、およびic実装基板の製造方法 | |
JP2005300920A (ja) | 表示装置及び液晶表示装置 | |
JP2005099310A (ja) | 実装構造体、ic、電気光学装置および電子機器 | |
US6771239B1 (en) | Method for manufacturing an active matrix substrate | |
JP2005340455A (ja) | 実装構造体、電気光学装置、および電子機器 | |
KR101578215B1 (ko) | 백라이트 유닛 및 이를 구비한 액정표시장치 | |
KR101852998B1 (ko) | 액정표시장치용 가요성 인쇄회로기판 | |
JP2005283831A (ja) | 電気光学装置および電子機器 | |
JP2005099311A (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 | |
JP2004096047A (ja) | 基板の接続方法、基板の接続構造、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器 | |
JP4474834B2 (ja) | 半導体チップの製造方法 | |
JP2004096048A (ja) | 基板の接続方法、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4289092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |