JP2005203825A

JP2005203825A - 分波器

Info

Publication number: JP2005203825A
Application number: JP2004005048A
Authority: JP
Inventors: Manabu Wakita; 学脇田; Hironori Sugiyama; 博紀杉山; Katsuhisa Murakami; 勝久村上
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2004-01-13
Filing date: 2004-01-13
Publication date: 2005-07-28

Abstract

【課題】高調波をより効果的に減衰できる分波器を提供する。
【解決手段】第２の平板電極の上下に第１、第３の平板電極が配置される。第１、第３の平板電極は互いに第１，第３のビアで電気的に接続され、第２の平板電極は第２のビアによって他の基板と電気的に接続されことから、第１〜第３の平板電極がキャパシタとして機能する。第２の平板電極と第１のビアと、第３の平板電極と第２のビアがそれぞれ同一の基板界面上に配置されるが、第２の平板電極が第１のビアと１辺のみ対向し、第３の平板電極が第２のビアと１辺のみ対向する。このため、第２、第３の平板電極それぞれと第１，第２のビア間での電気的な干渉が低減され、分波器本来のフィルタ機能が発揮され、高調波を効果的に減衰することが可能となる。
【選択図】図３

Description

本発明は、例えば、携帯電話機、無線ＬＡＮ等の無線機器の回路部品として用いられる分波器に関する。

無線通信等に利用する複数の周波数の信号を分離するために分波器が用いられる。分波器によって複数の周波数の信号を分離することで、例えば、単一のアンテナによって複数の周波数の信号を受信することができる。
分波器では、複数の周波数の信号を分離するために、ハイパスフィルタ、ローパスフィルタを用いることが多い。
なお、ローパスフィルタ回路をハイパスフィルタ回路の上側に配置することで実装面積を削減する技術が開示されている（特許文献１参照）。
特開２００２−４３８８３号公報

ここで、無線通信等で用いられる信号がより高周波になる傾向がある。このため、高周波の信号から高調波を除去する必要性が高まっている。例えば、基本波の２次高調波に加えて、３次高調波をも効果的に減衰することが必要となる場合がある。
上記に鑑み、本発明は高調波をより効果的に減衰できる分波器を提供することを目的とする。

上記目的を達成するために、本発明に係る分波器は、第１の基板と、前記第１の基板に積層される第２の基板と、前記第１、第２の基板の基板界面上に配置される第１の平板電極と、前記第２の基板を貫通し、前記第１の平板電極と電気的に接続される第１のビアと、前記第２の基板に積層される第３の基板と、前記第２、第３の基板の基板界面上に配置され、かつ前記第１のビアと１辺のみが対向する第２の平板電極と、前記第３の基板を貫通し、前記第２の平板電極と電気的に接続される第２のビアと、前記第３の基板に積層される第４の基板と、前記第３、第４の基板の基板界面上に配置され、かつ前記第２のビアと１辺のみが対向する第３の平板電極と、前記第３の基板を貫通し、前記第１のビアおよび前記第３の平板電極と電気的に接続される第３のビアと、を具備することを特徴とする。

第２の平板電極の上下に第１、第３の平板電極が配置される。第１、第３の平板電極は互いに第１，第３のビアで電気的に接続され、第２の平板電極は第２のビアによって他の基板と電気的に接続される。この結果、第１〜第３の平板電極がキャパシタとして機能することとなる。
第２の平板電極と第１のビアと、第３の平板電極と第２のビアがそれぞれ同一の基板界面上に配置される。このとき、第２の平板電極が第１のビアと１辺のみが対向し、第３の平板電極が第２のビアと１辺のみが対向する。このため、第２、第３の平板電極それぞれと第１，第２のビア間での電気的な干渉が低減され、分波器本来のフィルタ機能が発揮され、高調波を効果的に減衰することが可能となる。

ここで、分波器が、前記第１の基板に前記第２の基板と反対側に積層される第５の基板と、前記前記第５、第１の基板の基板界面上に配置され、入力端子と電気的に接続される第４の平板電極と、前記第２のビアおよび接地のための接地端子に両端が電気的に接続される線路と、をさらに具備してもよい。

第１、第４の平板電極によってキャパシタを構成し、このキャパシタは入力端子に接続される。また、線路はインダクタを構成する。このような、キャパシタ、インダクタによってフィルタを構成し、入力端子から入力した高調波を効果的に減衰することができる。

本発明によれば、高調波をより効果的に減衰できる分波器を提供できる。

（第１実施形態）
図１は本発明の第１の実施形態に係る分波器１０の回路構成を表す図である。
図１に示すように分波器１０は、２つの出力端子Ｐ１，Ｐ２、入力端子Ｐ３、出力端子Ｐ１に接続されたローパスフィルタＬＦ，出力端子Ｐ２に接続されたハイパスフィルタＨＦを備える。
ローパスフィルタＬＦは、キャパシタ（コンデンサ：容量素子）Ｃ１，Ｃ２、Ｃ９，インダクタ（インダクタンス素子）Ｌ１、Ｌ４を備える。ハイパスフィルタＨＦは、キャパシタＣ３〜Ｃ８、インダクタＬ２，Ｌ３を備える。インダクタＬ２，キャパシタＣ２，Ｃ７〜Ｃ９は接地のための接地端子（「グランド端子」ともいう）Ｇを介して接地される。

入力端子Ｐ３は、例えばアンテナに接続され、第１、第２の周波数（例えば、２．４ＧＨｚ、５．０ＧＨｚ）の信号が入力される。
入力端子Ｐ３から入力された信号は周波数に応じて出力端子Ｐ１，Ｐ２に分離して出力される。即ち、ローパスフィルタＬＦによって、より低周波の第１の周波数（例えば、２．４ＧＨｚ）の信号は第１の出力端子Ｐ１に出力される。また、ハイパスフィルタＨＦによって、より高周波の第２の周波数（例えば、５．０ＧＨｚ）の信号は第２の出力端子Ｐ２に出力される。
なお、キャパシタＣ５とインダクタＬ２，キャパシタＣ６とインダクタＬ３を逆にしても分波器１０の特性はほぼ同様である。

図２は、本発明の第１の実施形態に係る分波器１０の外観を表す図である。
分波器１０は、基板１０１〜１１５を重ね合わせて構成される。基板１０１〜１１５に、例えば、ガラスセラミック（誘電率εｒ＝７．９、ｔanδ＝４．８×１０^-3）からなる２０１２（２．０mm×１．２５mm）タイプの基板を用い、厚膜印刷により銀ペースト等を印刷した電極パターンが形成される。これらの基板１０１〜１１５を高さ０．９５ｍｍ程度に積層することで分波器１０が構成される。
なお、基板１０１〜１１５は、ガラスセラミック以外のセラミック素材であっても良い。

各基板１０１〜１１５の側辺には所定の端子となる切欠部１１〜１６が形成されている。この切欠部１１〜１６は、積層時に基板１０１〜１１５の積層方向で一致し、積層方向に延びる溝部を構成する。この溝部に銀ペーストを印刷することで、出力端子Ｐ１，Ｐ２、入力端子Ｐ３、および接地端子Ｇとして機能することとなる。

図３は、分波器１０を構成する基板１０１〜１１５を分離した状態を表す分解斜視図である。
分波器１０では、基板１０１〜１０８が、ローパスフィルタＬＦとして機能し、１０２，１０３，１０８〜１１４がハイパスフィルタＨＦ（ＨＦ１，ＨＦ２）として機能する。即ち、ローパスフィルタＬＦ、ハイパスフィルタＨＦが上下に配置され、基板１０２，１０３，１０８は、ローパスフィルタＬＦ、ハイパスフィルタＨＦで共通に用いられる共通基板である。

基板１０１は、ランドパターン（実装用の電極のパターン）１００１〜１００６を下面に有する。ランドパターン１００１、１００２は出力端子Ｐ１，Ｐ２に，ランドパターン１００３は入力端子Ｐ３に、ランドパターン１００４〜１００６は接地端子Ｇにそれぞれ対応する。
ここで、基板１０１の外周に沿って、第１、第２の出力端子（ランドパターン１００１、１００２）、入力端子（ランドパターン１００３）の間に、接地端子（ランドパターン１００４〜１００６）が配置されている。これは、第１、第２の出力端子、入力端子を互いに遮蔽し、信号の干渉（混入）を防止するためである。

基板１０１は、上面に接地（アース）用の平板電極１０１１および接続部１０１２の電極パターンを有する。平板電極１０１１は、接続部１０１２によって、接地端子Ｇに接続され、後述する平板電極１０２１を外部から遮蔽し、分波器１０の動作の安定化を図っている。
平板電極１０１１は出力端子Ｐ２のランドパターン１００２に対応する欠落領域（平板電極１０１１のパターンが形成されない領域）１０１３を有する。即ち、平板電極１０１１はランドパターン１００２と上下に重なり合わない。
なお、この欠落領域１０１３は、基板１０１の層方向から見て、ランドパターン１００２と重なるが、その形状は特に問題とはならない。即ち、ランドパターン１００２の形状と欠落領域１０１３の形状が異なってもよい（例えば、一方が矩形で他方が円形）。

平板電極１０１１が欠落領域１０１３を有することから、ランドパターン１００２と平板電極１０１１間の干渉が低減され、出力端子Ｐ２から出力される第２の周波数の信号の高調波が低減される。具体的には、ランドパターン１００２と平板電極１０１１との間に生じる浮遊容量を低減し、ハイパスフィルタＨＦ本来の機能を発揮させることで、高調波（特に、第２の周波数を基本波とする３次の高調波）を効果的に低減することができる。

基板１０２は、キャパシタＣ９用の平板電極１０２１および接続部１０２２の電極パターンと、キャパシタＣ８用の平板電極１０２３および接続部１０２４の電極パターンを有する。後述するように、キャパシタＣ８を有することで分波器１０の広帯域化が図られる。
キャパシタＣ８，Ｃ９用の平板電極１０２１，１０２３を同一の基板１０２上に形成したのは多層基板の層数を低減するためである。即ち、キャパシタＣ８用の平板電極は基板１０２に換えて、例えば、基板１０４上に形成することも可能であり（基板１０４，平板電極１０３１との間でキャパシタＣ８を構成する）、この場合でも分波器１０の広帯域化が図られる。

平板電極１０２３および接続部１０２４は、平板電極１０１１の欠落領域１０１３と対応する。即ち、平板電極１０１１は平板電極１０２３および接続部１０２４と上下に重なり合わない。このため、平板電極１０２３および接続部１０２４と平板電極１０１１間の干渉が低減され、出力端子Ｐ２から出力される第２の周波数の信号の高調波（特に、３次の高調波）が低減される。
なお、この平板電極１０２１が基板１０１の欠落領域１０１３と重ならないようにして、平板電極１０２１の遮蔽が不完全になるのを防止している。

基板１０３は、接地（アース）用の平板電極１０３１および接続部１０３２の電極パターンを有する。
基板１０４は、キャパシタＣ２用の平板電極１０４１の電極パターンを有する。平板電極１０４１は、後述するビア１０５２（層間接続配線）と電気的に接続される。

基板１０５は、インダクタＬ４として機能する線路１０５１の電極パターンを有する。線路１０５１の端部にビア１０５２が配置される。ビア１０５２は平板電極１０４１および後述のビア１０６２と電気的に接続される。
基板１０６は、インダクタＬ１として機能する線路１０６１の電極パターンを有する。線路１０６１の端部にビア１０６２が配置される。ビア１０６２はビア１０５２および後述のビア１０７２と電気的に接続される。

基板１０７は、キャパシタＣ１用の平板電極１０７１の電極パターンを有する。平板電極１０７１内に基板１０７を上下に貫通するビア１０７２が配置される。ビア１０７２は、ビア１０６２と電気的に接続される。
基板１０８は、キャパシタＣ１、Ｃ３両用の平板電極１０８１および接続部１０８２の電極パターンを有する。
基板１０９は、キャパシタＣ３、Ｃ５両用の平板電極１０９１の電極パターンを有する。

基板１１０は、キャパシタＣ５用の平板電極１１０１の電極パターン、および基板１１０を上下に貫通するビア１１０２を有する。平板電極１１０１はビア１１０２と１辺のみが対向している（この詳細は後述する）。ビア１１０２は、平板電極１０９１および後述のビア１１１３と電気的に接続される。平板電極１１０１は後述のビア１１１２と電気的に接続される。
基板１１１は、キャパシタＣ４，Ｃ６、Ｃ７用の平板電極１１１１の電極パターン、および基板１１１を上下に貫通するビア１１１２を有する。平板電極１１１１はビア１１１２と１辺のみが対向している（この詳細は後述する）。また、平板電極１１１１内に基板１１１を上下に貫通するビア１１１３を有する。ビア１１１２は、平板電極１１０１および後述のビア１１２４と電気的に接続される。ビア１１１３は、ビア１１０２と電気的に接続される。

基板１１２は、キャパシタＣ６用の平板電極１１２１、キャパシタＣ４用の平板電極１１２２、キャパシタＣ７用の平板電極１１２３、および基板１１２を上下に貫通するビア１１２４を有する。平板電極１１２１は後述のビア１１３３と電気的に接続される。ビア１１２４は、ビア１１１２および後述のビア１１３２と電気的に接続される。平板電極１１２１は、後述のビア１１３３と電気的に接続される。
基板１１３は、インダクタＬ３として機能する線路１１３１の電極パターン、基板１１３を上下に貫通するビア１１３２を有する。線路１１３１の端部に基板１１３を上下に貫くビア１１３３が配置される。ビア１１３２はビア１１２４および後述のビア１１４２と電気的に接続される。ビア１１３３は、平板電極１１２１と電気的に接続される。
基板１１４は、インダクタＬ２用の線路１１４１のパターンおよび線路１１４１の一端に配置され、基板１１４を上下に貫通するビア１１４２を有する。ビア１１４２は、ビア１１３２と電気的に接続される。
基板１１５は、特段のパターンを有せず、主として基板１１４を保護するためのものである。

前述のように、切欠部１１〜１６の銀ペーストを介して、基板１０１〜１１５に形成されたパターン同士が電気的に接続される。即ち、基板１０１下面のランドパターン１００１，基板１０２の平板電極１０２１，および基板１０５の線路１０５１の一端が接続される（出力端子Ｐ１）。また、基板１０１下面のランドパターン１００２，基板１０２の平板電極１０２３、基板１１２の平板電極１１２２、および基板１１３の線路１１３１の一端が接続される（出力端子Ｐ２）。基板１０１下面のランドパターン１００３，基板１０６の線路１０６１の一端、および平板電極１０８１が接続される（入力端子Ｐ３）。基板１０１下面のランドパターン１００４〜１００６と平板電極１０１１，基板１０３の平板電極１０３１、平板電極１１２３、および線路１１４１が接続される（接地端子Ｇ）。この線路１１４１は、基板１１４のインダクタＬ２として機能する。
線路１０５１，１０６１，１１３１，１１４１の線幅は、例えば１００μｍに設定される。

また、基板１０４の平板電極１０４１、基板１０５のビア１０５２，基板１０６のビア１０６２，基板１０７のビア１０７２が互いに接続される（ｖｉａ１）。基板１０９の平板電極１０９１、基板１１０のビア１１０２、基板１１１のビア１１１３が互いに接続される（ｖｉａ２）。基板１１０の平板電極１１０１，基板１１１のビア１１１２，基板１１２のビア１１２４，基板１１３のビア１１３２，基板１１４のビア１１４２が互いに接続される（ｖｉａ３）。基板１１２の平板電極１１２１，基板１１３のビア１１３３が互いに接続される（ｖｉａ４）。

基板１０２の平板電極１０２１は、接地端子Ｇと電気的に接続された基板１０１，１０３の平板電極１０１１，１０３１によって挟まれている。この結果、平板電極１０２１は、基板１０２、平板電極１０１１との間で第１のキャパシタＣ９１を、基板１０３、平板電極１０３１との間で第２のキャパシタＣ９２を形成する。そして、これら第１、第２のキャパシタが並列に接続されることで全体として１つのキャパシタＣ９として機能することになる（Ｃ９＝Ｃ９１＋Ｃ９２）。

平板電極１０１１，１０３１が接地されることで平板電極１０２１は外界から電気的に遮蔽される。平板電極１０１１に欠落領域１０１３があっても、この欠落領域１０１３に平板電極１０２１が対応しないことから、欠落領域１０１３の存在が平板電極１０２１を遮蔽する上で問題とはならない。
ランドパターン１００２は、平板電極１０１１の欠落領域１０１３に対応していることから、平板電極１０１１との干渉が回避される。ランドパターン１００２は平板電極１０３１と距離が離れていることから平板電極１０３１との間の干渉（例えば、浮遊容量の発生）は特に問題とはならない。

平板電極１０２３は、基板１０３，平板電極１０３１との間にキャパシタＣ８を構成する。平板電極１０４１は、基板１０４，平板電極１０３１との間にキャパシタＣ２を構成する。平板電極１０８１は基板１０８，平板電極１０７１との間にキャパシタＣ１を構成する。平板電極１０９１は基板１０９，平板電極１０８１との間にキャパシタＣ３を構成する。平板電極１１０１は基板１１０，平板電極１０９１との間にキャパシタＣ５を構成する。平板電極１１１１は基板１１２，平板電極１１２１，１１２２，１１２３との間にキャパシタＣ６，Ｃ４、Ｃ７をそれぞれ構成する。

（比較例）
図４は、比較例たる分波器１０ｘを構成する基板１０１〜１１５を分離した状態を表す分解斜視図である。
この比較例では基板１１０ｘ、１１１ｘ上の平板電極１１０１，１１１２が突出部１１０４，１１１４を有する。即ち、実施例たる分波器１０では平板電極１１０１，１１１２それぞれがビア１１０２，１１１２と１辺のみが対向しているのに対して、比較例たる分波器１０ｘでは、平板電極１１０１，１１１２それぞれがビア１１０２，１１１２を囲むように３方向（３辺）で対向している。
後述のように、突出部１１０４，１１１４を有することから、分波器１０ｘは分波器１０と周波数特性が相違する。

（分波器の特性）
図５，６はそれぞれ、本発明の一実施形態に係る分波器１０と比較例に係る分波器１０ｘの周波数特性を表したグラフである。
このグラフは、信号強度比（入力端子Ｐ３での高周波信号の信号強度Ｗ３と出力端子Ｐ２から出力される信号強度Ｗ１の比Ｗ２／Ｗ３）の周波数による変化を表す。横軸が高周波信号の周波数ｆ［ＧＨｚ］、縦軸が信号強度比Ｗ２／Ｗ３［ｄＢ］に対応する。

図５，６から示されるように、分波器１０と分波器１０ｘでは基本波および２次高調波の範囲（基本波：５．１５〜５．３５ＧＨｚ、２次高調波：１０．３〜１０．７ＧＨｚ）では近似した特性を有するが、３次高調波の範囲（１５．４５〜１６．０５ＧＨｚ）で特性が異なる。分波器１０の方が、分波器１０ｘよりも３次高調波の範囲で信号強度比が小さく、３次高調波を効果的に減衰することができる。具体的には、この３次高調波の範囲付近で分波器１０の特性に平坦な範囲が存在するのに対して、分波器１０ｘの特性には平坦な範囲が見受けられない。
これは、分波器１０では平板電極１１０１，１１１２それぞれとビア１１０２，１１１２間での電気的な干渉を低減されていることに起因する。この干渉として、ビア１１０２，１１１２が平板電極１１０１，１１１２それぞれと容量結合することが挙げられる。さらに、この容量成分は、ビア１１０２，１１１２のインダクタンス成分と結合して、一種のＬＣ結合素子を構成することが考えられる。

以上のように、分波器１０は、平板電極１１０１，１１１２それぞれがビア１１０２，１１１２と１辺のみが対向していることにより、高調波の減衰特性が向上している。

本発明に係る分波器の回路構成を表す図である。本発明の一実施形態に係る分波器の外観を表す図である。本発明の一実施形態に係る分波器を構成する多層基板を分離した状態を表す分解斜視図である。比較例たる分波器を構成する多層基板を分離した状態を表す分解斜視図である。本発明の一実施形態に係る分波器の周波数特性を表したグラフである。比較例に係る分波器の周波数特性を表したグラフである。

符号の説明

１０…分波器
ＬＦ…ローパスフィルタ
ＨＦ…ハイパスフィルタ
Ｐ１，Ｐ２…出力端子
Ｐ３…入力端子
Ｇ…接地端子
Ｌ１〜Ｌ３…インダクタ
Ｃ１〜Ｃ７…キャパシタ
１０１〜１１５…基板
１１〜１６…切欠部

Claims

第１の基板と、
前記第１の基板に積層される第２の基板と、
前記第１、第２の基板の基板界面上に配置される第１の平板電極と、
前記第２の基板を貫通し、前記第１の平板電極と電気的に接続される第１のビアと、
前記第２の基板に積層される第３の基板と、
前記第２、第３の基板の基板界面上に配置され、かつ前記第１のビアと１辺のみが対向する第２の平板電極と、
前記第３の基板を貫通し、前記第２の平板電極と電気的に接続される第２のビアと、
前記第３の基板に積層される第４の基板と、
前記第３、第４の基板の基板界面上に配置され、かつ前記第２のビアと１辺のみが対向する第３の平板電極と、
前記第３の基板を貫通し、前記第１のビアおよび前記第３の平板電極と電気的に接続される第３のビアと、
を具備することを特徴とする分波器。
前記第１の基板に前記第２の基板と反対側に積層される第５の基板と、
前記前記第５、第１の基板の基板界面上に配置され、入力端子と電気的に接続される第４の平板電極と、
前記第２のビアおよび接地のための接地端子に両端が電気的に接続される線路と、
をさらに具備することを特徴とする請求項１記載の分波器。