JP4000081B2 - ダイプレクサ内蔵配線基板 - Google Patents
ダイプレクサ内蔵配線基板 Download PDFInfo
- Publication number
- JP4000081B2 JP4000081B2 JP2003067236A JP2003067236A JP4000081B2 JP 4000081 B2 JP4000081 B2 JP 4000081B2 JP 2003067236 A JP2003067236 A JP 2003067236A JP 2003067236 A JP2003067236 A JP 2003067236A JP 4000081 B2 JP4000081 B2 JP 4000081B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- diplexer
- ground
- built
- acoustic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Filters And Equalizers (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【発明の属する技術分野】
本発明は、フィルタを有する弾性表面波フィルタ素子を収納する多層配線基板であって、特に、異なる2つの周波数帯域を持つ弾性表面波フィルタ素子を内蔵するとともに異なる2つの周波数帯域の信号を分けるダイプレクサを有するダイプレクサ内蔵配線基板に関するものである。
【0002】
【従来の技術】
携帯電話や移動体通信に用いられる電子機器等の小型化・高密度化・低価格化に対する要求が高まる中、小型・低損失・高減衰量の複数のフィルタを有する多層基板、特にダイプレクサと各周波数帯のフィルタとを備えた多層配線基板がある。
【0003】
このような配線基板として、例えば特開2002−111317号公報には、複数の誘電体層が積層された誘電体ブロックと、電子部品を搭載するために誘電体ブロックの主面側の一部から誘電体層の積層方向に形成されたキャビティとを有する多層配線基板において、キャビティを形成しない誘電体層間の層間であってキャビティの下部誘電体層間に、相対的に長いストリップラインと、一方の電極がその長いストリップラインに接続され他方の電極が下部誘電体層を介してアース電位に接続された容量成分とを含むローパスフィルタを形成し、キャビティを形成する誘電体層間の層間であってキャビティに隣接する隣接誘電体層間の箇所に、相対的に短いストリップラインと、一方の電極がその短いストリップラインに接続され他方の電極が隣接誘電体層間を介して入力回路に接続された容量成分とを含むハイパスフィルタを形成したことを特徴とする多層配線基板が開示されている。
【0004】
これによれば、誘電体層間の層間のうちキャビティ下部やキャビティに隣接する箇所は、従来はキャビティを形成するために存在するデットスペースであり、また、フィルタを構成するストリップラインの導体長は周波数によって異なるが、比較的広い面積を確保できるキャビティ下部に長いストリップラインと所定の容量成分とを必要とするローパスフィルタ、および面積の狭いキャビティ隣接箇所に短いストリップラインと所定の容量成分とで構成できるハイパスフィルタを形成してデッドスペースの有効利用を図り、フィルタ数が増えることに伴う通信機全体の大型化を避けることができるというものである。
【0005】
また、好ましい一つの構成としてキャビティの底面を含む面のうち、平面視でローパスフィルタとハイパスフィルタとが重なる領域のほぼ全面に接地導体を形成するというものである。
【0006】
これによれば、ローパスフィルタとハイパスフィルタとの重なり領域の余地全体に電子部品に必要な接地導体を形成することで、上下のフィルタを分離して相互干渉を無くするシルードを兼ねるとともに、電子部品をキャビティに配置することで、その破損を防止することができるというものである。
【0007】
また、別の好ましい構成として、誘電体層の層間であって平面視で2種のローパスフィルタおよびハイパスフィルタのいずれとも重ならない位置に、積層型誘電体フィルタとなる複数のストリップラインを形成するというものである。
【0008】
これによれば、ダイプレクサに接続される各周波数帯のフィルタとダイプレクサとの接続距離が短くなり、伝送損失が著しく減少するというものである。
【0009】
【特許文献1】
特開2002−111317号公報
【0010】
【発明が解決しようとする課題】
しかしながら、特開2002−111317号公報に開示された多層配線基板では、ローパスフィルタを構成するストリップラインとアース電位に接続された容量成分とをキャビティ下部の誘電体層間に配置したことにより、ストリップラインと容量成分との距離を確保しにくく、ストリップラインと容量成分との干渉の影響が大きくなるとともに、キャビティ下部の誘電体層の厚みが厚くなり基板自体の厚みも厚くなるという問題点があった。
【0011】
また、ハイパスフィルタを誘電体層間であってキャビティに隣接する隣接誘電体層間の箇所に配置したため、形状的に厚み方向には大きくならないが、キャビティに隣接する隣接誘電体が大きくなる結果、全体の大きさが大きくなるという問題点があった。
【0012】
また、ローパスフィルタとハイパスフィルタとの重なり領域の余地全体に電子部品に必要な接地導体を形成することで、上下のフィルタを分離して相互干渉を無くするシールドを兼ねるようにしたため、全体の厚みが大きくなるという問題点があった。
【0013】
本発明は上記のような従来の技術の問題点に鑑みて案出されたものであり、その目的は、複数の誘電体層を積層して成る基体の内部に、ダイプレクサとローパスフィルタとを内蔵し、異なる周波数の通話方式のデュプレクサを1つの基体内に収納して、内蔵されたローパスフィルタにより送信周波数帯域の2倍あるいは3倍の周波数を減衰させる、弾性表面波フィルタ素子を搭載収容するキャビティを有する小型で薄型のダイプレクサ内蔵配線基板を提供することにある。
【0014】
【課題を解決するための手段】
本発明のダイプレクサ内蔵配線基板は、複数の誘電体層が積層されて成る基体と、この基体の上面に形成された弾性表面波フィルタ素子を搭載収容するキャビティと、前記基体の内部に内蔵された、異なる2つの周波数帯域の信号を分けるダイプレクサとを具備するダイプレクサ内蔵配線基板において、前記ダイプレクサは、インダクタンスを生じる2つのストリップラインであって、一方の周波数帯域側の回路を構成する前記弾性表面波フィルタ素子に並列に接続される第1のストリップラインおよび他方の周波数帯域側の回路を構成する前記弾性表面波フィルタ素子に直列に接続される第2のストリップラインと、接地容量を形成する接地電極および接地容量電極ならびに容量を形成するコンデンサ電極とを有し、前記第1のストリップラインは、一方端が前記コンデンサ電極により形成される第1の容量を介して前記第2のストリップラインの一方端に接続されるとともに前記コンデンサ電極により形成される第2の容量を介して前記弾性表面波フィルタ素子に接続され、他方端が前記接地電極および前記接地容量電極により形成される第1の接地容量に接続されており、前記第2のストリップラインは、他方端が前記弾性表面波フィルタ素子および前記接地電極および前記接地容量電極により形成される第2の接地容量に接続され、前記一方端と前記他方端との間に前記コンデンサ電極により形成される第3の容量が接続されており、前記接地電極および前記接地容量電極は前記キャビティの底面より下面側に配置されているとともに、前記2つのストリップラインは前記キャビティの下方部以外の部位に配置されていることを特徴とするものである。
【0015】
また、本発明のダイプレクサ内蔵配線基板は、上記構成において、前記基体の内部に内蔵された、前記弾性表面波フィルタ素子が電気的に接続される位相調整用ストリップラインを具備することを特徴とするものである。
【0016】
また、本発明のダイプレクサ内蔵配線基板は、上記各構成において、前記2つのストリップラインを前記接地電極および前記接地容量電極よりも前記基体の上面側に配置したことを特徴とするものである。
【0017】
また、本発明のダイプレクサ内蔵配線基板は、上記構成において、前記基体の内部に内蔵された、前記弾性表面波フィルタ素子が電気的に接続されるローパスフィルタであって、インダクタンスを生じるストリップラインと、このストリップラインの両端にそれぞれ接続された、接地容量を形成する接地電極および接地容量電極とを有する前記ローパスフィルタを具備することを特徴とするものである。
【0018】
また、本発明のダイプレクサ内蔵配線基板は、上記構成において、前記ダイプレクサの前記2つのストリップラインと前記ローパスフィルタの前記ストリップラインとが、前記キャビティを挟んで対向する部位にそれぞれ配置されていることを特徴とするものである。
【0019】
【発明の実施の形態】
以下、本発明のダイプレクサ内蔵配線基板について図面を参照しつつ説明する。
【0020】
図1は本発明のダイプレクサ内蔵配線基板の実施の形態の一例を示す分解斜視図である。図1において、1は積層されて基体を構成する複数の誘電体層、2はキャビティ、3は接地電極、4は弾性表面波フィルタ素子実装面、5は第1のコンデンサ電極、6は第2のコンデンサ電極、7は第3のコンデンサ電極、8は第1のストリップライン、9は第1の接地容量電極、10は第2のストリップライン、11は第2の接地容量電極、12は第4のコンデンサ電極、13は第3のストリップライン、14は第3の接地容量電極、15は第4の接地容量電極、16は第4のストリップライン、17は第5の接地容量電極、18は第6の接地容量電極、19は第1の位相調整用ストリップライン、20は第2の位相調整用ストリップラインである。
【0021】
図1に示す例においては、第1のコンデンサ電極5と第2のコンデンサ電極6との間に生じる容量を第1の容量C1とし、第2のコンデンサ電極6と第3のコンデンサ電極7との間に生じる容量を第2の容量C2とし、第1のストリップライン8により生じるインダクタンスをL1とし、第1の接地容量電極9と接地電極3との間に生じる接地容量を第1の接地容量C3とし、第2のストリップライン10により生じるインダクタンスをL2とし、第2の接地容量電極11と接地電極3との間に生じる接地容量を第2の接地容量C5とし、第2の接地容量電極11と第4のコンデンサ電極12との間に生じる容量を第3の容量C4とし、第3のストリップライン13により生じるインダクタンスをL3とし、第3の接地容量電極14と接地電極3との間に生じる接地容量をC6とし、第4の接地容量電極15と接地電極3との間に生じる接地容量をC7とし、第4のストリップライン16により生じるインダクタンスをL4とし、第5の接地容量電極17と接地電極3との間に生じる接地容量をC8とし、第6の接地容量電極18と接地電極3との間に生じる接地容量をC9とし、受信側弾性表面波フィルタA1に接続される第1の位相調整用ストリップライン19をS1とし、受信側弾性表面波フィルタA2に接続される第2の位相調整用ストリップライン20をS2とする。
【0022】
このような図1に示す本発明のダイプレクサ内蔵配線基板の例によれば、その等価回路図は図2に示すようなものとなる。なお、図2において、破線で囲んだ部分が図1に示す本発明のダイプレクサ内蔵配線基板の例の等価回路に相当する部分である。図2においては、L1・L2とC1からC5とにてダイプレクサを構成し、L3とC6・C7とにて送信側弾性表面波フィルタ素子B1側のローパスフィルタを構成し、L4とC8・C9とにて送信側弾性表面波フィルタ素子B2側のローパスフィルタを構成している。
【0023】
また、本発明のダイプレクサ内蔵配線基板によれば、ダイプレクサを構成する接地電極3と第1および第2の接地容量電極9・11とをキャビティ2の底面より基体の下面側に配置し、第1および第2のストリップライン8・10をキャビティ2の下方部以外の部位に配置することにより、ダイプレクサを構成する際に最も大きな接地容量が必要なC3、すなわち接地電極3と接地容量電極9との対向する面積を最も必要とする部分を、ダイプレクサ内蔵配線基板で最も面積の広くとれるキャビティ2より下部に構成できるため、大きな容量を形成するために新たに誘電体層1の層数を増やしたり、第1の接地容量電極9と接地電極3との間に介在する誘電体層1の厚みを極端に薄くする必要がなくなるとともに、第1および第2のストリップライン8・10をキャビティ2の下方部以外の部位に配置したことにより、これらと第1および第2の接地容量電極9・11との距離を離すことができるため、第1および第2のストリップライン8・10により生じるインダクタンスL1・L2と第1および第2の接地容量電極9・11との相互作用を減らすことができるために、特性の良いダイプレクサを構成することができる。
【0024】
また、受信側弾性表面波フィルタ素子A1およびA2に接続される第1および第2の位相調整用ストリップライン19・20を内蔵したことにより、受信側弾性表面波表面波フィルタ素子A1およびA2の入力側の位相を適切に調整できるため、受信側の特性を向上させることができるものとなる。
【0025】
また、第1および第2のストリップライン8・10を接地電極3ならびに第1および第2の接地容量電極9・11よりも基体の上面側に配置したことにより、第1および第2のストリップライン8・10により生じるインダクタンスL1・L2と接地電極3ならびに第1および第2の接地容量電極9・11との相互作用をさらに減らすことができるために、さらに特性の良いダイプレクサを構成することができる。
【0026】
また、送信側弾性表面波フィルタ素子B1の通過帯域より高い遮断周波数をもつ、L3とC6・C7とからなるローパスフィルタを送信側弾性表面波フィルタ素子B1の入力側に接続することにより、送信側弾性表面波フィルタ素子B1の高域側で十分な減衰量を取れないという弾性表面波フィルタ素子の欠点を補い、高域側で十分な減衰量を得ることができ、例えばパワーアンプの通過帯域の2倍あるいは3倍の高調波も効果的に除去することができるものとなる。同様に、送信側弾性表面波フィルタ素子B2の通過帯域より高い遮断周波数をもつ、L4とC8・C9とからなるローパスフィルタを送信側弾性表面波フィルタ素子B2の入力側に接続することにより、送信側弾性表面波フィルタ素子B2の高域側で十分な減衰量を取れないという弾性表面波フィルタ素子の欠点を補い、高域側で十分な減衰量を得ることができ、例えばパワーアンプの通過帯域の2倍あるいは3倍の高調波も効果的に除去することができるものとなる。
【0027】
また、ダイプレクサを構成する第1および第2のストリップライン8・10ならびに第1から第4のコンデンサ電極5・6・7・12と、ローパスフィルタを構成する第3および第4のストリップライン13・16とをキャビティ2を挟んで両側の対向する部位にそれぞれ配置したことにより、ダイプレクサとローパスフィルタとの距離を物理的に離せるため、十分なアイソレーションを確保することができ、同じ基体内にダイプレクサとローパスフィルタとを構成してもそれぞれに特性の良いものが得られる。
【0028】
図3は、図1に示す本発明のダイプレクサ内蔵配線基板の例におけるアンテナ−送信端子T1間およびアンテナ−受信端子R1間の通過帯域近傍の周波数特性を示す線図である。図3において、実線はアンテナ−送信端子T1間の、破線はアンテナ−受信端子R1間の周波数特性を示している。
【0029】
図4は、図1に示す本発明のダイプレクサ内蔵配線基板の例におけるアンテナ−送信端子T1間の周波数特性を示す線図である。図4において、実線はL3とC6・C7とからなるローパスフィルタがある場合の特性であり、破線はL3とC6・C7とからなるローパスフィルタがない場合の特性である。
【0030】
図5は、図1に示す本発明のダイプレクサ内蔵配線基板の例におけるアンテナ−送信端子T2間およびアンテナ−受信端子R2間の通過帯域近傍の周波数特性を示す線図である。図5において、実線はアンテナ−送信端子T2間、破線はアンテナ−受信端子R2間の周波数特性を示している。
【0031】
図6は、図1に示す本発明のダイプレクサ内蔵配線基板の例におけるアンテナ−送信端子T1間の周波数特性を示す線図である。図6において、実線はL4とC8・C9とからなるローパスフィルタがある場合の特性であり、破線はL4とC8・C9とからなるローパスフィルタがない場合の特性である。
【0032】
なお、以上の図3から図6においては、横軸は周波数(単位:GHz)を、縦軸はアンテナからの送信側または受信側の信号通過量(単位:dB)を表わしている。
【0033】
図3から図6に示す結果より、本発明のダイプレクサ内蔵配線基板によれば、ダイプレクサにより分けられた信号が、各弾性表面波フィルタを通過し、各周波数ごとに分けられ、受信端子R1およびR2と送信端子T1およびT2とから、それぞれ所望の周波数の信号が損失も少なく出力されていることが分かる。また図4および図6に示す結果より、L3とC6・C7とからなるローパスフィルタ、およびL4とC8・C9とからなるローパスフィルタのない場合に比べ、ローパスフィルタの高周波数における信号の減衰効果のため、弾性表面波フィルタ素子の通過帯域の高周波側において、弾性表面波フィルタ素子のみの周波数特性に比べて大きな減衰量が得られていることが分かる。
【0034】
なお、本発明のダイプレクサ内蔵配線基板におけるローパスフィルタは、例えば誘電体層1がセラミックスから成る場合であれば、焼成後に各誘電体層1となる誘電体セラミックグリーンシートに所定の孔開け加工を施すとともに各電極のパターン形状および貫通導体となる貫通孔やグリーンシートの側面等に導体ペーストを塗布し、これらを積層して焼成することによって製作される。あるいは、誘電体層1がフッ素樹脂やガラスエポキシ樹脂・ポリイミド樹脂のような樹脂から成る場合であれば、樹脂基板を用い、その表面に被着させた銅箔をエッチングして各電極パターンの形成を行ない、層間接続用ビア導体を形成して積層プレスすることによって製作される。
【0035】
また、複数の誘電体層1には、アルミナセラミックス・ムライトセラミックス等のセラミックス材料やガラスセラミックス等の無機系材料、あるいは四フッ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE)・四フッ化エチレン−エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE)・四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂やガラスエポキシ樹脂・ポリイミド等の樹脂系材料等が用いられる。また、接地電極3、弾性表面波フィルタ素子実装面4、第1から第4のコンデンサ電極5・6・7・12、第1から第4のストリップライン8・10・13・16、第1から第6の接地容量電極9・11・14・15・17・18、第1および第2の位相調整用ストリップライン19・20には、高周波信号伝送用の金属材料の導体層、例えばCu層・Mo−Mnのメタライズ層上にNiメッキ層およびAuメッキ層を被着させたもの・Wのメタライズ層上にNiメッキ層およびAuメッキ層を被着させたもの・Cr−Cu合金層・Cr−Cu合金層上にNiメッキ層およびAuメッキ層を被着させたもの・Ta2N層上にNi−Cr合金層およびAuメッキ層を被着させたもの・Ti層上にPt層およびAuメッキ層を被着させたもの・またはNi−Cr合金層上にPt層およびAuメッキ層を被着させたもの等が用いられ、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法等により形成される。その厚みや幅は、伝送される高周波信号の周波数や用途等に応じて設定される。
【0036】
次に、図7に本発明のダイプレクサ内蔵配線基板の実施の形態の他の例を図1と同様の分解斜視図で示す。図7において、1aは積層されて基体を構成する複数の誘電体層、2aはキャビティ、3aは接地電極、4aは弾性表面波フィルタ素子実装面、5aは第1のコンデンサ電極、6aは第2のコンデンサ電極、7aは第3のコンデンサ電極、8aは第1のストリップライン、9aは第1の接地容量電極、10aは第2のストリップライン、11aは第2の接地容量電極、12aは第4のコンデンサ電極、13aは第3のストリップライン、14aは第3の接地容量電極、15aは第4の接地容量電極、19aは第1の位相調整用ストリップライン、20aは第2の位相調整用ストリップラインである。
【0037】
図7に示す例においては、第1のコンデンサ電極5aと第2のコンデンサ電極6aとの間に生じる容量を第1の容量C1aとし、第2のコンデンサ電極6aと第3のコンデンサ電極7aとの間に生じる容量を第2の容量C2aとし、第1のストリップライン8aにより生じるインダクタンスをL1aとし、第1の接地容量電極9aと接地電極3aとの間に生じる接地容量を第1の接地容量C3aとし、第2のストリップライン10aにより生じるインダクタンスをL2aとし、第2の接地容量電極11aと接地電極3aとの間に生じる接地容量を第2の接地容量C5aとし、第2の接地容量電極11aと第4のコンデンサ電極12aとの間に生じる容量を第3の容量C4aとし、第3のストリップライン13aにより生じるインダクタンスをL3aとし、第3の接地容量電極14aと接地電極3aとの間に生じる接地容量をC6aとし、第4の接地容量電極15aと接地電極3aとの間に生じる接地容量をC7aとし、受信側弾性表面波フィルタ素子A1aに接続される第1の位相調整用ストリップライン19aをS1aとし、受信側弾性表面波フィルタ素子A2aに接続される第2の位相調整用ストリップライン20aをS2aとする。
【0038】
このような図7に示す本発明のダイプレクサ内蔵配線基板の例によれば、その等価回路図は図8に示すようなものとなる。なお、図8においては、L1a・L2aとC1aからC5aとにてダイプレクサを構成し、L3aとC6a・C7aとにて送信側弾性表面波フィルタ素子B1a側のローパスフィルタを構成している。なお、図8において、破線で囲んだ部分が図7に示す本発明のダイプレクサ内蔵配線基板の例の等価回路に相当する部分である。
【0039】
この図7に示す例は、図1に示す例に比べて送信側弾性表面波フィルタ素子B2aに接続されるローパスフィルタがなくなっており、ダイプレクサ内部のローパスフィルタの作用により、送信側弾性表面波フィルタ素子B2aの通過帯域より高域側で十分な減衰量を得ることにより、例えばパワーアンプの通過帯域の2倍あるいは3倍の高調波も効果的に除去しようというものである。
【0040】
そして、ダイプレクサを構成する接地電極3aと第1および第2の接地容量電極9a・11aをキャビティ2aの底面より基体の下面側に配置し、第1および第2のストリップライン8a・10aをキャビティ2aの下方部以外の部位に配置することにより、最も大きな接地容量が必要なC3a、すなわち接地電極3aと接地容量電極9aとの対向する面積を最も必要とする部分を、ダイプレクサ内蔵配線基板で最も面積の広くとれるキャビティ2aより下部に構成できるため、大きな容量を形成するために新たに誘電体層1aの層数を増やしたり、第1の接地容量電極9aと接地電極3aとの間に介在する誘電体層1aの厚みを極端に薄くする必要がなくなるとともに、第1および第2のストリップライン8a・10aをキャビティ2aの下方部以外の部位に配置したことにより、これらと第1および第2の接地容量電極9a・11aとの距離を離すことができるため、第1および第2のストリップライン8a・10aにより生じるインダクタンスL1a・L2aと第1および第2の接地容量電極9a・11aとの相互作用を減らせるために、特性の良いダイプレクサを構成することができる。
【0041】
また、受信側弾性表面波フィルタ素子A1aおよびA2aに接続される第1および第2の位相調整用ストリップライン19a・20aを内蔵したことにより、受信側弾性表面波表面波フィルタ素子A1aおよびA2aの入力側の位相を適切に調整できるため、受信側の特性を向上させることができるものとなる。
【0042】
また、第1および第2のストリップライン8a・10aを接地電極3aならびに第1および第2の接地容量電極9a・11aよりも基体の上面側に配置したことにより、第1および第2のストリップライン8a・10aにより生じるインダクタンスL1a・L2aと接地容量電極3aならびに第1および第2の接地容量電極9a・11aとの相互作用をさらに減らすことができるために、さらに特性の良いダイプレクサを構成することができる。
【0043】
また、送信側弾性表面波フィルタ1aの通過帯域より高い遮断周波数をもつ、L3aとC6a・C7aからなるローパスフィルタを送信側弾性表面波フィルタ素子B1の入力側に接続することにより、送信側弾性表面波フィルタ素子B1aの高域側で十分な減衰量を取れないという弾性表面波フィルタ素子の欠点を補い、高域側で十分な減衰量を得ることができ、例えばパワーアンプの通過帯域の2倍あるいは3倍の高調波も効果的に除去することができるものとなる。
【0044】
また、ダイプレクサを構成する第1および第2のストリップライン8a・10aならびに第1から第4のコンデンサ電極5a・6a・7a・12aと、ローパスフィルタを構成する第3のストリップライン13aとをキャビティ2aを挟んで両側の対向する部位にそれぞれ配置したことにより、ダイプレクサとローパスフィルタとの距離を物理的に離せるため、十分なアイソレーションを確保することができ、同じ基体内にダイプレクサとローパスフィルタとを構成してもそれぞれに特性の良いものが得られる。
【0045】
図9は、図7に示す本発明のダイプレクサ内蔵配線基板の例におけるアンテナ−送信端子T1a間およびアンテナ−受信端子R1a間の通過帯域近傍の周波数特性を示す線図である。図9において、実線はアンテナ−送信端子T1a間の、破線はアンテナ−受信端子R1a間の周波数特性を示している。
【0046】
図10は、図7に示す本発明のダイプレクサ内蔵配線基板の例におけるアンテナ−送信端子T1a間の周波数特性を示す線図である。
【0047】
図11は、図7に示す本発明のダイプレクサ内蔵配線基板の例におけるアンテナ−送信端子T2a間およびアンテナ−受信端子R2a間の通過帯域近傍の周波数特性を示す線図である。図11において、実線はアンテナ−送信端子T2a間の、破線はアンテナ−受信端子R2a間の周波数特性を示している。
【0048】
図12は、図7に示す本発明のダイプレクサ内蔵配線基板の例におけるアンテナ−送信端子T1a間の周波数特性を示す線図である。
【0049】
なお、以上の図9から図12においては、横軸は周波数(単位:GHz)を、縦軸はアンテナからの送信側または受信側の信号通過量(単位:dB)を表わしている。
【0050】
図9から図12に示す結果より、本発明のダイプレクサ内蔵配線基板によれば、ダイプレクサにより分けられた信号が、各弾性表面波フィルタを通過し、各周波数ごとに分けられ、受信端子R1aおよびR2aと送信端子T1aおよびT2aとから、それぞれ所望の周波数の信号が損失も少なく出力されていることが分かる。また図10および図12に示す結果より、送信端子T1aにおいてはL3aとC6a・C7aとからなるローパスフィルタの高周波数における信号の減衰効果のため、通過帯域の高周波側において、弾性表面波フィルタ素子のみの周波数特性に比べて大きな減衰量が得られているとともに、ローパスフィルタのない送信端子T2aにおいてもダイプレクサ内部のローパスフィルタの作用により、通過帯域の高周波側において、弾性表面波フィルタのみの周波数特性に比べて大きな減衰量が得られていることが分かる。
【0051】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、本発明のダイプレクサ内蔵配線基板によれば、複数の誘電体層の一部の層に高誘電率材料や磁性材料を用いてもよい。
【0052】
また、搭載される弾性表面波フィルタ素子は、送信と受信とに個別のものを用いるものに限られるものではなく、送信側と受信側とが一体化されたものでもよい。また、搭載される部品は弾性表面波フィルタ素子に限らず、BAWフィルタのような他のフィルタでもかまわない。また、ローパスフィルタの位置は送信側弾性表面波フィルタ素子の出力側に接続されているだけでなく、送信側弾性表面波フィルタ素子の入力側に接続されていてもよい。
【0053】
【発明の効果】
本発明のダイプレクサ内蔵配線基板によれば、複数の誘電体層が積層されて成る基体と、この基体の上面に形成された弾性表面波フィルタ素子を搭載収容するキャビティと、基体の内部に内蔵された、異なる2つの周波数帯域の信号を分けるダイプレクサとを具備するダイプレクサ内蔵配線基板において、ダイプレクサは、インダクタンスを生じる2つのストリップラインであって、一方の周波数帯域側の回路を構成する弾性表面波フィルタ素子に並列に接続される第1のストリップラインおよび他方の周波数帯域側の回路を構成する弾性表面波フィルタ素子に直列に接続される第2のストリップラインと、接地容量を形成する接地電極および接地容量電極ならびに容量を形成するコンデンサ電極とを有し、第1のストリップラインは、一方端がコンデンサ電極により形成される第1の容量を介して第2のストリップラインの一方端に接続されるとともにコンデンサ電極により形成される第2の容量を介して弾性表面波フィルタ素子に接続され、他方端が接地電極および接地容量電極により形成される第1の接地容量に接続されており、第2のストリップラインは、他方端が弾性表面波フィルタ素子および接地電極および接地容量電極により形成される第2の接地容量に接続され、一方端と他方端との間にコンデンサ電極により形成される第3の容量が接続されており、接地電極および接地容量電極はキャビティの底面より下面側に配置されているとともに、2つのストリップラインはキャビティの下方部以外の部位に配置されていることにより、ダイプレクサの中でも最も大きな面積を必要とする接地容量電極を最も面積の取れる部分に配置できるため小型化できるとともに、2つのストリップラインと接地電極および接地容量電極との距離を離すことができ相互作用を減らせるため特性のよいダイプレクサを構成することができる。
【0054】
また、基体の内部に内蔵された、弾性表面波フィルタ素子が電気的に接続される位相調整用ストリップラインを具備するものとしたときには、受信側弾性表面波表面波フィルタ素子の入力側の位相を適切に調整できるため、受信側の特性を向上させることができるものとなる。
【0055】
また、2つのストリップラインを接地電極および接地容量電極よりも基体の上面側に配置したときには、2つのストリップラインと接地電極および接地容量電極との距離をより離すことができて、より相互作用を減らせるため、さらに特性のよいダイプレクサを構成することができる。
【0056】
また、基体の内部に内蔵された、弾性表面波フィルタ素子が電気的に接続されるローパスフィルタであって、インダクタンスを生じるストリップラインと、このストリップラインの両端にそれぞれ接続された、接地容量を形成する接地電極および接地容量電極とを有するローパスフィルタを具備するものとしたときには、弾性表面波フィルタ素子の通過帯域の高調波側で十分な減衰量がとれないという欠点を補うことができるため、パワーアンプ等に必要とされる通過帯域の2倍あるいは3倍の高調波を確実に除去することができるものとなる。
【0057】
また、ダイプレクサの2つのストリップラインとローパスフィルタのストリップラインとをキャビティを挟んで両側の対向する部位にそれぞれ配置されているものとしたときには、ダイプレクサの2つのストリップラインとローパスフィルタのストリップラインとの距離を離せるため、十分なアイソレーションが確保でき、同じ基体内にダイプレクサとローパスフィルタとを構成しても特性の良いものが得られるものとなる。
【0058】
以上のように、本発明によれば、ダイプレクサとローパスフィルタとを内蔵した配線基板において、ダイプレクサの接地電極および接地容量電極をキャビティの底面より基体の下面側に配置し、ダイプレクサを構成するストリップラインを接地電極および接地容量電極よりも基体の上面側に配置したときには、相互作用を減らすことができて特性の良いダイプレクサを構成することができる。また、位相調整用ストリップラインを内蔵したときには、送信側弾性表面波フィルタ素子の出力側の位相を適切に調整できる。また、ローパスフィルタにより通過帯域の2倍または3倍の高調波を減衰させることができる。また、ダイプレクサを構成するストリップラインとローパスフィルタとをキャビティを挟んで対向する部位にそれぞれ配置したときには、アイソレーションが向上するためこれらを同じ基体内に構成しても、それぞれに良い特性のものが得られる。
【0059】
従って、本発明によれば、複数の誘電体層を積層して成る基体の内部に、ダイプレクサとローパスフィルタとを内蔵し、異なる周波数の通話方式のデュプレクサを1つの基体内に収納して、内蔵されたローパスフィルタにより送信周波数帯域の2倍あるいは3倍の周波数を減衰させる、弾性表面波フィルタ素子を搭載収容するキャビティを有する小型で薄型のダイプレクサ内蔵配線基板を提供することができた。
【図面の簡単な説明】
【図1】本発明のダイプレクサ内蔵配線基板の実施の形態の一例を示す分解斜視図である。
【図2】図1に示すダイプレクサ内蔵配線基板の例の等価回路図である。
【図3】図1に示すダイプレクサ内蔵配線基板の例における送信端子および受信端子の通過帯域近傍の周波数特性を示す線図である。
【図4】図1に示すダイプレクサ内蔵配線基板の例における送信端子および受信端子の周波数特性を示す線図である。
【図5】図1に示すダイプレクサ内蔵配線基板の例における送信端子および受信端子の通過帯域近傍の周波数特性を示す線図である。
【図6】図1に示すダイプレクサ内蔵配線基板の例における送信端子および受信端子の周波数特性を示す線図である。
【図7】本発明のローパスフィルタ内蔵配線基板の実施の形態の他の例を示す分解斜視図である。
【図8】図7に示すダイプレクサ内蔵配線基板の例の等価回路図である。
【図9】図7に示すダイプレクサ内蔵配線基板の例における送信端子および受信端子の通過帯域近傍の周波数特性を示す線図である。
【図10】図7に示すダイプレクサ内蔵配線基板の例における送信端子および受信端子の周波数特性を示す線図である。
【図11】図7に示すダイプレクサ内蔵配線基板の例における送信端子および受信端子の通過帯域近傍の周波数特性を示す線図である。
【図12】図7に示すダイプレクサ内蔵配線基板の例における送信端子および受信端子の周波数特性を示す線図である。
【符号の説明】
1、1a・・・・・誘電体層
2、2a・・・・・キャビティ
3、3a・・・・・接地電極
4、4a・・・・・弾性表面波フィルタ素子実装面
5、5a・・・・・第1のコンデンサ電極
6、6a・・・・・第2のコンデンサ電極
7、7a・・・・・第3のコンデンサ電極
8、8a・・・・・第1のストリップライン
9、9a・・・・・第1の接地容量電極
10、10a・・・・・第2のストリップライン
11、11a・・・・・第2の接地容量電極
12、12a・・・・・第4のコンデンサ電極
13、13a・・・・・第3のストリップライン
14、14a・・・・・第3の接地容量電極
15、15a・・・・・第4の接地容量電極
16・・・・・第4のストリップライン
17・・・・・第5の接地容量電極
18・・・・・第6の接地容量電極
19、19a・・・・・第1の位相調整用ストリップライン
20、20a・・・・・第2の位相調整用ストリップライン
Claims (5)
- 複数の誘電体層が積層されて成る基体と、該基体の上面に形成された弾性表面波フィルタ素子を搭載収容するキャビティと、前記基体の内部に内蔵された、異なる2つの周波数帯域の信号を分けるダイプレクサとを具備するダイプレクサ内蔵配線基板において、前記ダイプレクサは、インダクタンスを生じる2つのストリップラインであって、一方の周波数帯域側の回路を構成する前記弾性表面波フィルタ素子に並列に接続される第1のストリップラインおよび他方の周波数帯域側の回路を構成する前記弾性表面波フィルタ素子に直列に接続される第2のストリップラインと、接地容量を形成する接地電極および接地容量電極ならびに容量を形成するコンデンサ電極とを有し、前記第1のストリップラインは、一方端が前記コンデンサ電極により形成される第1の容量を介して前記第2のストリップラインの一方端に接続されるとともに前記コンデンサ電極により形成される第2の容量を介して前記弾性表面波フィルタ素子に接続され、他方端が前記接地電極および前記接地容量電極により形成される第1の接地容量に接続されており、前記第2のストリップラインは、他方端が前記弾性表面波フィルタ素子および前記接地電極および前記接地容量電極により形成される第2の接地容量に接続され、前記一方端と前記他方端との間に前記コンデンサ電極により形成される第3の容量が接続されており、前記接地電極および前記接地容量電極は前記キャビティの底面より下面側に配置されているとともに、前記2つのストリップラインは前記キャビティの下方部以外の部位に配置されていることを特徴とするダイプレクサ内蔵配線基板。
- 前記基体の内部に内蔵された、前記弾性表面波フィルタ素子が電気的に接続される位相調整用ストリップラインを具備することを特徴とする請求項1記載のダイプレクサ内蔵配線基板。
- 前記2つのストリップラインを前記接地電極および前記接地容量電極よりも前記基体の上面側に配置したことを特徴とする請求項1または請求項2記載のダイプレクサ内蔵配線基板。
- 前記基体の内部に内蔵された、前記弾性表面波フィルタ素子が電気的に接続されるローパスフィルタであって、インダクタンスを生じるストリップラインと、該ストリップラインの両端にそれぞれ接続された、接地容量を形成する接地電極および接地容量電極とを有する前記ローパスフィルタを具備することを特徴とする請求項1記載のダイプレクサ内蔵配線基板。
- 前記ダイプレクサの前記2つのストリップラインと前記ローパスフィルタの前記ストリップラインとが、前記キャビティを挟んで対向する部位にそれぞれ配置されていることを特徴とする請求項4記載のダイプレクサ内蔵配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003067236A JP4000081B2 (ja) | 2003-03-12 | 2003-03-12 | ダイプレクサ内蔵配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003067236A JP4000081B2 (ja) | 2003-03-12 | 2003-03-12 | ダイプレクサ内蔵配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004282175A JP2004282175A (ja) | 2004-10-07 |
JP4000081B2 true JP4000081B2 (ja) | 2007-10-31 |
Family
ID=33284909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003067236A Expired - Fee Related JP4000081B2 (ja) | 2003-03-12 | 2003-03-12 | ダイプレクサ内蔵配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4000081B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006134928A1 (ja) * | 2005-06-16 | 2006-12-21 | Murata Manufacturing Co., Ltd. | 圧電デバイス及びその製造方法 |
JP5262840B2 (ja) * | 2009-03-03 | 2013-08-14 | 株式会社村田製作所 | 高周波モジュール |
JP5241910B2 (ja) * | 2011-12-22 | 2013-07-17 | 太陽誘電株式会社 | 回路基板 |
JP5241909B2 (ja) * | 2011-12-22 | 2013-07-17 | 太陽誘電株式会社 | 回路基板 |
-
2003
- 2003-03-12 JP JP2003067236A patent/JP4000081B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004282175A (ja) | 2004-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4400853B2 (ja) | ローパスフィルタ内蔵配線基板 | |
JP4000072B2 (ja) | ローパスフィルタ内蔵配線基板 | |
JP5624978B2 (ja) | 回路構成 | |
JP2008271421A (ja) | 弾性波フィルタ及び複合部品 | |
JP4693587B2 (ja) | バンドパスフィルタ | |
JP4000081B2 (ja) | ダイプレクサ内蔵配線基板 | |
JP4166635B2 (ja) | 積層型高周波モジュール | |
JP4693588B2 (ja) | バンドパスフィルタ | |
JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
JP3198252B2 (ja) | 分波器及びその製造方法 | |
JP2009033624A (ja) | 誘電体共振部品 | |
JP4009178B2 (ja) | ローパスフィルタ | |
JP4336319B2 (ja) | 積層ストリップラインフィルタ | |
JP4150273B2 (ja) | ハイパスフィルタ内蔵配線基板 | |
US11710883B2 (en) | Composite electronic component | |
JP2003023332A (ja) | 電子回路用配線基板 | |
JP4114106B2 (ja) | 複合スイッチ回路及び複合スイッチ回路部品 | |
JP2000223906A (ja) | ハイパスフィルタおよびそれを具備する回路基板 | |
JP2000341005A (ja) | ハイパスフィルタおよび回路基板 | |
JP2004296927A (ja) | 電子部品収納用配線基板 | |
JP2003069362A (ja) | ダイプレクサ | |
JP2005277522A (ja) | 電子部品 | |
JP2006093996A (ja) | ダイプレクサ | |
JP2006211273A (ja) | フィルタ及びダイプレクサ | |
JP3676885B2 (ja) | チップ型積層フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070810 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |