JP2005191630A

JP2005191630A - レベルシフト回路

Info

Publication number: JP2005191630A
Application number: JP2003426842A
Authority: JP
Inventors: Masayuki Ozasa; 正之小笹; Kenichi Tatehara; 健一田手原; Eiichi Uenishi; 栄一上西
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-12-24
Filing date: 2003-12-24
Publication date: 2005-07-14

Abstract

【課題】小さな回路規模の構成で小信号でも動作することができるレベルシフト回路を提供する。
【解決手段】信号を入力する端子と、端子に接続されたコンデンサと、コンデンサの他端に接続された第１のインバータ論理回路と、コンデンサと第１のインバータ論理回路との接続点および入力と出力とを接続された第２のインバータ論理回路とを備えたものであり、小さな回路規模の構成で小信号でも動作することができる優れたレベルシフト回路を実現できるものである。
【選択図】図１

Description

本発明は電子機器および集積回路の論理回路入力に使用するレベルシフト回路に関するものである。

従来、電子機器および集積回路の論理回路入力に使用するレベルシフト回路については特許文献１に開示されている。図６は従来のレベルシフト回路の回路図である。図６において、１は信号を入力する入力端子、２は信号を出力する出力端子、３は信号を反転するインバータ論理回路、６は電源印加端、C1は入力信号を交流結合するコンデンサ、M1、M2はMOSトランジスタである。M1およびM2はインバータ論理回路３の動作点を決定する電圧源を構成する。

従来のレベルシフト回路は、入力端子１から入力された信号をコンデンサで交流結合してMOSトランジスタM1とM2で決定される電圧を中心にインバータ論理回路３に入力し、インバータ論理回路３で反転増幅して出力端子２から出力している（例えば、特許文献１参照）。

従来、電子機器および集積回路の論理回路入力に使用するレベルシフト回路については特許文献２に開示されている。図８は従来のレベルシフト回路の回路図である。図８において、C10およびC11は入力信号を交流結合するコンデンサ、M3およびM4はMOSトランジスタでインバータ論理回路を構成し、４０、４１はインバータ論理回路で、４０はM3の動作電圧を与え、４１はM4の動作電圧を与える。

従来のレベルシフト回路は、出力における電流を吸い込み、吐き出しをそれぞれnチャンネルMOSトランジスタ、pチャンネルMOSトランジスタに分けて制御している（例えば、特許文献２参照）。
特開２００１−８５９９０号公報（第１２頁、第１図）特開２００３−１１０４１９号公報（第１２頁、第１図）

従来、電子機器および集積回路の論理回路入力に使用する特開２００１−８５９９０号公報のレベルシフト回路において、小信号で入力する場合に、オフセットが課題であった。

例えば、図６において、M1とM2の接続点の電圧がインバータ論理回路３のスレッショルド電圧（しきい値電圧）Vthinvと出力の電圧と異なり、オフセットを持ってしまう。図７を用いてさらに詳しく説明する。図７において横軸は出力電圧、縦軸は電流である。ＣＭＯＳインバータのスレッショルド電圧Vthinvはゲート−ソース間電圧がVthinvであるnチャンネルMOSトランジスタ特性aとゲート−ソース間電圧が（Vthinv−VDD）である pチャンネルMOSトランジスタ特性bとの交点の電圧となる。しかしながら、M1とM2とで決定される電圧はゲート−ソース間電圧がＶＤＤであるnチャンネルMOSトランジスタ特性ａａとゲート−ソース間電圧が−ＶＤＤであるpチャンネルMOSトランジスタ特性ｂｂとの交点となる。その電圧をV1とするとインバータ論理回路のスレッショルド電圧Vthinvと一致しない。特に信号レベルが小さい時に、インバータ論理回路３のスレッショルド電圧付近で信号が通過できない。

本発明は上記従来の課題を解決するものであり、小さな回路規模の構成で小信号でも動作することのできるレベルシフト回路を提供することを目的とする。

従来、電子機器および集積回路の論理回路入力に使用する特開２００３−１１０４１９号公報のレベルシフト回路において、集積回路上に多数レベルシフト回路を構成する場合に大きな回路規模となることが課題であった。

例えば、図８おいてインバータ論理回路を構成するMOSトランジスタM3、M4をそれぞれ別々に駆動しているので、コンデンサＣ１０とインバータ論理回路４０、コンデンサＣ１１とインバータ論理回路４１と2組必要となる。

この目的を達成するために本発明のレベルシフト回路においては、信号を入力する端子と、端子に接続されたコンデンサと、コンデンサの他端に接続された第１のインバータ論理回路と、コンデンサと第１のインバータ論理回路との接続点および入力と出力とを接続された第２のインバータ論理回路とを備えたものである。

この目的を達成するために本発明のレベルシフト回路においては、信号を入力する端子と、端子に接続されたコンデンサと、コンデンサの他端に接続された第１のインバータ論理回路と、コンデンサと第１のインバータ論理回路との接続点に接続された抵抗と、抵抗の他端および入力と出力とを接続された第２のインバータ論理回路とを備えたものである。

この目的を達成するために本発明のレベルシフト回路においては、第１の信号を入力する第１の端子と、第１の信号の反転の極性を持った第２の信号を入力する第２の端子と、第１の端子に接続された第１のコンデンサと、第２の端子に接続された第２のコンデンサと、第１のコンデンサの他端に接続された第１のインバータ論理回路と、第２のコンデンサの他端に接続された第２のインバータ論理回路と、第１のコンデンサと第１のインバータ論理回路との接続点に接続された第１の抵抗と、第２のコンデンサと第２のインバータ論理回路との接続点に接続された第２の抵抗と、第１の抵抗の他端と第２の抵抗の他端および入力と出力とを接続された第３のインバータ論理回路とを備えたものである。

以上のように本発明は、信号を入力する端子と、端子に接続されたコンデンサと、コンデンサの他端に接続された第１のインバータ論理回路と、コンデンサと第１のインバータ論理回路との接続点および入力と出力とを接続された第２のインバータ論理回路とを備えることにより、小さな回路規模の構成で小信号でも動作することができる優れたレベルシフト回路を実現できるものである。

以上のように本発明は、信号を入力する端子と、端子に接続されたコンデンサと、コンデンサの他端に接続された第１のインバータ論理回路と、コンデンサと第１のインバータ論理回路との接続点に接続された抵抗と、抵抗の他端および入力と出力とを接続された第２のインバータ論理回路とを備えることにより、小さな回路規模の構成で小信号でも動作することができる優れたレベルシフト回路を実現できるものである。

以上のように本発明は、第１の信号を入力する第１の端子と、第１の信号の反転の極性を持った第２の信号を入力する第２の端子と、第１の端子に接続された第１のコンデンサと、第２の端子に接続された第２のコンデンサと、第１のコンデンサの他端に接続された第１のインバータ論理回路と、第２のコンデンサの他端に接続された第２のインバータ論理回路と、第１のコンデンサと第１のインバータ論理回路との接続点に接続された第１の抵抗と、第２のコンデンサと第２のインバータ論理回路との接続点に接続された第２の抵抗と、第１の抵抗の他端と第２の抵抗の他端および入力と出力とを接続された第３のインバータ論理回路とを備えることにより、小さな回路規模の構成で小信号でも動作することができる優れたレベルシフト回路を実現できるものである。

本発明の請求項１に記載の発明は、信号を入力する端子と、端子に接続されたコンデンサと、コンデンサの他端に接続された第１のインバータ論理回路と、コンデンサと第１のインバータ論理回路との接続点および入力と出力とを接続された第２のインバータ論理回路とを備え、小さな回路規模の構成で小信号でも動作することのできるという作用を有する。

本発明の請求項２に記載の発明は、信号を入力する端子と、端子に接続されたコンデンサと、コンデンサの他端に接続された第１のインバータ論理回路と、コンデンサと第１のインバータ論理回路との接続点に接続された抵抗と、抵抗の他端および入力と出力とを接続された第２のインバータ論理回路とを備え、小さな回路規模の構成で小信号でも動作することのできるという作用を有する。

本発明の請求項３に記載の発明は、第１の信号を入力する第１の端子と、第１の信号の反転の極性を持った第２の信号を入力する第２の端子と、第１の端子に接続された第１のコンデンサと、第２の端子に接続された第２のコンデンサと、第１のコンデンサの他端に接続された第１のインバータ論理回路と、第２のコンデンサの他端に接続された第２のインバータ論理回路と、第１のコンデンサと第１のインバータ論理回路との接続点に接続された第１の抵抗と、第２のコンデンサと第２のインバータ論理回路との接続点に接続された第２の抵抗と、第１の抵抗の他端と第２の抵抗の他端および入力と出力とを接続された第３のインバータ論理回路とを備え、小さな回路規模の構成で小信号でも動作することのできるという作用を有する。

以下本発明の実施の形態について、図面を参照しながら説明する。

図１は第１の実施の形態におけるレベルシフト回路の回路図を示すものである。図１において、４はインバータ論理回路である。インバータ論理回路４は入力と出力が接続され、コンデンサＣ１とインバータ論理回路３の接続点に電圧を与える。

以上のように構成された第１の実施の形態のレベルシフト回路について以下、図２を用いてその動作を説明する。図２において、ａはゲート−ソース間電圧がVthinvであるnチャンネルMOSトランジスタ特性、ｂはゲート−ソース間電圧が（Vthinv−VDD）である pチャンネルMOSトランジスタ特性である。ＣＭＯＳインバータのスレッショルド電圧Vthinvはゲート−ソース間電圧がVthinvであるnチャンネルMOSトランジスタ特性aとゲート−ソース間電圧が（Vthinv−VDD）である pチャンネルMOSトランジスタ特性bとの交点の電圧となる。さらに図３において、横軸Vinは入力電圧、縦軸Voutは出力電圧、ｃはインバータ論理回路の入出力特性、ｄはVin＝Voutの特性である。インバータ論理回路において、入力と出力を接続すると、その接続点の電圧はｃとｄの交点の電圧となる。これはインバータ論理回路のスレッショルド電圧Vthinvとなる。この電圧をコンデンサＣ１とインバータ論理回路３との接続点にインバータ論理回路４で与えると、インバータ論理回路３とインバータ論理回路４とのスレッショルド電圧をMOSトランジスタの絶対値ばらつきがあっても容易に等しく設計できるので、コンデンサC1を通過した信号はオフセットなしでレベルシフトできる。したがって、信号レベルが小さいときでもインバータ論理回路３を通過できる。また、インバータ論理回路３はCMOSインバータ構成が可能なのでnチャンネルＭＯＳトランジスのゲートおよびpチャンネルMOSトランジスタのゲートの接続点１つを駆動すればよい。したがって、1組の入力手段でよい。

以上のように第１の実施の形態によれば、信号を入力する端子と、端子に接続されたコンデンサと、コンデンサの他端に接続された第１のインバータ論理回路と、コンデンサと第１のインバータ論理回路との接続点および入力と出力とを接続された第２のインバータ論理回路とを備えることより小さな回路規模の構成で小信号でも動作することができる。

なお、本実施の形態ではインバータ論理回路をＣＭＯＳタイプとしたが、インバータ論理回路は電流源タイプでもよい。

次に、図４は第２の実施の形態におけるレベルシフト回路の回路図を示すものである。図４において、R1は抵抗である。

以上のように構成された第２の実施の形態のレベルシフト回路について以下、その動作を説明する。第１の実施形態と同様にコンデンサC1を通過した信号は抵抗R1を負荷として再生される。インバータ論理回路の出力インピーダンスをRoutinv、インバータ論理回路の増幅率をAとすると、第1の実施形態での入力インピーダンスはRoutinv/Aとなる。これはインバータ論理回路で決まってしまう値であるが、抵抗R1を加えると入力インピーダンスは（R1＋Routinv/A）となり、信号の通過帯域をコンデンサC1とともに抵抗R1でも調整できる。

以上のように第２の実施の形態によれば、信号を入力する端子と、端子に接続されたコンデンサと、コンデンサの他端に接続された第１のインバータ論理回路と、コンデンサと第１のインバータ論理回路との接続点に接続された抵抗と、抵抗の他端および入力と出力とを接続された第２のインバータ論理回路とを備えることにより、小さな回路規模の構成で小信号でも動作することができる。

次に、図５は第３の実施の形態におけるレベルシフト回路の回路図を示すものである。図５において、１０は入力端子、１１は１０の信号の反転信号の入力端子、R2は抵抗である。

以上のように構成された第３の実施の形態のレベルシフト回路について以下、その動作を説明する。図５において、信号は入力端子１０と１１から差動で入力される。差動で入力された信号はスレッショルド電圧Vthinv中心に振れ、同相、逆相それぞれのインバータ論理回路に入力されて増幅される。これにより、差動信号として、レベルシフトが可能である。

以上のように第３の実施の形態によれば、第１の信号を入力する第１の端子と、第１の信号の反転の極性を持った第２の信号を入力する第２の端子と、第１の端子に接続された第１のコンデンサと、第２の端子に接続された第２のコンデンサと、第１のコンデンサの他端に接続された第１のインバータ論理回路３０と、第２のコンデンサの他端に接続された第２のインバータ論理回路３１と、第１のコンデンサと第１のインバータ論理回路との接続点に接続された第１の抵抗と、第２のコンデンサと第２のインバータ論理回路との接続点に接続された第２の抵抗と、第１の抵抗の他端と第２の抵抗の他端および入力と出力とを接続された第３のインバータ論理回路とを備えることにより、小さな回路規模の構成で小信号でも動作することができる。

本発明にかかるレベルシフト回路は、リミッタ機能を有し、データ信号の入力段の増幅器等として有用である。

本発明の第１の実施形態におけるレベルシフト回路の回路図本発明の第１の実施形態におけるレベルシフト回路の動作説明図本発明の第１の実施形態におけるレベルシフト回路の動作説明図本発明の第２の実施形態におけるレベルシフト回路の回路図本発明の第３の実施形態におけるレベルシフト回路の回路図特開２００１−８５９９０号のレベルシフト回路の回路図特開２００１−８５９９０号のレベルシフト回路の動作説明図特開２００３−１１０４１９号のレベルシフト回路の回路図

符号の説明

１、１０、１１入力端子
２、２０、２１出力端子
３、４、４０、４１インバータ論理回路
６電源印加端
C1、C2 コンデンサ
R1、R2 抵抗
M1、M2、M3、M4 MOSトランジスタ

Claims

信号を入力する端子と、前記端子に接続されたコンデンサと、前記コンデンサの他端に接続された第１のインバータ論理回路と、前記コンデンサと前記第１のインバータ論理回路との接続点および入力と出力とを接続された第２のインバータ論理回路とを備えたレベルシフト回路。
信号を入力する端子と、前記端子に接続されたコンデンサと、前記コンデンサの他端に接続された第１のインバータ論理回路と、前記コンデンサと前記第１のインバータ論理回路との接続点に接続された抵抗と、前記抵抗の他端および入力と出力とを接続された第２のインバータ論理回路とを備えたレベルシフト回路。
第１の信号を入力する第１の端子と、前記第１の信号の反転の極性を持った第２の信号を入力する第２の端子と、前記第１の端子に接続された第１のコンデンサと、前記第２の端子に接続された第２のコンデンサと、前記第１のコンデンサの他端に接続された第１のインバータ論理回路と、前記第２のコンデンサの他端に接続された第２のインバータ論理回路と、前記第１のコンデンサと前記第１のインバータ論理回路との接続点に接続された第１の抵抗と、前記第２のコンデンサと前記第２のインバータ論理回路との接続点に接続された第２の抵抗と、前記第１の抵抗の他端と前記第２の抵抗の他端および入力と出力とを接続された第３のインバータ論理回路とを備えたレベルシフト回路。