KR100736396B1 - 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치 - Google Patents

저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치 Download PDF

Info

Publication number
KR100736396B1
KR100736396B1 KR1020060013823A KR20060013823A KR100736396B1 KR 100736396 B1 KR100736396 B1 KR 100736396B1 KR 1020060013823 A KR1020060013823 A KR 1020060013823A KR 20060013823 A KR20060013823 A KR 20060013823A KR 100736396 B1 KR100736396 B1 KR 100736396B1
Authority
KR
South Korea
Prior art keywords
signal
transistor
node
voltage
small
Prior art date
Application number
KR1020060013823A
Other languages
English (en)
Inventor
김현진
박광일
이우진
장성진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060013823A priority Critical patent/KR100736396B1/ko
Priority to US11/566,651 priority patent/US7463072B2/en
Priority to JP2007032610A priority patent/JP2007221789A/ja
Application granted granted Critical
Publication of KR100736396B1 publication Critical patent/KR100736396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • H04L43/0882—Utilisation of link capacity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/16—Central resource management; Negotiation of resources or communication parameters, e.g. negotiating bandwidth or QoS [Quality of Service]
    • H04W28/18—Negotiating wireless communication parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/12—WLAN [Wireless Local Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Quality & Reliability (AREA)
  • Logic Circuits (AREA)

Abstract

저전력 소모를 위한 소 신호 수신기 및 이를 구비하는 반도체 장치가 개시된다. 본 발명의 반도체 장치는, 신호선, 소신호 송신기 및 소신호 수신기를 구비한다. 상기 소신호 송신기는, 동작 전압에 비하여 작은 전압 스윙폭을 가지는 소 신호를 발생하여 상기 신호선으로 출력한다. 상기 소신호 수신기는 상기 신호선을 통하여 입력되는 상기 소 신호를 수신하는 회로로서, 제1 노드와 제1 전원 전압 사이에 접속되고, 상기 소 신호에 기초한 제1 수신 신호에 응답하여 동작하는 제1 트랜지스터, 및 상기 제1 노드와 제2 전원 전압에 접속되고, 상기 제1 수신 신호에 비하여 소정 전압만큼 부스팅된 제2 수신 신호에 응답하여 동작하는 제2 트랜지스터를 구비한다. 본 발명의 소신호 수신기에 의하면, 신호의 듀티비가 틀어지지 않으면서, 전류 소모량이 줄어든다. 특히, 신호선의 부하가 크고 데이터 라인과 같이 여러 신호선들이 연결되는 경우, 본 발명에 따른 소신호 수신기를 적용하면, 전류 감소 효과가 크다.

Description

저전력 소모를 위한 소 신호 수신기 및 이를 구비하는 반도체 장치{Small swing signal receiver for low power consumption and semiconductor device having the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1 및 도 2는 각각 통상의 반도체 장치의 신호 수신기를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 4는 도 3에 도시된 신호 수신기의 일 실시예를 나타내는 회로도이다.
도 5는 도 2에 도시된 레벨 쉬프터와 도 4에 도시된 신호 수신기의 신호 파형을 비교하여 나타낸 도면이다.
도 6은 종래 기술에 따른 신호 수신기와 본 발명의 일 실시예에 따른 신호 수신기의 듀티비를 비교하여 나타낸 그래프이다.
도 7은 종래 기술에 따른 신호 수신기와 본 발명의 일 실시예에 따른 신호 수신기의 전류를 비교하여 나타낸 그래프이다.
본 발명은 반도체 장치에 관한 것으로, 특히, 동작 전압에 비하여 작은 전압 스윙폭을 가지는 소 신호를 수신하기에 적합하며 누설 전류를 줄여 전력 소모를 감소시키는 소 신호 수신기, 및 이를 구비하는 반도체 장치에 관한 것이다.
반도체 장치는, 외부에서 입력되는 신호와 내부 신호의 레벨이 다를 수 있다. 이 경우 외부에서 입력되는 신호를 수신하여 보다 큰 신호 레벨(예컨대, CMOS 레벨)로 변환하는 신호 수신기가 요구된다. 또한 반도체 장치 내부에서도, 주변회로에서 코아 회로로 혹은 그 역으로 다양한 신호들이 전달될 필요가 있다. 이 때, 풀스윙하는 신호(full-swing signal, 예컨대, 그라운드와 전원 전압 레벨 사이의 스윙하는 신호)를 전송하게 되면 전력소모가 많아지므로, 풀스윙보다 스윙폭이 작은 스몰 스윙 신호(이하, "소신호"라 함)를 전송하는 경우가 많다. 이러한 소신호를 수신하기 위하여, 소신호 수신기가 필요하다.
그런데, 소신호 수신기 설계가 적절하지 못한 경우, 입력 신호의 듀티비가 그대로 유지되지 않고 듀티비가 틀어지는 등 수신 특성이 나빠진다. 또한 신호 수신기에서의 전류 소모량은 반도체 장치의 전체 전력 소모에 영향을 미친다. 따라서, 누설 전류를 줄여 전력 소모를 감소시키고, 신호 특성을 개선하는 소신호 수신기가 요구된다.
도 1 및 도 2는 각각 통상의 반도체 장치의 신호 수신기를 나타내는 회로도이다.
도 1에 도시된 신호 수신기는 버퍼 형태의 신호 수신기이다. 버퍼형 신호 수 신기(10)는 두 개의 인버터(11, 12)를 직렬로 연결한 구성을 가진다. 도 1에 상세히 도시되어 있지는 않지만, 인버터의 경우 전원 전압과 접지 사이에 피모스 트랜지스터와 엔모스 트랜지스터가 직렬로 연결되는데, 피모스 트랜지스터와 엔모스 트랜지스터가 동일한 입력 신호에 응답하여 동작하므로, 입력 신호의 레벨 천이(level transition) 구간에서 두 트랜지스터가 동시에 턴온될 수 있다. 이 경우 전원 전압으로부터 접지 사이로 전류 경로가 형성되어, 누설 전류가 발생한다. 따라서, 버퍼형 신호 수신기(10)는 누설 전류로 인한 전류 소모량이 많다.
도 2에 도시된 신호 수신기(20)는 레벨 쉬프터로서, 일반적으로 많이 사용되는 신호 수신기이다. 레벨 쉬프터(20)는 다수의 엔모스 트랜지스터들(N1, N2, N3), 다수의 피모스 트랜지스터들(P1, P2, P3, P4) 및 버퍼(22)를 구비한다.
도 5의 (b)는 도 2에 도시된 레벨 쉬프터(20)의 신호 파형도이다. 도 2및 도 5의 (b)를 참조하여, 레벨 쉬프터(20)의 동작을 설명하면 다음과 같다.
A1 노드로 입력되는 입력 신호(IN)는 도 5의 (b)에 도시된 바와 같이, 약 0V ~ 1V 사이를 스윙하는 소신호이다. 전원 전압(VDD)은 약 1.5V이다.
입력 신호(IN)가 하이레벨인 경우에는, 제1 엔모스 트랜지스터(N1)가 턴온되고, 이에 따라 제2 피모스 트랜지스터(P2)가 턴온된다. 또한 제3 엔모스 트랜지스터(N3)가 턴온되고, 이에 따라 제2 엔모스 트랜지스터(N2)는 턴오프된다. 따라서, A2 노드의 전압 레벨이 전원 전압(VDD) 레벨에 가까운 하이레벨이 되어, 출력 신호(OUT) 역시 하이레벨이 된다.
입력 신호(IN)가 로우레벨인 경우에는, 제1 및 제3 엔모스 트랜지스터(N1, N3)가 턴오프되고, 제3 피모스 트랜지스터(P3)가 턴온됨에 따라 제2 엔모스 트랜지스터(N2)가 턴온된다. 따라서, A2 노드의 전압 레벨이 로우레벨이 되어, 출력 신호(OUT) 역시 로우레벨이 된다. 그런데, 전원 전압(VDD)이 낮은 경우, 예컨대 1.5 V이하인 경우에는, 스택 피모스 트랜지스터(P4)가 제대로 동작을 하지 못한다. 특히, 입력신호(IN)가 로우레벨일 때, 제2 엔모스 트랜지스터(N2)의 게이트로 입력되는 신호의 전압 레벨이 충분히 하이레벨이 되지 못해, 제2 엔모스 트랜지스터(N2)가 적절한 시점에 턴온되지 못할 수 있다. 이로 인하여, 도 5(b)에 도시된 바와 같이, 출력 신호(OUT, 도 5(b)의 A3 그래프)의 하이레벨 구간과 로우레벨 구간이 크게 차이가 날 수 있다.
그러므로, 도 2에 도시된 레벨 쉬프터(20)는 도 1에 도시된 신호 수신기(10)에 비하여, 누설 전류가 줄어들어 전류 소모가 감소되지만, 저전압(low voltage) 환경에서 듀티비(duty ratio)가 크게 틀어지는 문제점이 있다.
따라서, 본 발명의 목적은 저전압 환경에서도 입력 신호의 듀티비가 유지되며, 누설 전류를 감소시켜 전류 소모를 줄이는 소신호 수신기 및 이를 포함하는 반도체 장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 일 측면에 따른 반도체 장치는, 신호선, 소신호 송신기 및 소신호 수신기를 구비한다. 상기 소신호 송신기는, 동작 전압에 비하여 작은 전압 스윙폭을 가지는 소 신호를 발생하여 상기 신호선으로 출력한다. 상기 소신호 수신기는 상기 신호선을 통하여 입력되는 상기 소 신호를 수신하는 회로로서, 제1 노드와 제1 전원 전압 사이에 접속되고, 상기 소 신호에 기초한 제1 수신 신호에 응답하여 동작하는 제1 트랜지스터, 및 상기 제1 노드와 제2 전원 전압에 접속되고, 상기 제1 수신 신호에 비하여 소정 전압만큼 부스팅된 제2 수신 신호에 응답하여 동작하는 제2 트랜지스터를 구비한다.
바람직한 실시예에서, 상기 소신호 수신기는 상기 제1 수신 신호를 상기 소정 전압만큼 부스팅하여 상기 제2 수신 신호로서 발생하는 전압 부스터를 더 구비한다. 상기 전압 부스터는, 상기 소 신호가 수신되는 수신 노드와 상기 제2 트랜지스터의 게이트 단자 사이에 접속되는 커패시터, 및 상기 수신 노드와 상기 제2 트랜지스터의 게이트 단자 사이에 접속되는 다이오드를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(30)는 신호 송신기(310), 신호선(320) 및 신호 수신기(330)를 구비한다. 신호 송신기(310)는 소 신호를 발생하여, 신호선(320)을 통해 수신기(330)로 전송한다.
본 실시예에서는, 신호 송신기(310)는 제1 및 제2 엔모스 트랜지스터(313, 314), 제1 및 제2 인버터(311, 312)를 포함한다. 제1 엔모스 트랜지스터(313)는 제1 인버터(311)의 출력 신호에 응답하여 턴온/턴오프되고, 제2 엔모스 트랜지스터(314)는 제2 인버터(312)의 출력 신호에 응답하여 턴온/턴오프된다. 신호 송신기(310)는 전원 전압(VDD)과 접지 사이에 피모스 트랜지스터와 엔모스 트랜지스터를 직렬로 연결하는 대신, 2개의 엔모스 트랜지스터(314, 313)를 직렬로 연결하는 구성을 가진다. 이와 같이 함으로써, 출력 신호(TOUT)의 전압 레벨은 접지 전압(0V)과 전원 전압(VDD) 사이를 스윙하는 것이 아니라, 0V와 (VDD-Vth) 사이를 스윙한다. 즉, 출력 신호(TOUT)는 (0~VDD)의 풀 스윙 신호가 아니라, (0 ~ VDD-Vth)의 스몰 스윙 신호이다. 여기서, Vth는 제2 엔모스 트랜지스터(314)의 문턱 전압(threshold voltage)이다.
신호 수신기(330)는 신호선(320)을 통해 입력되는 소신호를 수신하여 레벨을 변환하여 출력한다. 신호선(320)은 전송되는 신호의 종류에 따라, 데이터 라인, 어드레스 신호 라인 등이 될 수 있다. 예를 들어, 반도체 장치(30)가 메모리 장치인 경우, 본 발명의 신호 송신기(310) 및 신호 수신기(330)는 외부에서 입력되는 데이터 신호를 코아 메모리까지 전송하는 경로 혹은 그 역 경로에 적용될 수 있다. 또는, 어드레스 신호(혹은 디코딩된 어드레스 신호)를 전송하는 경로에 적용될 수도 있다.
도 4는 도 3에 도시된 신호 수신기(330)의 일 실시예를 나타내는 회로도이다. 도 4를 참조하면, 신호 수신기(330)는, 제1 엔모스 트랜지스터 및 제1 피모스 트랜지스터(NT1, PT1)를 포함하는 변형 인버터 회로(340), 전압 부스터(350), 제2 피모스 트랜지스터(PT2) 및 인버터(333)를 포함한다.
제1 엔모스 트랜지스터(NT1)는 노드(BO)와 제1 전원 전압(여기서는, 접지) 사이에 접속되고, 수신 신호(RIN)에 응답하여 동작한다. 제1 피모스 트랜지스터(PT1)는 노드(BO)와 제2 전원 전압(VDD)에 접속되고, 수신 신호(RIN)에 비하여 소정 전압만큼 부스팅된 신호(B2 노드의 신호)에 응답하여 동작한다.
전압 부스터(350)는 커패시터(331)와 제2 엔모스 트랜지스터(NT2)를 포함하며, 노드(B2) 전압을 수신 신호(RIN)의 전압 레벨에 비하여 소정 전압만큼 부스팅시킨다.
커패시터(331)는 수신 신호(RIN)가 입력되는 수신 노드(B1)와 노드(B2) 사이에 연결된다. 커패시터(331)는 신호 수신기(330)의 동작 초기에 노드(B2)의 전압을 수신 신호(RIN)의 전압에 비하여 부스팅시키는 작용을 한다. 커패시터(331)는 디플리션 엔모스 트랜지스터(depletion NMOS transistor)로 구현될 수 있다. 제2 엔모스 트랜지스터(NT2)의 드레인과 게이트는 노드(B2)에 공통으로 접속되고, 소오스는 수신 노드(B1)에 접속되어, 제2 엔모스 트랜지스터(NT2)는 다이오드로서 동작한다. 수신 노드(B1)와 노드(B2) 사이에 접속된 커패시터(331)와 다이오드(NT2)에 의해, 노드(B2)의 전압 레벨이 수신 신호(RIN)에 비하여 소정 전압만큼 부스팅된다. 이 때 부스팅 레벨은 커패시터(331)의 사이즈와 제2 엔모스 트랜지스터(NT2)의 문턱전압에 의해 결정된다.
제2 피모스 트랜지스터(PT2)는 그 소오스가 제2 전원 전압(VDD)에, 그 드레 인은 노드(B2)에, 그 게이트는 노드(BO)에 각각 접속된다. 제2 피모스 트랜지스터(PT2)는 수신 신호(RIN)가 하이레벨일 때, 노드(B2)의 전압 레벨을 빠르게 상승시켜 제1 피모스 트랜지스터(PT1)가 빨리 턴오프되도록 함으로써, 제1 피모스 트랜지스터(PT1) 및 제1 엔모스 트랜지스터(NT1)가 동시에 턴온 상태에 있는 것을 방지하는 역할을 한다.
도 5의 (a)는 도 4에 도시된 본 발명의 일 실시예에 따른 신호 수신기(330)의 신호 파형도이다. 좀 더 구체적으로는, 도 5의 (a)에 도시된 신호 파형도는 도 3에 도시된 신호 송신기(310)에서 전송된 신호를 신호 수신기(330)를 이용하여 수신한 경우, B1, B2, B3 노드에서의 신호 파형도이다.
도 4 및 도 5(a)를 참조하여, 신호 수신기(330)의 동작을 설명하면 다음과 같다.
노드(B2)의 신호는 커패시터(331)와 다이오드(350)로 인하여 수신 신호(RIN, 도 5(a)에서는 B1 그래프)에 비하여 소정 전압(여기서는, 약 0.4V) 정도로 부스팅된다. 본 실시예에서는, 전원 전압이 약 1.5V이다. 수신 신호(RIN)는 신호 송신기(310)에서 전송된 신호로서 약 0V ~ 1V 사이를 스윙하는 소신호이고, 노드(B2)의 신호는 수신 신호(RIN, B1)와 거의 유사한 파형이지만, 약 0.4V정도 높은 레벨로 스윙하는 신호이다.
수신 신호(RIN)가 1V 정도의 하이레벨인 경우에는, 제1 엔모스 트랜지스터(NT1)가 턴온되어 노드(BO)의 전압이 로우레벨이 되고 출력 신호(ROUT)는 VDD(1.5V)에 가까운 하이레벨이 된다. 이 때, 노드(B2)의 전압은 하이레벨이므로 제1 피모스 트랜지스터(PT1)는 턴오프되고, 노드(BO) 전압은 로우레벨이므로 제2 피모스 트랜지스터(PT2)는 턴온된다. 제2 피모스 트랜지스터(PT2)는 노드(B2) 전압을 제2 전원 전압(VDD) 레벨이 되게 함으로써, 제1 피모스 트랜지스터(PT1)의 턴온을 방지한다. 즉, 제2 피모스 트랜지스터(PT2)는 수신 신호(RIN)가 하이레벨일 때, 변형 인버터(340)의 출력 신호(BO 노드의 신호)에 응답하여 턴온되어, 노드(B2)의 전압 레벨을 빠르게 상승시킴으로써, 제1 피모스 트랜지스터(PT1)가 빨리 턴오프되도록 한다. 이로써, 제1 피모스 트랜지스터(PT1) 및 제1 엔모스 트랜지스터(NT1)가 동시에 턴온 상태에 있는 것을 방지하여, 누설 전류가 흐르지 않도록 한다.
한편, 수신 신호(RIN)가 로우레벨인 경우에는, 제1 엔모스 트랜지스터(NT1)는 턴오프되고, 노드(B2)의 전압은 그라운드 전압에 비하여 부스팅되지만, 제1 피모스 트랜지스터(PT1)를 턴온시킬 수 있는 낮은 전압이다. 따라서, 제1 피모스 트랜지스터(PT1)가 턴온되어 노드(BO)의 전압이 하이레벨이 되고 출력 신호(ROUT)는 0V에 가까운 로우레벨이 된다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 소신호 수신기(330)에서는 변형 인버터(340)를 구성하는 엔모스 트랜지스터(NT1)와 피모스 트랜지스터(PT1)를 제어하는 신호가 다르다. 즉, 제1 엔모스 트랜지스터(NT1)의 게이트로는 수신 신호(RIN)가 입력되고, 제1 피모스 트랜지스터(PT1)의 게이트로는 수신 신호(RIN)의 전압 레벨보다 소정 전압만큼 부스팅된 신호가 입력된다. 따라서, 수신 신호(RIN)의 레벨 천이(level transition) 구간에서도 제1 엔모스 트랜지스터(NT1)와 제1 피모스 트랜지스터(PT1)가 동시에 턴온되지는 않는다. 따라서, 누설 전류가 감소한다.
또한, 도 5(a)에 나타나듯이 출력 신호(ROUT, B3)의 하이레벨 구간과 로우레벨 구간이 거의 균형을 이루고 있다. 도 5의 (b)에 도시된 출력 신호(OUT, A3)와 비교하면, 본 발명의 신호 수신기(330)의 출력 신호(ROUT, B3)의 듀티비가 우수함을 알 수 있다.
도 6은 종래 기술에 따른 신호 수신기와 본 발명의 일 실시예에 따른 신호 수신기의 듀티비를 비교하여 나타낸 그래프이다. 도 6에서는, 종래 기술에 따른 신호 수신기들(10, 20)과 본 발명의 일 실시예에 따른 신호 수신기(330)에 대하여 PVT(압력, 전압, 온도) 조건, 특히, 전압과 온도(V/T)의 변화에 따른 듀티비의 변화가 도시된다.
구체적으로는, "610"은 도 1에 도시된 버퍼형 신호 수신기(10)를 사용한 경우 출력 신호(OUT)의 듀티비, "620"은 도 2에 도시된 레벨 쉬프터형 신호 수신기(20)를 사용한 경우의 출력 신호(OUT)의 듀티비, "630"은 도 4에 도시된 본 발명의 일 실시예에 따른 신호 수신기(330)를 사용한 경우의 출력 신호(ROUT)의 듀티비를 나타낸다.
"620"을 참조하면, 도 2에 도시된 레벨 쉬프터형 신호 수신기(20)의 경우, 낮은 전압 환경(1.5V 이하)에서는 듀티비가 50%에서 많이 벗어남을 알 수 있다. 특정의 조건에서는 듀티비가 80% 가까이 됨으로써, 신호를 제대로 수신할 수 없는 상황이 된다. 이에 반하여, "630"의 경우에는, 출력 신호의 듀티비가 큰 변동이 없다.
도 7은 종래 기술에 따른 신호 수신기와 본 발명의 일 실시예에 따른 신호 수신기의 전류를 비교하여 나타낸 그래프이다.
구체적으로는, "710"은 도 1에 도시된 버퍼형 신호 수신기(10)를 사용한 경우의 전류량, "72"은 도 2에 도시된 레벨 쉬프터형 신호 수신기(20)를 사용한 경우의 전류량, "730"은 도 4에 도시된 본 발명의 일 실시예에 따른 신호 수신기(330)를 사용한 경우의 전류량의 변화를 PVT(압력, 전압, 온도) 조건, 특히, 전압과 온도(V/T)의 변화에 따라 나타낸 것이다.
도 7을 참조하면, 도 4에 도시된 본 발명의 일 실시예에 따른 신호 수신기(330)를 사용한 경우의 전류량이, 도 1에 도시된 버퍼형 신호 수신기(10)를 사용한 경우의 전류량보다는 현저히 적고, 도 2에 도시된 레벨 쉬프터형 신호 수신기(20)를 사용한 경우의 전류량보다도 작음을 알 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
상술한 바와 같이, 본 발명의 소신호 수신기에 의하면, 신호의 듀티비가 틀어지지 않으면서, 전류 소모량이 줄어든다. 특히, 신호선의 부하가 크고 데이터 라인과 같이 여러 신호선들이 연결되는 경우, 본 발명에 따른 소신호 수신기를 적용하면, 전류 감소 효과가 크다. 따라서, 본 발명에 따른 소신호 수신기를 포함하는 반도체 장치 전체의 전력 소모량이 줄어든다.

Claims (10)

  1. 스몰 스윙폭을 가지는 소 신호를 수신하는 회로에 있어서,
    제1 노드와 제1 전원 전압 사이에 접속되고, 제1 수신 신호에 응답하여 동작하는 제1 트랜지스터;
    상기 제1 노드와 제2 전원 전압에 접속되고, 제2 수신 신호에 응답하여 동작하는 제2 트랜지스터; 및
    상기 제1 수신 신호를 상기 소정 전압만큼 부스팅하여 상기 제2 수신 신호로서 발생하는 전압 부스터를 구비하며,
    상기 전압 부스터는
    상기 소 신호가 수신되는 수신 노드와 상기 제2 트랜지스터의 게이트 단자 사이에 접속되는 커패시터; 및
    상기 수신 노드와 상기 제2 트랜지스터의 게이트 단자 사이에 접속되는 다이오드를 구비하는 것을 특징으로 하는 소신호 수신기.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 트랜지스터는 엔모스 트랜지스터이고, 상기 제2 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 소신호 수신기.
  4. 제 3 항에 있어서,
    상기 커패시터는 디플리션(depletion) 트랜지스터로 구현되고,
    상기 다이오드는 그 드레인 단자와 그 게이트 단자가 상기 제1 노드에 공통으로 접속되는 엔모스 트랜지스터로 구현되는 것을 특징으로 하는 소신호 수신기.
  5. 제 3 항에 있어서, 상기 소신호 수신기는
    상기 제2 트랜지스터의 게이트 단자와 상기 제2 전원 전압 사이에 접속되며, 상기 제1 노드의 신호에 응답하여 동작하는 제3 트랜지스터를 더 구비하는 것을 특징으로 하는 소신호 수신기.
  6. 반도체 장치에 있어서,
    신호선;
    동작 전압에 비하여 작은 전압 스윙폭을 가지는 소 신호를 발생하여 상기 신호선으로 출력하는 소신호 송신기; 및
    상기 신호선을 통하여 입력되는 상기 소 신호를 수신하는 소신호 수신기를 구비하며,
    상기 소신호 수신기는,
    제1 노드와 제1 전원 전압 사이에 접속되고, 상기 소 신호에 기초한 제1 수신 신호에 응답하여 동작하는 제1 트랜지스터;
    상기 제1 노드와 제2 전원 전압에 접속되고, 상기 제1 수신 신호에 비하여 소정 전압만큼 부스팅된 제2 수신 신호에 응답하여 동작하는 제2 트랜지스터; 및
    상기 제1 수신 신호를 상기 소정 전압만큼 부스팅하여 상기 제2 수신 신호로서 발생하는 전압 부스터를 구비하며,
    상기 전압 부스터는
    상기 소 신호가 수신되는 수신 노드와 상기 제2 트랜지스터의 게이트 단자 사이에 접속되는 커패시터; 및
    상기 수신 노드와 상기 제2 트랜지스터의 게이트 단자 사이에 접속되는 다이오드를 구비하는 것을 특징으로 하는 반도체 장치.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 제1 트랜지스터는 엔모스 트랜지스터이고, 상기 제2 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 커패시터는 디플리션(depletion) 트랜지스터로 구현되고,
    상기 다이오드는 그 드레인 단자와 그 게이트 단자가 상기 제1 노드에 공통으로 접속되는 엔모스 트랜지스터로 구현되는 것을 특징으로 하는 반도체 장치.
  10. 제 8 항에 있어서, 상기 소신호 수신기는
    상기 제2 트랜지스터의 게이트 단자와 상기 제2 전원 전압 사이에 접속되며, 상기 제1 노드의 신호에 응답하여 동작하는 제3 트랜지스터를 더 구비하는 것을 특징으로 하는 반도체 장치.
KR1020060013823A 2006-02-13 2006-02-13 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치 KR100736396B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060013823A KR100736396B1 (ko) 2006-02-13 2006-02-13 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치
US11/566,651 US7463072B2 (en) 2006-02-13 2006-12-04 Small swing signal receiver for low power consumption and semiconductor device including the same
JP2007032610A JP2007221789A (ja) 2006-02-13 2007-02-13 回路、及び、半導体装置の動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060013823A KR100736396B1 (ko) 2006-02-13 2006-02-13 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치

Publications (1)

Publication Number Publication Date
KR100736396B1 true KR100736396B1 (ko) 2007-07-09

Family

ID=38367731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013823A KR100736396B1 (ko) 2006-02-13 2006-02-13 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치

Country Status (3)

Country Link
US (1) US7463072B2 (ko)
JP (1) JP2007221789A (ko)
KR (1) KR100736396B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9124268B2 (en) 2013-04-22 2015-09-01 SK Hynix Inc. Semiconductor device with clock-based signal input circuit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007042970A1 (en) * 2005-10-07 2007-04-19 Nxp B.V. Single threshold and single conductivity type amplifier/buffer
TWI354976B (en) * 2006-04-19 2011-12-21 Au Optronics Corp Voltage level shifter
KR101020280B1 (ko) * 2008-04-22 2011-03-07 주식회사 하이닉스반도체 레벨시프터
US8030964B1 (en) * 2008-05-15 2011-10-04 Altera Corporation Techniques for level shifting signals
EP2139114A1 (en) * 2008-06-23 2009-12-30 Dialog Semiconductor GmbH Ultra-low current push-buttom switch interface circuit
US9331679B1 (en) 2015-05-17 2016-05-03 Freescale Semiconductor, Inc. High-speed flying-cap level shifter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307236A (ja) * 1995-05-08 1996-11-22 Hitachi Ltd ドライブ装置とこのドライブ装置を用いた半導体装置
KR970072702A (ko) * 1996-04-25 1997-11-07 문정환 전력소모가 적은 내부버스 회로
KR20000020964A (ko) * 1998-09-24 2000-04-15 윤종용 반도체 장치의 레벨 변환기
KR20040012133A (ko) * 2002-08-01 2004-02-11 삼성에스디아이 주식회사 레벨 시프터 및 평판 표시 장치
KR20040111111A (ko) * 2003-06-17 2004-12-31 미쓰비시덴키 가부시키가이샤 소진폭신호의 진폭확대를 효율적으로 행할 수 있는레벨변환회로
JP2005191630A (ja) 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd レベルシフト回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064405A (en) * 1976-11-09 1977-12-20 Westinghouse Electric Corporation Complementary MOS logic circuit
JP2540971B2 (ja) * 1990-03-13 1996-10-09 日本電気株式会社 レベル変換回路
KR930003929B1 (ko) * 1990-08-09 1993-05-15 삼성전자 주식회사 데이타 출력버퍼
US5223751A (en) * 1991-10-29 1993-06-29 Vlsi Technology, Inc. Logic level shifter for 3 volt cmos to 5 volt cmos or ttl
JP3362890B2 (ja) * 1992-12-28 2003-01-07 ソニー株式会社 バツフア回路
JP2570984B2 (ja) * 1993-10-06 1997-01-16 日本電気株式会社 出力回路
JP3623004B2 (ja) * 1994-03-30 2005-02-23 松下電器産業株式会社 電圧レベル変換回路
JP3238826B2 (ja) * 1994-04-13 2001-12-17 富士通株式会社 出力回路
KR100218506B1 (ko) * 1996-12-14 1999-09-01 윤종용 액정 표시 장치용 레벨 시프트 회로
KR100724559B1 (ko) * 2004-12-15 2007-06-04 삼성전자주식회사 레벨 쉬프터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307236A (ja) * 1995-05-08 1996-11-22 Hitachi Ltd ドライブ装置とこのドライブ装置を用いた半導体装置
KR970072702A (ko) * 1996-04-25 1997-11-07 문정환 전력소모가 적은 내부버스 회로
KR20000020964A (ko) * 1998-09-24 2000-04-15 윤종용 반도체 장치의 레벨 변환기
KR20040012133A (ko) * 2002-08-01 2004-02-11 삼성에스디아이 주식회사 레벨 시프터 및 평판 표시 장치
KR20040111111A (ko) * 2003-06-17 2004-12-31 미쓰비시덴키 가부시키가이샤 소진폭신호의 진폭확대를 효율적으로 행할 수 있는레벨변환회로
JP2005191630A (ja) 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd レベルシフト回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9124268B2 (en) 2013-04-22 2015-09-01 SK Hynix Inc. Semiconductor device with clock-based signal input circuit

Also Published As

Publication number Publication date
JP2007221789A (ja) 2007-08-30
US7463072B2 (en) 2008-12-09
US20070188201A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
US9786340B2 (en) Driving circuit for non-volatile memory
US7199617B1 (en) Level shifter
US7248075B2 (en) Level shifter with low leakage current
KR100736396B1 (ko) 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치
US7317335B2 (en) Level shifter with low leakage current
US7145363B2 (en) Level shifter
US10347325B1 (en) DDR4 memory I/O driver
US9843325B2 (en) Level shifter and parallel-to-serial converter including the same
US6784719B2 (en) Level shift circuit for transmitting signal from leading edge to trailing edge of input signal
US20070018710A1 (en) Level shifter circuit of semiconductor memory device
US7741872B2 (en) Level shifter
US6172524B1 (en) Data input buffer
US20130222036A1 (en) Voltage level converting circuit
US7768307B2 (en) Current mode logic-complementary metal oxide semiconductor converter
KR100716662B1 (ko) 내부전원 생성장치
US10163465B1 (en) Data receiver and controller for DDR memory
US20170201238A1 (en) Semiconductor device
US7071772B2 (en) Differential amplifier
US10305482B2 (en) Voltage level shifter
KR101900391B1 (ko) Sr 래치를 이용한 셀프 리셋 레벨 시프터
US10763849B2 (en) Semiconductor integrated circuit
US8284618B2 (en) Data input device of semiconductor memory appartus and control method thereof
KR100604899B1 (ko) 누설 전류 감소를 위한 레벨 쉬프팅 회로 및 방법
US20060049846A1 (en) Input/output circuit operated by variable operating voltage
KR200210110Y1 (ko) 오버스트로크방지용 액셀레이터 케이블

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13