JP2018085753A - レベルシフト回路、電気光学装置、及び電子機器 - Google Patents
レベルシフト回路、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2018085753A JP2018085753A JP2018000958A JP2018000958A JP2018085753A JP 2018085753 A JP2018085753 A JP 2018085753A JP 2018000958 A JP2018000958 A JP 2018000958A JP 2018000958 A JP2018000958 A JP 2018000958A JP 2018085753 A JP2018085753 A JP 2018085753A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- inverter circuit
- level shift
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】レベルシフト回路10は、第1電位V1と第2電位V2との間の値が入力される入力部INと、第3電位V3と第4電位V4との間の値が出力される第一出力部OUT1と、入力部INと第5電位V5が供給される第5電源部EP5との間に直列に電気的に接続された第一容量素子と第二容量素子と、第3電位V3と第4電位V4とが供給される第一インバーター回路INV1と、を備え、第一容量素子と第二容量素子との接続点と第一インバーター回路INV1の入力ノードとが電気的に接続されており、第一インバーター回路INV1の出力ノードが第一出力部OUT1である。こうする事で、占有面積が小さく、低消費電力で、高速動作が可能なレベルシフト回路を実現する事ができる。
【選択図】図1
Description
この構成によれば、第一容量素子と第二容量素子とが電位変換部を構成し、第一容量素子と第二容量素子との接続点が電位変換部の出力ノード(第一インバーター回路の入力ノード)となる。電位変換部では、第一容量素子と第二容量素子との容量結合にて、第一インバーター回路の入力ノードの電位が定められる。即ち、入力信号に応じて、電位変換部の出力ノード(第一インバーター回路の入力ノード)に於ける電荷が再分布される事で電位変換が行われるので、高速動作が可能なレベルシフト回路を実現する事ができる。又、電位変換部の出力ノードでの電荷は保存されるので、貫通電流などの余分な電流が発生することなく、レベルシフト回路での消費電力を低くする事ができる。更に、レベルシフト回路は回路規模が小さいので、占有面積を小さくする事ができる。換言すると、占有面積が小さく、低消費電力で、高速動作が可能なレベルシフト回路を実現する事ができる。
この構成によれば、第一容量素子と第二容量素子とで容量結合型の電位変換部を構成する事ができる。
第一出力部からは、入力信号の論理が反転した高振幅の信号(第一出力信号)が出力される。これに対して、この構成によれば、第二出力部からは、入力信号と同じ論理の高振幅の信号(第二出力信号)を出力する事ができる。又、第一出力信号の振幅よりも、第二出力信号を、第3電位又は第4電位により近い値とする事ができる。即ち、第一出力信号の振幅よりも第二出力信号の振幅を大きくする事ができる。
電位変換部の出力ノード(第一インバーター回路の入力ノード)における電位を中間電位と称し、入力信号が第1電位V1の際の中間電位を第6電位V6と名付け、入力信号が第2電位V2の際の中間電位を第7電位V7と名付ける。第一インバーター回路は論理閾値電位(V3+VT)を有するが、この構成によれば、入力信号が第1電位V1の際には第6電位V6を第一インバーター回路の論理閾値電位(V3+VT)よりも低くし、入力信号が第2電位V2の際には第7電位V7を第一インバーター回路の論理閾値電位(V3+VT)よりも高くする事ができる。従って、第一インバーター回路の出力ノードからは、入力信号が第1電位V1の際には論理閾値電位(V3+VT)と第4電位V4との間の電位値となる信号を出力する事ができ、入力信号が第2電位V2の際には第3電位V3と論理閾値電位(V3+VT)との間の電位値となる信号を出力する事ができる。即ち、簡単な回路構成で、低消費電力で高速に正しく入力信号を高振幅の論理信号へと変換する事ができる。
電位変換部の出力ノード(第一インバーター回路の入力ノード)における電位を中間電位と称し、入力信号が第1電位V1の際の中間電位を第6電位V6と名付け、入力信号が第2電位V2の際の中間電位を第7電位V7と名付ける。第一インバーター回路は論理閾値電位(V3+VT)を有するが、この構成によれば、入力信号が第1電位V1の際には第6電位V6を第一インバーター回路の論理閾値電位(V3+VT)よりも低くし、入力信号が第2電位V2の際には第7電位V7を第一インバーター回路の論理閾値電位(V3+VT)よりも高くする事ができる。従って、第一インバーター回路の出力ノードからは、入力信号が第1電位V1の際には論理閾値電位(V3+VT)と第4電位V4との間の電位値となる信号を出力する事ができ、入力信号が第2電位V2の際には第3電位V3と論理閾値電位(V3+VT)との間の電位値となる信号を出力する事ができる。即ち、簡単な回路構成で、低消費電力で高速に正しく入力信号を高振幅の論理信号へと変換する事ができる。
電位変換部の出力ノード(第一インバーター回路の入力ノード)における電位を中間電位と称し、入力信号が第1電位V1の際の中間電位を第6電位V6と名付け、入力信号が第2電位V2の際の中間電位を第7電位V7と名付ける。第一インバーター回路は論理閾値電位(V3+VT)を有するが、この構成によれば、入力信号が第1電位V1の際には第6電位V6を第一インバーター回路の論理閾値電位(V3+VT)よりも低くし、入力信号が第2電位V2の際には第7電位V7を第一インバーター回路の論理閾値電位(V3+VT)よりも高くする事ができる。従って、第一インバーター回路の出力ノードからは、入力信号が第1電位V1の際には論理閾値電位(V3+VT)と第4電位V4との間の電位値となる信号を出力する事ができ、入力信号が第2電位V2の際には第3電位V3と論理閾値電位(V3+VT)との間の電位値となる信号を出力する事ができる。即ち、簡単な回路構成で、低消費電力で高速に正しく入力信号を高振幅の論理信号へと変換する事ができる。
第3電位V3と第4電位V4と第5電位V5とは、高電圧系の電源であるが、この構成によれば、高電圧系の電源の数を削減する事ができる。
この構成によれば、表示領域の外周に位置する周辺領域を狭め、低消費電力で、高速駆動する電気光学装置を実現する事ができる。即ち、電気光学装置全体に対する表示領域の割合が広いデザイン性に優れた電気光学装置に高品位な表示を行わせる事ができる。
この構成によれば、デザイン性に優れ、低消費電力で、高品位表示が可能な電気光学装置を備えた電子機器を実現する事ができる。
「回路機能」
図1は、実施形態1に係わるレベルシフト回路を説明した図であり、(a)は回路構成図、(b)は電位関係図である。先ず、実施形態1に係わるレベルシフト回路10の機能を、図1を参照して説明する。
図2は、レベルシフト回路に用いられるインバーター回路を説明した図で、(a)はCMOSインバーター回路、(b)はN型インバーター回路、(c)はP型インバーター回路である。次に、レベルシフト回路10の構成を、図1と図2とを参照して説明する。
図3は本実施形態に係わるレベルシフト回路の第一ノードに於ける等価回路図である。図4はレベルシフト回路の動作原理を説明した電位関係図で、(a)は論理閾値電位が第3電位と第4電位との中間にある場合、(b)は論理閾値電位が第6電位と第7電位との中間にある場合である。図5は本実施形態に係わるレベルシフト回路の機能を検証した図である。図6は本実施形態に係わるレベルシフト回路の機能を検証した図である。次に、図3乃至6を参照して、本実施形態に係わるレベルシフト回路10の原理を説明すると共に、その機能を検証する。
更に、この際に、第3電位V3(高電圧系負電源電位VLL)と第1電位V1(低電圧系負電源電位VSS)とが等しく、これらを基準電位とする場合(VLL=VSS=0)、数式23は数式24となる。
まず、高電圧系回路及びレベルシフト回路10に用いられるインバーター回路の論理閾値電位(V3+VT)が第3電位V3(高電圧系負電源電位VLL)と第4電位V4(高電圧系正電源電位VHH)との電位差の中心となる様に(VT=(V4−V3)/2となる様に)、インバーター回路を構成するN型トランジスターTrNの長さLNと幅WNとの比(WN/LN)、及びインバーター回路を構成するP型トランジスターTrPの長さLPと幅WPとの比(WP/LP)、を定める。これは、N型トランジスターTrNのVgs=Vds=VT−V3=V4/2−3V3/2の際のソースドレイン電流と、P型トランジスターTrPのVgs=Vds=VT−V4=−V4/2−V3/2の際のソースドレイン電流と、が等しくなる様にWN/LNとWP/LPとを定める。
次に、図5を参照して、本実施形態に係わるレベルシフト回路10の機能を検証する。本実施例では、各種電位は、V1=0V、V2=5V、V3=0V、V4=10V、V5=10V、である。第一インバーター回路INV1を構成するP型トランジスターTrPのゲート絶縁膜の厚みは75nm、長さはLP=5μm、幅はWP=10μm、で、P型トランジスターTrPのトランジスター容量値はCP=0.023pFである。又、N型トランジスターTrNのゲート絶縁膜の厚みは75nm、長さはLN=3μm、幅はWN=5μm、で、N型トランジスターTrNのトランジスター容量値はCN=0.0069pFである。この結果、第一インバーター回路INV1の論理閾値電圧はVT=5Vとなる。第一容量素子の誘電体膜の厚みは75nm、長さはL1=109μm、幅はW1=10μm、であり、第一容量素子の容量値はC1=0.5pFである。又、第二容量素子の誘電体膜の厚みは75nm、長さはL2=217μm、幅はW2=10μm、であり、第二容量素子の容量値はC2=1pFである。尚、N型トランジスターTrNのゲート絶縁膜とP型トランジスターTrPのゲート絶縁膜と第一容量素子の誘電体膜と第二容量素子の誘電体膜とは酸化珪素膜であり、比誘電率は3.9である。
次に、図6を参照して、本実施形態に係わるレベルシフト回路10の機能を検証する。本実施例では、各種電位は、V1=0V、V2=3.3V、V3=0V、V4=10V、V5=10V、である。第一インバーター回路INV1を構成するP型トランジスターTrPのゲート絶縁膜の厚みは75nm、長さはLP=4μm、幅はWP=2.5μm、で、P型トランジスターTrPのトランジスター容量値はCP=0.0046pFである。又、N型トランジスターTrNのゲート絶縁膜の厚みは75nm、長さはLN=3.2μm、幅はWN=2.5μm、で、N型トランジスターTrNのトランジスター容量値はCN=0.00368pFである。この結果、第一インバーター回路INV1の論理閾値電圧はVT=5Vとなる。第一容量素子の誘電体膜の厚みは75nm、長さはL1=125μm、幅はW1=10μm、であり、第一容量素子の容量値はC1=0.575pFである。又、第二容量素子の誘電体膜の厚みは75nm、長さはL2=187μm、幅はW2=10μm、であり、第二容量素子の容量値はC2=0.860pFである。尚、N型トランジスターTrNのゲート絶縁膜とP型トランジスターTrPのゲート絶縁膜と第一容量素子の誘電体膜と第二容量素子の誘電体膜とは酸化珪素膜であり、比誘電率は3.9である。
図7は、実施形態1に係わる電気光学装置の回路ブロック構成を示す模式平面図である。以下、図7を参照して電気光学装置の回路ブロック構成を説明する。
図10は本実施形態に係わる電子機器を説明する図である。次に、本実施形態の電子機器について、図10を参照して説明する。図10(a)乃至(c)は、上記した液晶装置を備えた電子機器の構成を示す斜視図である。
「リセットトランジスターを備えた形態1」
図11は、実施形態2に係わるレベルシフト回路を説明した回路構成図である。以下、図11を参照して本実施形態に関わるレベルシフト回路10の構成を説明する。尚、実施形態1と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
「リセットトランジスターを備えた形態2」
図12は、実施形態3に係わるレベルシフト回路を説明した回路構成図である。以下、図12を参照して本実施形態に関わるレベルシフト回路10の構成を説明する。尚、実施形態2と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
「インバーター回路がN型の形態」
図2(b)は、実施形態4に係わるレベルシフト回路で使用されているインバーター回路を説明した図である。以下、図2(b)を参照して本実施形態に関わるレベルシフト回路10の構成を説明する。尚、実施形態1乃至3と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
「インバーター回路がP型の形態」
図2(c)は、実施形態5に係わるレベルシフト回路で使用されているインバーター回路を説明した図である。以下、図2(c)を参照して本実施形態に関わるレベルシフト回路10の構成を説明する。尚、実施形態1乃至3と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
Claims (9)
- 第1電位と第2電位との間の値となる入力信号が入力される入力部と、
第3電位と第4電位との間の値となる出力信号が出力される第一出力部と、
前記入力部と第5電位が供給される第5電源部との間に直列に電気的に接続された第一容量素子と第二容量素子と、
前記第3電位と前記第4電位とが供給される第一インバーター回路と、を備え、
前記第一容量素子と前記第二容量素子との接続点と、前記第一インバーター回路の入力ノードとが電気的に接続されており、
前記第一インバーター回路の出力ノードが前記第一出力部である事を特徴とするレベルシフト回路。 - 前記第一容量素子は第一容量第一電極と第一容量第二電極とを有し、
前記第二容量素子は第二容量第一電極と第二容量第二電極とを有し、
前記第一容量第一電極は前記第5電源部に電気的に接続され、
前記第二容量第二電極は前記入力部に電気的に接続され、
前記第一容量第二電極と前記第二容量第一電極とが電気的に接続して前記接続点となる事を特徴とする請求項1に記載のレベルシフト回路。 - 第二インバーター回路と第二出力部とを備え、
前記第一インバーター回路の出力ノードと前記第二インバーター回路の入力ノードとが電気的に接続されており、
前記第二インバーター回路の出力ノードが前記第二出力部である事を特徴とする請求項1又は2に記載のレベルシフト回路。 - 前記第一インバーター回路は、前記第3電位が供給される第3電源部と前記第4電位が供給される第4電源部との間に直列接続されたN型トランジスターとP型トランジスターとを備え、
前記第1電位をV1、前記第2電位をV2、前記第3電位をV3、前記第4電位をV4、前記第5電位をV5、前記第一容量素子の容量値をC1、前記第二容量素子の容量値をC2、
前記N型トランジスターの容量値をCN、前記P型トランジスターの容量値をCP、前記第一インバーター回路の論理閾値電圧をVT、にて表した際に、数式1と数式2との関係式を満たす事を特徴とする請求項1乃至3のいずれか一項に記載のレベルシフト回路。
- 前記第一インバーター回路は、前記第3電位が供給される第3電源部と前記第4電位が供給される第4電源部との間に直列接続されたN型トランジスターと抵抗素子とを備え、
前記第1電位をV1、前記第2電位をV2、前記第3電位をV3、前記第4電位をV4、前記第5電位をV5、前記第一容量素子の容量値をC1、前記第二容量素子の容量値をC2、
前記N型トランジスターの容量値をCN、前記第一インバーター回路の論理閾値電圧をVT、にて表した際に、数式3と数式4との関係式を満たす事を特徴とする請求項1乃至3のいずれか一項に記載のレベルシフト回路。
- 前記第一インバーター回路は、前記第3電位が供給される第3電源部と前記第4電位が供給される第4電源部との間に直列接続された抵抗素子とP型トランジスターとを備え、
前記第1電位をV1、前記第2電位をV2、前記第3電位をV3、前記第4電位をV4、前記第5電位をV5、前記第一容量素子の容量値をC1、前記第二容量素子の容量値をC2、
前記P型トランジスターの容量値をCP、前記第一インバーター回路の論理閾値電圧をVT、にて表した際に、数式5と数式6との関係式を満たす事を特徴とする請求項1乃至3のいずれか一項に記載のレベルシフト回路。
- 前記第4電位と前記第5電位とが等しい事を特徴とする請求項1乃至6のいずれか一項に記載のレベルシフト回路。
- 請求項1乃至7のいずれか一項に記載のレベルシフト回路を備えた事を特徴とする電気光学装置。
- 請求項8に記載の電気光学装置を備えた事を特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018000958A JP6458882B2 (ja) | 2018-01-09 | 2018-01-09 | レベルシフト回路、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018000958A JP6458882B2 (ja) | 2018-01-09 | 2018-01-09 | レベルシフト回路、電気光学装置、及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013161076A Division JP6273714B2 (ja) | 2013-08-02 | 2013-08-02 | レベルシフト回路、電気光学装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018085753A true JP2018085753A (ja) | 2018-05-31 |
JP6458882B2 JP6458882B2 (ja) | 2019-01-30 |
Family
ID=62238617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018000958A Expired - Fee Related JP6458882B2 (ja) | 2018-01-09 | 2018-01-09 | レベルシフト回路、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6458882B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085990A (ja) * | 1999-07-15 | 2001-03-30 | Sharp Corp | レベルシフト回路および画像表示装置 |
JP2003110419A (ja) * | 2001-06-26 | 2003-04-11 | Seiko Epson Corp | レベルシフタ及びそれを用いた電気光学装置 |
JP2005191630A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JP2009188594A (ja) * | 2008-02-05 | 2009-08-20 | Mitsubishi Electric Corp | レベル変換回路 |
-
2018
- 2018-01-09 JP JP2018000958A patent/JP6458882B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085990A (ja) * | 1999-07-15 | 2001-03-30 | Sharp Corp | レベルシフト回路および画像表示装置 |
JP2003110419A (ja) * | 2001-06-26 | 2003-04-11 | Seiko Epson Corp | レベルシフタ及びそれを用いた電気光学装置 |
JP2005191630A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JP2009188594A (ja) * | 2008-02-05 | 2009-08-20 | Mitsubishi Electric Corp | レベル変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6458882B2 (ja) | 2019-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10622382B2 (en) | Semiconductor device and display device | |
JP6309670B2 (ja) | シフトレジスタ及び半導体装置 | |
TWI315060B (en) | Level shift circuit | |
GB2546044A (en) | GOA circuit based on oxide semiconductor thin film transistor | |
US20140003571A1 (en) | Shift register circuit, electro-optical device and electronic apparatus | |
WO2014141687A1 (ja) | レベルシフト回路、電気光学装置、及び電子機器 | |
JP2018087888A (ja) | 温度検出回路および液晶表示パネル | |
JP6458882B2 (ja) | レベルシフト回路、電気光学装置、及び電子機器 | |
JP6273714B2 (ja) | レベルシフト回路、電気光学装置、及び電子機器 | |
JP4963314B2 (ja) | 半導体装置、シフトレジスタ、電子機器 | |
JP2015220703A (ja) | レベルシフト回路、電気光学装置、及び電子機器 | |
JP2015220702A (ja) | レベルシフト回路、電気光学装置、及び電子機器 | |
US20240185751A1 (en) | Display and driving method thereof | |
JP2014056630A (ja) | 回路、電気光学装置、及び電子機器 | |
TW201635270A (zh) | 閘極驅動電路 | |
JP2015002497A (ja) | 静電保護回路、電気光学装置および電子機器 | |
JP2006237683A (ja) | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6458882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |