JP2005191448A - エリアイメージセンサモジュール用パッケージ - Google Patents
エリアイメージセンサモジュール用パッケージ Download PDFInfo
- Publication number
- JP2005191448A JP2005191448A JP2003433857A JP2003433857A JP2005191448A JP 2005191448 A JP2005191448 A JP 2005191448A JP 2003433857 A JP2003433857 A JP 2003433857A JP 2003433857 A JP2003433857 A JP 2003433857A JP 2005191448 A JP2005191448 A JP 2005191448A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- area image
- sensor element
- sensor module
- resin composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【解決手段】 エリアイメージセンサ素子40を内蔵するエリアイメージセンサモジュール用パッケージ11を備えるエリアイメージセンサモジュール10において、エリアイメージセンサ素子40を収納する収納部49の側壁を形成する、樹脂組成物を材料とする絶縁層22,23の断面に金属膜37,38を形成する。この金属膜37,38により、絶縁層22,23断面から収納部49への発塵及び水分の放出を防止する。
【選択図】 図2
Description
Dist(%)=(y−Y0)/Y0 × 100 …(1)
(式(1)中、yは実像高、Y0は理想像高を表す。)
上記式(1)の計算の結果、得られた値が正の場合には「正の歪曲収差」、負の場合には「負の歪曲収差」となる。
(1)基板61の製造
3EC−VLP銅箔18μm(三井金属鉱業(株)製)がガラスエポキシの両面にラミネートされた基板に、HW440(日立化成(株)製)等のドライフィルムレジストを重ねてレジストを形成した。ついで、エッチングを行い、サブトラクティブ法により、導体パターンをこの基板の+Z方向に形成し、同様の処理を行って−Z方向側表面にも導体パターンを形成し、基板61を製造した。
基板61の場合と同様に、ガラスエポキシの両面にベタで銅の導体パターンが形成された基板を、切断加工してロ字状の貫通開口部を形成し、スルーホールに銅メッキを行う場合と同様にして、銅メッキを施し、この基板の+Z側表面及び−Z側表面の所定の領域に、HW440(日立化成(株)製)等のドライフィルムレジストを重ねた。
別の基板を、打ち抜き加工して、上記の基板に設けられているよりも開口面積の大きなロ字状の貫通開口部を形成し、基板62と同様処理を行い、この基板の+Z側表面及び−Z側表面の指定領域にも導体膜を形成し、基板63を製造した。
上述したように製造した3種類の導体パターンを有する基板3枚を、以下のようにしてラミネートした。まず、基板61の+Z方向表面上に、シート状のポリオレフィン樹脂1592(住友スリーエム(株)製)を、厚みが約0.1μmとなるように重ねた。基板62の+Z方向表面上にも、同様にこのフィルムを重ねた。1592を重ねた基板61の上に基板62を載せ、基板62の上に重ねられた1592と接触するように基板63を重ねた。
上記の積層体の断面スルーホール部にメッキレジストを形成し、断面スルーホールの形成領域を除く、積層体の側面を金属メッキし、エリアイメージセンサモジュール用パッケージを製造した。
実施例1の基板62及び63の貫通開口部の側壁に金属膜を形成しない他は実施例1と同様にして、比較例1のエリアイメージセンサモジュール用パッケージを製造した。
接着層としてガラスクロス入りのエポキシ樹脂プリプレグを用いた他は実施例1と同様にして、比較例1のエリアイメージセンサモジュール用パッケージを製造した。
配線が形成されていないシリコンから、10mm×10mmのダミーエリアイメージセンサを形成した。上述した実施例1、比較例1及び2のエリアモジュールセンサ用パッケージに、このダミーエリアイメージセンサを実装した。比較例1のパッケージでは、十分な超音波洗浄を行った後に、下記のダストカウンターを用いて2μm以上のダストが存在していないことを確認し、ダミーイメージセンサを実装した。光透過性部材であるガラス板を装着してセンサ収納部を密閉した。
Claims (10)
- エリアイメージセンサ素子を内蔵するためのエリアイメージセンサモジュール用パッケージであって、
前記エリアイメージセンサ素子を収納する収納部が形成された、樹脂組成物を絶縁層の材料とする多層プリント配線板と;
前記収納部の側壁における前記絶縁層の部分に形成された金属膜と;を備えるエリアイメージセンサモジュール用パッケージ。 - 前記収納部は、前記多層プリント配線板に形成された有底開口である、ことを特徴とする請求項1に記載のエリアイメージセンサモジュール用パッケージ。
- 前記エリアイメージセンサ素子の受光面に像を結像させる結像光学系は、正の歪曲収差を有し、
前記有底開口の底部に配置され、前記樹脂組成物の熱膨張率よりも小さいとともに、前記エリアイメージセンサ素子の熱膨張率よりも小さな熱膨張率を有し、前記エリアイメージセンサ素子を載置する素子載置用部材を更に備える、ことを特徴とする請求項2に記載のエリアイメージセンサモジュール用パッケージ。 - 前記エリアイメージセンサ素子の受光面に像を結像させる結像光学系は、負の歪曲収差を有し、
前記有底開口の底部に配置され、前記樹脂組成物の熱膨張率よりも小さいとともに、前記エリアイメージセンサ素子の熱膨張率よりも大きな熱膨張率を有し、前記エリアイメージセンサ素子を載置する素子載置用部材を更に備える、ことを特徴とする請求項2に記載のエリアイメージセンサモジュール用パッケージ。 - 前記収納部は、前記多層プリント配線板に形成された貫通開口であり、
前記多層プリント配線板の一方側の表面上に配設され、前記貫通開口の前記一方側の端部覆い、前記エリアイメージセンサ素子を他方側の表面上に載置する素子載置用部材を更に備える、ことを特徴とする請求項1に記載のエリアイメージセンサモジュール用パッケージ。 - 前記エリアイメージセンサ素子の受光面に像を結像させる結像光学系は、正の歪曲収差を有し、
前記素子載置用部材は、前記樹脂組成物の熱膨張率よりも小さいとともに、前記エリアイメージセンサ素子の熱膨張率よりも小さな熱膨張率を有する、ことを特徴とする請求項5に記載のエリアイメージセンサモジュール用パッケージ。 - 前記エリアイメージセンサ素子の受光面に像を結像させる結像光学系は、負の歪曲収差を有し、
前記素子載置用部材は、前記樹脂組成物の熱膨張率よりも小さいとともに、前記エリアイメージセンサ素子の熱膨張率よりも大きな熱膨張率を有する、ことを特徴とする請求項5に記載のエリアイメージセンサモジュール用パッケージ。 - 前記多層プリント配線板は、
第1の樹脂組成物を絶縁層とする複数の基板と;
前記複数の基板間それぞれに配設された、前記第1の樹脂組成物の熱膨張率よりも大きいとともに、前記エリアイメージセンサ素子の熱膨張率よりも大きな熱膨張率を有する第2の樹脂組成物からなる接着層と;を備えることを特徴とする請求項1〜7に記載のエリアイメージセンサモジュール用パッケージ。 - 前記第1の樹脂組成物は、ガラス不織布に浸潤させて固化されたエポキシ系樹脂組成物であり、
前記第2の樹脂組成物は、ポリオレフィン系樹脂組成物である、ことを特徴とする請求項8に記載のエリアイメージセンサモジュール用パッケージ。 - 前記多層プリント配線板の表面における信号端子形成領域以外の外周部領域に形成された金属膜を更に備える、ことを特徴とする請求項1〜9のいずれか一項に記載のエリアイメージセンサモジュール用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433857A JP4497919B2 (ja) | 2003-12-26 | 2003-12-26 | エリアイメージセンサモジュール用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433857A JP4497919B2 (ja) | 2003-12-26 | 2003-12-26 | エリアイメージセンサモジュール用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191448A true JP2005191448A (ja) | 2005-07-14 |
JP4497919B2 JP4497919B2 (ja) | 2010-07-07 |
Family
ID=34791116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003433857A Expired - Fee Related JP4497919B2 (ja) | 2003-12-26 | 2003-12-26 | エリアイメージセンサモジュール用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4497919B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289830A (ja) * | 2008-05-27 | 2009-12-10 | Mitsui Chemicals Inc | 半導体素子実装用パッケージ |
JP2014143559A (ja) * | 2013-01-23 | 2014-08-07 | Seiko Instruments Inc | 電子デバイスの製造方法、電子デバイス及び発振器 |
WO2015163192A1 (ja) * | 2014-04-23 | 2015-10-29 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
CN105210183A (zh) * | 2014-04-23 | 2015-12-30 | 京瓷株式会社 | 电子元件安装用基板以及电子装置 |
JP2016122978A (ja) * | 2014-12-25 | 2016-07-07 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
EP3196940A4 (en) * | 2014-09-19 | 2018-04-18 | KYOCERA Corporation | Substrate for mounting electronic element, and electronic device |
WO2019082923A1 (ja) * | 2017-10-26 | 2019-05-02 | 京セラ株式会社 | 撮像素子実装用基板、撮像装置および撮像モジュール |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH046894A (ja) * | 1990-04-24 | 1992-01-10 | Sharp Corp | 固体撮像チップ用プリント基板 |
JPH11164209A (ja) * | 1997-11-25 | 1999-06-18 | Toshiba Corp | 固体撮像素子の取付装置 |
JPH11354769A (ja) * | 1998-04-10 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
JP2000188482A (ja) * | 1998-12-22 | 2000-07-04 | Ibiden Co Ltd | 多層プリント配線板 |
JP2001119006A (ja) * | 1999-10-19 | 2001-04-27 | Sony Corp | 撮像デバイス及びその製造方法 |
JP2002141432A (ja) * | 2000-11-06 | 2002-05-17 | Nikon Corp | 半導体光センサパッケージおよびその製造方法 |
JP2004349545A (ja) * | 2003-05-23 | 2004-12-09 | Mitsubishi Electric Corp | 撮像素子の実装方法 |
-
2003
- 2003-12-26 JP JP2003433857A patent/JP4497919B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH046894A (ja) * | 1990-04-24 | 1992-01-10 | Sharp Corp | 固体撮像チップ用プリント基板 |
JPH11164209A (ja) * | 1997-11-25 | 1999-06-18 | Toshiba Corp | 固体撮像素子の取付装置 |
JPH11354769A (ja) * | 1998-04-10 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
JP2000188482A (ja) * | 1998-12-22 | 2000-07-04 | Ibiden Co Ltd | 多層プリント配線板 |
JP2001119006A (ja) * | 1999-10-19 | 2001-04-27 | Sony Corp | 撮像デバイス及びその製造方法 |
JP2002141432A (ja) * | 2000-11-06 | 2002-05-17 | Nikon Corp | 半導体光センサパッケージおよびその製造方法 |
JP2004349545A (ja) * | 2003-05-23 | 2004-12-09 | Mitsubishi Electric Corp | 撮像素子の実装方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289830A (ja) * | 2008-05-27 | 2009-12-10 | Mitsui Chemicals Inc | 半導体素子実装用パッケージ |
JP2014143559A (ja) * | 2013-01-23 | 2014-08-07 | Seiko Instruments Inc | 電子デバイスの製造方法、電子デバイス及び発振器 |
JPWO2015163192A1 (ja) * | 2014-04-23 | 2017-04-13 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
CN105210183A (zh) * | 2014-04-23 | 2015-12-30 | 京瓷株式会社 | 电子元件安装用基板以及电子装置 |
CN106233456A (zh) * | 2014-04-23 | 2016-12-14 | 京瓷株式会社 | 电子元件安装用基板以及电子装置 |
WO2015163192A1 (ja) * | 2014-04-23 | 2015-10-29 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
US9806005B2 (en) | 2014-04-23 | 2017-10-31 | Kyocera Corporation | Electronic element mounting substrate and electronic device |
CN106233456B (zh) * | 2014-04-23 | 2019-01-01 | 京瓷株式会社 | 电子元件安装用基板以及电子装置 |
EP3196940A4 (en) * | 2014-09-19 | 2018-04-18 | KYOCERA Corporation | Substrate for mounting electronic element, and electronic device |
JP2016122978A (ja) * | 2014-12-25 | 2016-07-07 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
WO2019082923A1 (ja) * | 2017-10-26 | 2019-05-02 | 京セラ株式会社 | 撮像素子実装用基板、撮像装置および撮像モジュール |
JPWO2019082923A1 (ja) * | 2017-10-26 | 2020-11-19 | 京セラ株式会社 | 撮像素子実装用基板、撮像装置および撮像モジュール |
EP3703128A4 (en) * | 2017-10-26 | 2021-08-18 | KYOCERA Corporation | IMAGING ELEMENT MOUNTING SUBSTRATE, DEVICE AND IMAGING MODULE |
JP7025819B2 (ja) | 2017-10-26 | 2022-02-25 | 京セラ株式会社 | 撮像素子実装用基板、撮像装置および撮像モジュール |
US11412111B2 (en) | 2017-10-26 | 2022-08-09 | Kyocera Corporation | Image sensor mounting board, imaging device, and imaging module |
Also Published As
Publication number | Publication date |
---|---|
JP4497919B2 (ja) | 2010-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8779299B2 (en) | Electronic component-embeded board and method for manufacturing the same | |
US9257217B2 (en) | Inductor element, method for manufacturing inductor element, and wiring board | |
US8043892B2 (en) | Semiconductor die package and integrated circuit package and fabricating method thereof | |
US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
US20110018123A1 (en) | Semiconductor package and method of manufacturing the same | |
US8785255B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
US20050221537A1 (en) | Plastic packaging with high heat dissipation and method for the same | |
JP2008103615A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
TW201251556A (en) | Printed circuit board and method for manufacturing the same | |
US8487192B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2001052593A (ja) | ヒューズおよびその製造方法 | |
JP4497919B2 (ja) | エリアイメージセンサモジュール用パッケージ | |
TW201603665A (zh) | 印刷電路板、用以製造其之方法及具有其之層疊封裝 | |
WO2017119249A1 (ja) | 多層基板及び多層基板の製造方法 | |
JP4840628B2 (ja) | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ | |
CN112533381B (zh) | 母板制作方法 | |
JPH08130372A (ja) | 多層プリント配線板の製造方法 | |
JP2005101170A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2012209590A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP2013115110A (ja) | 段差構造のプリント配線板 | |
TWI767597B (zh) | 電子零件內藏式電路基板及其製造方法 | |
WO2021261117A1 (ja) | キャビティを有する回路基板及びその製造方法 | |
JP5527586B2 (ja) | 多層配線基板 | |
JP2009267061A (ja) | 配線基板の製造方法 | |
JP2016225390A (ja) | キャビティ構造の多層配線基板、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060926 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |