JP3324954B2 - 液晶表示パネル駆動装置 - Google Patents
液晶表示パネル駆動装置Info
- Publication number
- JP3324954B2 JP3324954B2 JP07153997A JP7153997A JP3324954B2 JP 3324954 B2 JP3324954 B2 JP 3324954B2 JP 07153997 A JP07153997 A JP 07153997A JP 7153997 A JP7153997 A JP 7153997A JP 3324954 B2 JP3324954 B2 JP 3324954B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pulse
- original oscillation
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、テレビジョン放送
等におけるワイド対応の16:9アスペクト映像信号を、
4:3アスペクト映像信号用の液晶表示パネル画面上に
表示させるための液晶表示パネル駆動装置に関するもの
である。
等におけるワイド対応の16:9アスペクト映像信号を、
4:3アスペクト映像信号用の液晶表示パネル画面上に
表示させるための液晶表示パネル駆動装置に関するもの
である。
【0002】
【従来の技術】近年、液晶表示パネル(以下液晶パネル
という)は液晶テレビやカーナビゲーションなどの表示
用として広く使用されてきており、16:9アスペクト映
像信号(以下ワイド信号という)を4:3アスペクト映像
信号(以下ノーマル信号という)用の液晶パネル面に表示
することも必要とされている。また、液晶パネルへの表
示データをサンプリングするための基準信号であるクロ
ックパルスは、サンプリング時間の確保及び妨害,輻射
などのEMI(電波雑音干渉:electromagnetic interfe
rence)のレベル低減などの理由により、多相化して使用
されており、特にRGBの各色に対応したサンプリング
の容易さということから、3相クロックパルスが多く用
いられている。
という)は液晶テレビやカーナビゲーションなどの表示
用として広く使用されてきており、16:9アスペクト映
像信号(以下ワイド信号という)を4:3アスペクト映像
信号(以下ノーマル信号という)用の液晶パネル面に表示
することも必要とされている。また、液晶パネルへの表
示データをサンプリングするための基準信号であるクロ
ックパルスは、サンプリング時間の確保及び妨害,輻射
などのEMI(電波雑音干渉:electromagnetic interfe
rence)のレベル低減などの理由により、多相化して使用
されており、特にRGBの各色に対応したサンプリング
の容易さということから、3相クロックパルスが多く用
いられている。
【0003】以下、このような3相クロックパルスを用
いた液晶パネル駆動装置であって、ワイド信号をノーマ
ル信号用の液晶パネル面に表示する際の従来の液晶表示
パネル駆動装置について、図面を参照しながら説明す
る。
いた液晶パネル駆動装置であって、ワイド信号をノーマ
ル信号用の液晶パネル面に表示する際の従来の液晶表示
パネル駆動装置について、図面を参照しながら説明す
る。
【0004】図4は従来の液晶表示パネル駆動装置にお
けるワイド信号を液晶パネル面に表示する際の表示画像
例を示す模式図であり、図4(a)はワイド信号用の液晶
パネルで表示した場合の画像P10であり、円が円として
正常に表示されていることを示している。図4(b)はノ
ーマル信号用の液晶パネルで表示した場合の画像P20で
あり、円が縦方向に伸びた楕円になっていることを示
し、また、図4(c)はノーマル信号用の液晶パネルにお
いて映像表示部分を縦方向に3/4倍に縮め、円が円と
して正常に表示されるように補正をかけた画像P30であ
って、液晶パネルの上部下部各1/8の部分をブラック
表示B10,B20にしている。このように画像を縦方向に
縮め上下をブラック表示する機能は一般にレターボック
ス機能と呼ばれ、この機能を実現する最も一般的な方法
は間引き方式で、映像信号を4水平周期毎に1水平周期
の割合で表示させないようにしたものである。
けるワイド信号を液晶パネル面に表示する際の表示画像
例を示す模式図であり、図4(a)はワイド信号用の液晶
パネルで表示した場合の画像P10であり、円が円として
正常に表示されていることを示している。図4(b)はノ
ーマル信号用の液晶パネルで表示した場合の画像P20で
あり、円が縦方向に伸びた楕円になっていることを示
し、また、図4(c)はノーマル信号用の液晶パネルにお
いて映像表示部分を縦方向に3/4倍に縮め、円が円と
して正常に表示されるように補正をかけた画像P30であ
って、液晶パネルの上部下部各1/8の部分をブラック
表示B10,B20にしている。このように画像を縦方向に
縮め上下をブラック表示する機能は一般にレターボック
ス機能と呼ばれ、この機能を実現する最も一般的な方法
は間引き方式で、映像信号を4水平周期毎に1水平周期
の割合で表示させないようにしたものである。
【0005】このように従来の液晶表示パネル駆動装置
では、ワイド信号をノーマル信号用の液晶パネル画面上
に表示させる際、図4(c)に示す画像P30のように画像
が変形しないようにレターボックス機能を使って円は円
として正常に表示されるよう構成していた。
では、ワイド信号をノーマル信号用の液晶パネル画面上
に表示させる際、図4(c)に示す画像P30のように画像
が変形しないようにレターボックス機能を使って円は円
として正常に表示されるよう構成していた。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、映像表示部分を縦方向に3/4倍
に縮めているため、画像表示面積が25%狭くなり、ま
た、間引きを行っているために映像の表示品位が損なわ
れるという問題点があった。
うな従来の構成では、映像表示部分を縦方向に3/4倍
に縮めているため、画像表示面積が25%狭くなり、ま
た、間引きを行っているために映像の表示品位が損なわ
れるという問題点があった。
【0007】本発明は上記従来の問題点を解決するもの
であり、3相クロックパルスを使用したワイド信号をノ
ーマル信号用の液晶パネルで表示する場合、画像表示面
積を小さくさせず、かつ映像の表示品位を損なうことの
ない液晶表示パネル駆動装置を提供することを目的とす
る。
であり、3相クロックパルスを使用したワイド信号をノ
ーマル信号用の液晶パネルで表示する場合、画像表示面
積を小さくさせず、かつ映像の表示品位を損なうことの
ない液晶表示パネル駆動装置を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明の液晶表示パネル
駆動装置は、ワイド信号をノーマル信号用の液晶表示パ
ネルに表示する際、映像信号をサンプリングする3相の
クロックパルスの周波数を4/3倍に上げて表示される
映像を横方向に伸ばすようにしたものである。この発明
によれば、画像表示面積が変わらず、また映像の表示品
位も低下しない液晶表示パネル駆動装置が得られる。
駆動装置は、ワイド信号をノーマル信号用の液晶表示パ
ネルに表示する際、映像信号をサンプリングする3相の
クロックパルスの周波数を4/3倍に上げて表示される
映像を横方向に伸ばすようにしたものである。この発明
によれば、画像表示面積が変わらず、また映像の表示品
位も低下しない液晶表示パネル駆動装置が得られる。
【0009】
【発明の実施の形態】以下本発明の一実施の形態につい
て図面を参照しながら説明する。図1は本発明の液晶表
示パネル駆動装置の一実施の形態における構成を示すブ
ロック図であり、図中、1は原発振パルスを発振させる
ためのインバータ、2はインバータ1からの原発振パル
スを3分周し位相が互いに120°異なる3つのパルスΦ
1,Φ2,Φ3を発生させる3分周回路、3はインバー
タ1からの原発振パルスを4分周する4分周回路、4は
4分周回路3の出力を原発振パルスの略480°に相当す
る時間だけ遅らせる第1の遅延回路、5は4分周回路3
の出力を原発振パルスの略960°に相当する時間だけ遅
らせる第2の遅延回路である。ここで、遅延回路4は、
原発振パルスを基に360°の遅延を確保し、残り120°の
遅延をインバータなどの遅延素子を用いて実現し、遅延
回路5は原発振パルスを基に900°の遅延を確保し、残
り60°の遅延をインバータなどの遅延素子を用いて実現
している。6,7,8は第1,第2,第3の切り換え手
段となる連動切り換えスイッチで、通常映像表示モード
(以下NORMという)時には、常に接点b側に固定とな
り、横方向映像引き伸ばし表示モード(以下H・ZOO
Mという)時には接点a側に切り換わる。9,10,11は
それぞれ切り換えスイッチ6,7,8の出力側に接続さ
れたバッファー回路、12,13,14は出力端子で、それぞ
れ第1,第2,第3のパルス列信号としての液晶パネル
に加えられるサンプリングパルスCPH1,CPH2,
CPH3を出力する。15はインバータ1からの原発振パ
ルスを水平走査周波数まで1/nに分周するn分周回
路、16は水平同期信号(以下H.SYNC.という)入力
ライン、17はn分周回路15の出力信号と水平同期信号入
力ライン16上のH.SYNC.との位相差を検出する位
相比較回路、18は上記の各回路等より構成されるタイミ
ングパルスジェネレータ、19は位相比較回路17の出力信
号を平滑する積分回路、20は可変容量ダイオード、21は
直流阻止用コンデンサ、22は共振用コイル、23は共振用
コンデンサ、24は可変容量ダイオード20のカソード側を
交流的に接地するバイパスコンデンサである。
て図面を参照しながら説明する。図1は本発明の液晶表
示パネル駆動装置の一実施の形態における構成を示すブ
ロック図であり、図中、1は原発振パルスを発振させる
ためのインバータ、2はインバータ1からの原発振パル
スを3分周し位相が互いに120°異なる3つのパルスΦ
1,Φ2,Φ3を発生させる3分周回路、3はインバー
タ1からの原発振パルスを4分周する4分周回路、4は
4分周回路3の出力を原発振パルスの略480°に相当す
る時間だけ遅らせる第1の遅延回路、5は4分周回路3
の出力を原発振パルスの略960°に相当する時間だけ遅
らせる第2の遅延回路である。ここで、遅延回路4は、
原発振パルスを基に360°の遅延を確保し、残り120°の
遅延をインバータなどの遅延素子を用いて実現し、遅延
回路5は原発振パルスを基に900°の遅延を確保し、残
り60°の遅延をインバータなどの遅延素子を用いて実現
している。6,7,8は第1,第2,第3の切り換え手
段となる連動切り換えスイッチで、通常映像表示モード
(以下NORMという)時には、常に接点b側に固定とな
り、横方向映像引き伸ばし表示モード(以下H・ZOO
Mという)時には接点a側に切り換わる。9,10,11は
それぞれ切り換えスイッチ6,7,8の出力側に接続さ
れたバッファー回路、12,13,14は出力端子で、それぞ
れ第1,第2,第3のパルス列信号としての液晶パネル
に加えられるサンプリングパルスCPH1,CPH2,
CPH3を出力する。15はインバータ1からの原発振パ
ルスを水平走査周波数まで1/nに分周するn分周回
路、16は水平同期信号(以下H.SYNC.という)入力
ライン、17はn分周回路15の出力信号と水平同期信号入
力ライン16上のH.SYNC.との位相差を検出する位
相比較回路、18は上記の各回路等より構成されるタイミ
ングパルスジェネレータ、19は位相比較回路17の出力信
号を平滑する積分回路、20は可変容量ダイオード、21は
直流阻止用コンデンサ、22は共振用コイル、23は共振用
コンデンサ、24は可変容量ダイオード20のカソード側を
交流的に接地するバイパスコンデンサである。
【0010】原発振クロック(以下基本クロックという)
の発振周波数は、可変容量ダイオード20、共振用コイル
22、共振用コンデンサ23からなる直列共振回路に基づい
て決定される。25は基本クロックのフリー発振周波数を
調整する可変抵抗、26は前記連動切り換えスイッチ6,
7,8と更に連動するNORM/H・ZOOMの切り換
えスイッチ、27はVCCの電圧値を有する直流電源の入
力ラインである。なお、インバータ1、可変容量ダイオ
ード20、共振用コイル22、共振用コンデンサ23によって
構成される発振回路、n分周回路15、位相比較回路17、
積分回路19によって、H.SYNCを基準信号とするP
LL(フェーズロックループ)を構成しており、温度変化
や電源電圧変化などに起因する原発振周波数のずれに対
する補正を行っている。
の発振周波数は、可変容量ダイオード20、共振用コイル
22、共振用コンデンサ23からなる直列共振回路に基づい
て決定される。25は基本クロックのフリー発振周波数を
調整する可変抵抗、26は前記連動切り換えスイッチ6,
7,8と更に連動するNORM/H・ZOOMの切り換
えスイッチ、27はVCCの電圧値を有する直流電源の入
力ラインである。なお、インバータ1、可変容量ダイオ
ード20、共振用コイル22、共振用コンデンサ23によって
構成される発振回路、n分周回路15、位相比較回路17、
積分回路19によって、H.SYNCを基準信号とするP
LL(フェーズロックループ)を構成しており、温度変化
や電源電圧変化などに起因する原発振周波数のずれに対
する補正を行っている。
【0011】次に以上のように構成された液晶表示パネ
ル駆動装置について、その動作を図面を参照しつつ説明
する。図2は本発明の液晶表示パネル駆動装置の一実施
の形態における動作を示すタイミングチャートであり、
図において、VCOは、原発振パルスで、NORM時も
H・ZOOM時も同じパルスを使用する。図2(a)は、
H・ZOOM時のものであり、図1のNORM/H・Z
OOMの切り換えスイッチ26を接点a側(H・ZOOM
側)に設定した場合のサンプリングパルスのタイミング
を示す。同図において、CPH1,CPH2,CPH3
はVC0を3分周したパルスであり、サンプリングパル
スCPH1を基準とした場合、サンプリングパルスCP
H2は120°位相の遅れたもの、サンプリングパルスC
PH3は240°位相の遅れたものである。
ル駆動装置について、その動作を図面を参照しつつ説明
する。図2は本発明の液晶表示パネル駆動装置の一実施
の形態における動作を示すタイミングチャートであり、
図において、VCOは、原発振パルスで、NORM時も
H・ZOOM時も同じパルスを使用する。図2(a)は、
H・ZOOM時のものであり、図1のNORM/H・Z
OOMの切り換えスイッチ26を接点a側(H・ZOOM
側)に設定した場合のサンプリングパルスのタイミング
を示す。同図において、CPH1,CPH2,CPH3
はVC0を3分周したパルスであり、サンプリングパル
スCPH1を基準とした場合、サンプリングパルスCP
H2は120°位相の遅れたもの、サンプリングパルスC
PH3は240°位相の遅れたものである。
【0012】図2(b)は、NORM時のものであり、図
1のNORM/H・ZOOMの切り換えスイッチ26を接
点b側(NORM側)に設定した場合のサンプリングパル
スのタイミングを示す。ノーマル信号用の液晶パネル面
にワイド信号を円が円として正常に表示させるために
は、H・ZOOMを利用して、映像を横方向に4/3倍
引き伸ばす必要がある。そのためには映像信号サンプリ
ングクロック周波数をノーマル信号用の液晶パネル面に
ノーマル信号が正常に表示されるNORM時の4/3倍
にする必要がある。従って、H・ZOOM時を基準にす
ると、NORM時のサンプリングクロック周波数は3/
4倍となる。
1のNORM/H・ZOOMの切り換えスイッチ26を接
点b側(NORM側)に設定した場合のサンプリングパル
スのタイミングを示す。ノーマル信号用の液晶パネル面
にワイド信号を円が円として正常に表示させるために
は、H・ZOOMを利用して、映像を横方向に4/3倍
引き伸ばす必要がある。そのためには映像信号サンプリ
ングクロック周波数をノーマル信号用の液晶パネル面に
ノーマル信号が正常に表示されるNORM時の4/3倍
にする必要がある。従って、H・ZOOM時を基準にす
ると、NORM時のサンプリングクロック周波数は3/
4倍となる。
【0013】図2(b)において、CPH1は、原発振パ
ルスVCOを4分周したものであり、サンプリングパル
スCPH2は、サンプリングパルスCPH1より原発振
パルスVCO換算で480°位相を遅らせたものであるか
ら、まずVCO換算で360°遅らせたサンプリングパル
スCPH2の実線で示すパルスを作り、次にインバータ
などのタイミングパルスジェネレータ内部素子を利用し
て更に120°遅らせ、実際にはサンプリングパルスCP
H2の破線で示すパルスを利用する。サンプリングパル
スCPH3は、サンプリングパルスCPH1より原発振
パルスVCO換算で960°遅らせたものであるから、ま
ずVCO換算で900°遅らせたサンプリングパルスCP
H3の実線で示すパルスを作り、次にインバータなどの
タイミングジェネレータ内部素子を利用して更にVCO
換算で60°遅らせ、実際にはサンプリングパルスCPH
3の破線で示すパルスを使用する。
ルスVCOを4分周したものであり、サンプリングパル
スCPH2は、サンプリングパルスCPH1より原発振
パルスVCO換算で480°位相を遅らせたものであるか
ら、まずVCO換算で360°遅らせたサンプリングパル
スCPH2の実線で示すパルスを作り、次にインバータ
などのタイミングパルスジェネレータ内部素子を利用し
て更に120°遅らせ、実際にはサンプリングパルスCP
H2の破線で示すパルスを利用する。サンプリングパル
スCPH3は、サンプリングパルスCPH1より原発振
パルスVCO換算で960°遅らせたものであるから、ま
ずVCO換算で900°遅らせたサンプリングパルスCP
H3の実線で示すパルスを作り、次にインバータなどの
タイミングジェネレータ内部素子を利用して更にVCO
換算で60°遅らせ、実際にはサンプリングパルスCPH
3の破線で示すパルスを使用する。
【0014】図3は本発明の液晶表示パネル駆動装置の
一実施の形態における表示画像例を示す模式図であり、
図1に示す液晶表示パネル駆動装置を、図2に示すタイ
ミングチャートのパルスで駆動した場合の画像表示例を
示し、映像信号としてはワイド信号を使用している。図
3(a)はワイド信号用の液晶パネルで表示した場合の画
像P1であり、円が円として正常に表示されていること
を示している。図3(b)はノーマル信号用の液晶パネル
にNORMで表示した場合の画像P2であり、円が縦方
向に伸びた楕円になっていることを示している。図3
(c)はノーマル信号用の液晶パネルにH・ZOOMで表
示した場合の画像P3であり、左右の映像が一部欠ける
ものの、円が円として正常に表示されていることを示し
ている。
一実施の形態における表示画像例を示す模式図であり、
図1に示す液晶表示パネル駆動装置を、図2に示すタイ
ミングチャートのパルスで駆動した場合の画像表示例を
示し、映像信号としてはワイド信号を使用している。図
3(a)はワイド信号用の液晶パネルで表示した場合の画
像P1であり、円が円として正常に表示されていること
を示している。図3(b)はノーマル信号用の液晶パネル
にNORMで表示した場合の画像P2であり、円が縦方
向に伸びた楕円になっていることを示している。図3
(c)はノーマル信号用の液晶パネルにH・ZOOMで表
示した場合の画像P3であり、左右の映像が一部欠ける
ものの、円が円として正常に表示されていることを示し
ている。
【0015】以上のように本実施の形態によれば、図3
(c)と図4(c)との比較から明らかなように、ワイド信号
をノーマル信号用の液晶パネルに円が円として正常に表
示されるように表示した場合、映像信号をサンプリング
する3相のクロックパルスの周波数を4/3倍に上げて
表示される映像を横方向に伸ばしているので、周辺回路
が複雑化することなく、NORMとH・ZOOMとの切
り換えも容易に行うことができ、更に、画像表示面積を
小さくせず、左右の映像が一部欠けるものの映像の表示
品位を損なうことのない見やすい画面表示が得られる。
(c)と図4(c)との比較から明らかなように、ワイド信号
をノーマル信号用の液晶パネルに円が円として正常に表
示されるように表示した場合、映像信号をサンプリング
する3相のクロックパルスの周波数を4/3倍に上げて
表示される映像を横方向に伸ばしているので、周辺回路
が複雑化することなく、NORMとH・ZOOMとの切
り換えも容易に行うことができ、更に、画像表示面積を
小さくせず、左右の映像が一部欠けるものの映像の表示
品位を損なうことのない見やすい画面表示が得られる。
【0016】
【発明の効果】以上のように本発明によれば、ワイド信
号をノーマル信号用の液晶パネルに円が円として正常に
表示されるように表示した場合、映像信号をサンプリン
グする3相のクロックパルスの周波数を4/3倍に上げ
て表示される映像を横方向に伸ばしているので、画像表
示面積が変わらず、また映像の表示品位も低下しないと
いう有利な効果が得られる。
号をノーマル信号用の液晶パネルに円が円として正常に
表示されるように表示した場合、映像信号をサンプリン
グする3相のクロックパルスの周波数を4/3倍に上げ
て表示される映像を横方向に伸ばしているので、画像表
示面積が変わらず、また映像の表示品位も低下しないと
いう有利な効果が得られる。
【図1】本発明の液晶表示パネル駆動装置の一実施の形
態における構成を示すブロック図である。
態における構成を示すブロック図である。
【図2】本発明の液晶表示パネル駆動装置の一実施の形
態における動作を示すタイミングチャートである。
態における動作を示すタイミングチャートである。
【図3】本発明の液晶表示パネル駆動装置の一実施の形
態における表示画像例を示す模式図である。
態における表示画像例を示す模式図である。
【図4】従来の液晶パネル駆動装置における表示画像例
を示す模式図である。
を示す模式図である。
【符号の説明】 1…インバータ、 2…3分周回路、 3…4分周回
路、 4…第1の遅延回路、 5…第2の遅延回路、
6,7,8…連動切り換えスイッチ、 9,10,11…バ
ッファー回路、 12,13,14…出力端子、 15…n分周
回路、 16…水平同期信号入力ライン、 17…位相比較
回路、 18…タイミングパルスジェネレータ、 19…積
分回路、 20…可変容量ダイオード、 21…直流阻止用
コンデンサ、22…共振用コイル、 23…共振用コンデン
サ、 24…バイパスコンデンサ、25…可変抵抗、 26…
切り換えスイッチ、 27…直流電源の入力ライン。
路、 4…第1の遅延回路、 5…第2の遅延回路、
6,7,8…連動切り換えスイッチ、 9,10,11…バ
ッファー回路、 12,13,14…出力端子、 15…n分周
回路、 16…水平同期信号入力ライン、 17…位相比較
回路、 18…タイミングパルスジェネレータ、 19…積
分回路、 20…可変容量ダイオード、 21…直流阻止用
コンデンサ、22…共振用コイル、 23…共振用コンデン
サ、 24…バイパスコンデンサ、25…可変抵抗、 26…
切り換えスイッチ、 27…直流電源の入力ライン。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 5/66,9/30 G09G 3/36 H03K 5/15
Claims (2)
- 【請求項1】 相互に位相が異なる3相のパルス列信号
からなる3相クロックパルスを使用した液晶表示パネル
駆動装置であって、前記3相クロックパルスを発生させ
る3相クロックパルス発生回路は、システムクロックと
なる基本クロックを発生させるための周波数を決定する
原発振パルスを発振させる原発振回路と、前記原発振回
路からの原発振パルスを基準信号と原発振周期換算で36
0°遅れた120°遅延信号と原発振周期換算で720°遅れ
た240°遅延信号とに3分周する3分周回路と、前記原
発振回路からの原発振パルスを4分周する4分周回路
と、前記4分周回路からの4分周信号を原発振周期の略
480°に相当する時間だけ遅らせる第1の遅延回路と、
前記4分周回路からの4分周信号を原発振周期の略960
°に相当する時間だけ遅らせる第2の遅延回路と、前記
3分周回路からの基準信号と前記4分周回路からの4分
周信号とを切り換えて第1のパルス列として出力する第
1の切り換え手段と、前記3分周回路からの120°遅延
信号と前記第1の遅延回路からの遅延信号とを切り換え
て第2のパルス列信号として出力する第2の切り換え手
段と、前記3分周回路からの240°遅延信号と前記第2
の遅延回路からの遅延信号とを切り換えて第3のパルス
列信号として出力する第3の切り換え手段とを備え、前
記3相のパルス列信号は、前記第1の切り換え手段から
出力する第1のパルス列信号と、前記第2の切り換え手
段から出力する第2のパルス列信号と前記第3の切り換
え手段から出力する第3のパルス列信号とで構成され、
前記第1,第2,第3の切り換え手段が4分周信号側に
切り換えられている時は通常映像表示モードを構成し、
前記第1,第2,第3の切り換え手段が3分周信号側に
切り換えられている時は横方向映像引き伸ばし表示モー
ドを構成するようにしたことを特徴とする液晶表示パネ
ル駆動装置。 - 【請求項2】 3相クロックパルス発生回路の中の第
1,第2の遅延回路はインバータ素子のみもしくは原発
振パルスの変化点でのデコード値とインバータ素子の組
合せで構成されたことを特徴とする請求項1記載の液晶
表示パネル駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07153997A JP3324954B2 (ja) | 1997-03-25 | 1997-03-25 | 液晶表示パネル駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07153997A JP3324954B2 (ja) | 1997-03-25 | 1997-03-25 | 液晶表示パネル駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10271522A JPH10271522A (ja) | 1998-10-09 |
JP3324954B2 true JP3324954B2 (ja) | 2002-09-17 |
Family
ID=13463658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07153997A Expired - Lifetime JP3324954B2 (ja) | 1997-03-25 | 1997-03-25 | 液晶表示パネル駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3324954B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100370350C (zh) * | 2003-12-26 | 2008-02-20 | 索尼株式会社 | 显示设备和投影式显示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8223106B2 (en) * | 2005-12-28 | 2012-07-17 | Lg Display Co., Ltd. | Display device and driving method thereof |
-
1997
- 1997-03-25 JP JP07153997A patent/JP3324954B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100370350C (zh) * | 2003-12-26 | 2008-02-20 | 索尼株式会社 | 显示设备和投影式显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH10271522A (ja) | 1998-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3120993B2 (ja) | 複合規格オン・スクリーン表示を有する映像制御装置 | |
US20060187349A1 (en) | Video signal processing apparatus | |
US4769705A (en) | Deflection synchronizing apparatus | |
JP3324954B2 (ja) | 液晶表示パネル駆動装置 | |
JP3131179B2 (ja) | Tvシステムのダブルウインドー処理装置 | |
EP0584824B1 (en) | Oscillator circuit suitable for picture-in-picture system | |
JP3226464B2 (ja) | 3相クロックパルス発生回路 | |
KR100673922B1 (ko) | 디지털 텔레비전 수신기용 수평 동기 시스템 | |
JP2001296842A (ja) | 信号生成装置 | |
JP2794693B2 (ja) | 水平偏向回路 | |
KR100243364B1 (ko) | 동기 발생 ic를 이용한 더블 스캔 컨버터 회로 | |
JP2945229B2 (ja) | 液晶用バックライト駆動装置 | |
US6522364B1 (en) | Clock frequency generator | |
JP3550302B2 (ja) | 往復偏向式映像信号表示装置 | |
JP2841392B2 (ja) | 映像信号回路 | |
JPS61228726A (ja) | 発振出力制御回路 | |
JPH09247526A (ja) | プロンプターの映像信号処理装置 | |
JPS585626B2 (ja) | 映像信号の合成方法 | |
JPH0736407A (ja) | マトリクス表示装置の駆動回路 | |
JPH09233433A (ja) | 走査変換装置 | |
JP2005316145A (ja) | 表示信号処理回路及び液晶表示装置 | |
JPH1185109A (ja) | 液晶表示装置 | |
JPH09166970A (ja) | ドツトクロツク発生回路及び表示装置 | |
JPH06292147A (ja) | 映像信号処理回路 | |
JPH09307840A (ja) | 映像表示システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |