JP2005165277A - 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 - Google Patents

Abstract

【課題】 セルギャップの不均一性などに起因する輝度ムラを高精度に補正する。
【解決手段】 一の画素の輝度を指定する画像データに、当該画素に対応した補正データを加算することによって、各画素の輝度ムラを補正する場合に、基準周期を複数の垂直走査期間とし、当該基準周期における各垂直走査期間では、当該画素の補正量を間に挟んだ２つのデータ値のうち、いずれかを選択して、選択したデータ値を補正データとして出力するとともに、当該基準周期にわたって２つのデータ値の一方を供給する回数を、当該補正量が当該一方の値に近いほど多くする。
【選択図】 図１

Description

本発明は、例えば液晶パネルのような表示パネルの輝度ムラを高精度に補正する技術に関する。

電気光学物質の電気光学変化を用いて表示を行う表示パネル、例えば、液晶を用いた表示パネルについては、駆動方式によりいくつかに分類することができるが、画素電極を三端子型のスイッチング素子により駆動するアクティブマトリクス型にあっては、おおよそ次のような構成となっている。すなわち、この種の液晶パネルは、液晶が一対の基板間に挟持されるとともに、一方の基板には、複数の走査線と複数のデータ線とが互いに交差するように設けられるとともに、これらの交差部分の各々に対応して薄膜トランジスタのような三端子型のスイッチング素子および画素電極の対が設けられ、他方の基板には画素電極に対向する透明な対向電極（共通電極）が設けられて、一定の電位に維持されている。くわえて、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。

ここで、走査線とデータ線との交差部分に設けられたスイッチング素子は、走査線に印加される走査信号がアクティブレベルになるとオンして、データ線にサンプリングされた画像信号を画素電極に印加する。このため、画素電極と対向電極との両電極間に挟持された液晶層には、対向電極の電位と画像信号の電位との差である電圧が印加されることになる。この後、スイッチング素子がオフしても、液晶層には、それ自身や別途設けられる蓄積容量によって、印加された電圧が保持されることになる。

この際、画素電極と対向電極との間を通過する光は、両電極間の電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させた場合（ノーマリーホワイトモードの場合）、両電極間の電圧実効値がゼロであれば、光が透過するので白（透過率が大になる）表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには黒表示になる（透過率が最小になる）。したがって、画素電極に印加する電圧を画素毎に制御することによって、所定の表示が可能となっている。

ところで、液晶パネルでは、液晶層の厚さ（セルギャップ）が一定でないと、画素のすべてにわたって同一輝度で表示させようとしても、例えば図１１（ａ）に示されるように、明暗差が生じて、これが輝度ムラとして視認されてしまう。なお、明暗の出方は、ここでは、液晶層が薄いと暗くなり、液晶層が厚いと明るくなる、という関係とするが、モードが異なると、この関係が逆転する場合もある。
この輝度ムラを目立たなくさせるために、暗い部分の画素に供給する画像信号に、明るくする方向の補正信号を加算して、各画素の輝度を均一にさせる技術が提案されている。
また、この補正をディジタル処理する技術も提案されている。この技術では、液晶パネルの各画素（または複数に分割した領域）毎に、輝度の補正量を示すデータを予め記憶する一方、ある画素の画像信号を供給する場合に、当該画素のデータを読み出して、その補正量を画像信号に加算して当該画素に供給する、というものである。具体的には、図１１（ａ）に示されるような輝度ムラが生じている場合には、各領域に属する画素の画像信号に、例えば図１１（ｂ）に示されるような補正量を加算する。なお、図１１（ｂ）において、補正量は、画像信号に加算すべき電圧のデータを十進値で表記したものである。

近年、セルギャップの制御技術が向上して、図１１（ａ）に示されるような輝度ムラは解消する方向に向かっている。しかしながら、セルギャップの相違がわずかであると、そのようなセルギャップの不均一性に起因する輝度ムラを、離散的な補正量では充分に細かく補正できない、といった不都合が生じ始めた。例えば、図１２（ａ）に示されるように、表示領域１００ａの左端から右端に向かうにつれて、わずかずつ徐々に薄くなっていく場合、右端が左端よりも若干暗くなってしまうので、当該輝度差をなくすために、左半分に位置する画素の輝度の補正量をゼロにし、右半分に位置する画素の輝度の補正量を「１」にすると、補正量を示すデータの最下位ビットに相当する電圧差、すなわち、Ｄ／Ａ変換器の分解能に相当する電圧差による輝度差ΔＴが、図１２（ｂ）に示されるように、その境界Ａにおいて生じて、明確に視認されてしまう。もちろん、補正量を量子化する際のビット数を多くして、Ｄ／Ａ変換器の分解能を、より細かくすれば、境界Ａにおける輝度差を目立たなくすることもできるが、この方法では、多ビット化によりＤ／Ａ変換器およびその周辺の構成が複雑化するので、高コスト化を招くという欠点がある。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、セルギャップの不均一性などに起因して発生する輝度ムラを、明度差が視認されないように、高精度に補正することが可能な輝度ムラの補正方法、輝度ムラの補正装置、電気光学装置および電子機器を提供することにある。

上記目的を達成するために本発明に係る補正方法は、一の画素の輝度を指定する画像データに、当該画素に対応した補正データを加算することによって、各画素の輝度ムラを補正する補正方法であって、基準周期を複数の垂直走査期間とし、当該基準周期における各垂直走査期間では、互いに異なる２つのデータ値のうち、いずれかを選択して、選択したデータ値を補正データとして出力するとともに、当該基準周期に２つのデータ値の一方を供給する回数を、当該補正量が当該一方の値に近いほど多くすることを特徴とする。この補正方法によれば、補正データのビット数よりも細かい分解能で輝度ムラを補正することが可能となる。
本発明において、１垂直走査期間毎に、２つのデータ値を交互に供給する場合を設けても良く、２垂直走査期間にわたって、同一のデータ値を供給するとともに、２垂直走査期間毎に２つのデータ値を交互に供給する場合を設けても良い。
本発明において、前記補正量を示すデータを、各画素に対応して予め記憶しておく方法が考えられる。この方法によれば、各画素に補正量が対応付けられるので、輝度ムラを高精度に補正することが可能である。ただし、補正量を示すデータを記憶するために記憶容量を多く必要とするので、画素領域のうち、予め定めた複数の基準座標に対し、基準座標毎にその補正量を示すデータを記憶し、一の画素の補正量を示すデータについて、基準座標から当該画素までの距離に応じて各基準座標の補正量を補間することにより求める方法としても良い。この方法によれば、記憶容量は、基準座標における輝度の補正量を示すデータを記憶するだけの容量で済む。
また、本発明は表示領域に複数の画素が設けられ、画像データをアナログ信号に変換した画像信号が前記画素に供給される電気光学装置であって、前記複数の画素に対して予め定められた補正すべき輝度量を記憶するメモリと、複数の垂直走査期間を基準周期とし、該基準周期内において、所定数の垂直走査期間毎に所定値の補正データによって前記画像データを補正するとともに、前記補正すべき輝度量が大きい画素ほど、前記画像データの補正を行う垂直走査期間の数が多くなるようにする補正回路を備えたことを特徴とする。

また、本発明において、電気光学装置における輝度ムラの補正方法のみならず、電気光学装置の輝度ムラの補正回路としても、さらに、電気光学装置それ自体としても概念することができる。加えて、本発明に係る電子機器は、上記電気光学装置の表示パネルを表示部として有する。

以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る補正回路を適用した電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置は、液晶パネル１００と、制御回路２００と、画像信号処理回路３００とから構成される。このうち、制御回路２００は、図示しない上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫにしたがって、各部を制御するためのタイミング信号やクロック信号などを生成する。なお、制御回路２００及び画像信号処理回路３００は液晶パネルを構成する基板上に形成してもよい。
画像信号処理回路３００は、さらに、補正回路３０２、Ｄ／Ａ変換器３０４、Ｓ／Ｐ変換回路３０６および増幅・反転回路３０８から構成される。このうち、補正回路３０２は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して（すなわち、垂直走査および水平走査にしたがって）、図示されない上位装置から供給されるディジタルの画像データＶＩＤを、後述するように補正し、画像データＶＩＤａとして出力するものである。なお、この補正回路３０２の詳細については後述する。

Ｄ／Ａ変換器３０４は、補正された画像データＶＩＤａをアナログの画像信号に変換するものである。また、Ｓ／Ｐ変換回路３０６は、アナログの画像信号を入力すると、これをＮ（図においてはＮ＝６）系統に分配するとともに、時間軸にＮ倍に伸長（シリアル−パラレル変換）して出力するものである。なお、画像信号をシリアル−パラレル変換する理由は、後述するサンプリングスイッチ１５１（図５参照）において、画像信号が印加される時間を長くして、サンプル＆ホールド時間および充放電時間を確保するためである。増幅・反転回路３０８は、シリアル−パラレル変換された画像信号のうち、極性反転が必要となるものを反転させ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶パネル１００に供給するものである。ここで、極性反転については、（１）走査線毎、（２）データ信号線毎、（３）画素毎、の態様があるが、この実施形態にあっては説明の便宜上、（１）走査線単位の極性反転である場合を例にとって説明する。ただし、本発明をこれに限定する趣旨ではない。

なお、本実施形態における極性反転とは、予め定めた画像信号の振幅中心電位（対向電極の印加される電圧ＬＣcomとほぼ等しい）を基準として交互に電圧レベルを反転させることをいう。また、本実施形態では、振幅中心電位よりも高位電圧を画素電極に印加する書込を正極性書込といい、振幅中心電位よりも低位電圧を画素電極に印加する書込を負極性書込という。
なお、この際、画像信号を振幅させる替わりに、画像信号に対して対向電極の電位ＬＣcomが高位側または低位側になるように、対向電極の電位を振幅させても良い。
この実施形態では、補正回路３０２により補正された画像データＶＩＤａをアナログ変換する構成とするが、シリアル−パラレル変換した後や、増幅・反転後において、アナログ変換しても良いのはもちろんである。さらに、画像信号ＶＩＤ１〜ＶＩＤ６の液晶パネル１００への供給タイミングは、本実施形態では同時とするが、ドットクロックに同期して順次シフトしても良く、この場合は後述するサンプリング回路にて、Ｎ系統の画像信号を順次サンプリングする構成となる。

図２は、この補正回路３０２の詳細構成を示すブロック図である。
この図において、メモリ３１４は、液晶パネル１００の画素の各々に対応して、輝度の補正量を示すデータを記憶するものである。ここで、液晶パネル１００が、図１２（ａ）に示されるように、表示領域１００ａの左端から右端に向かうにつれて、徐々にわずかずつ薄くなっている場合に、メモリ３１４には、輝度の補正量を示すデータが、図４（ａ）に示されるように記憶される。詳細には、表示領域１００ａが、セルギャップの厚さにより５つの領域に分割にされるとともに、左端から順番に補正量として小数部を伴うように「０」、「１／４」（＝０．２５）、「２／４」（＝０．５）、「３／４」（＝０．７５）、「１」が各画素に対応して記憶されている。
なお、ここでは便宜上、小数部を伴う数字を分数で表記している。
また、この補正量は、例えば、予め表示領域１００ａにおいて各画素が同一輝度となるような表示をさせたときに、各画素の実際の輝度を測定して、表示させるべき輝度（目的輝度）との差を算出し、当該差をなくす方向の輝度量をデータ化したものである。

読出回路３１２は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫから、現時点に供給されている画像信号が何行何列目の画素に対応しているかを特定するとともに、特定した画素の輝度の補正量を示すデータを、メモリ３１４から読み出すものである。
変換回路３１６は、垂直走査信号Ｖｓをカウントすることによって、現時点が第１〜第４のいずれの垂直走査期間に属するのかを判定し、読み出されたデータを当該判定結果に基づいて変換して、補正データとして出力するものである。本実施形態では、第１〜第４垂直走査期間の４フレーム分を基準周期として、メモリ３１４から読み出されたデータが、各垂直走査期間に応じて図３に示されるように変換され、補正データとして出力される。例えば、ある画素について読み出されたデータが「２／４」であれば、第１垂直走査期間では「０」に変換され、また、第２〜第４垂直走査期間の各々では、それぞれ「１」、「０」、「１」に変換される。すなわち、本実施形態において、垂直走査期間によっては、補正データが異なるものの、ビット数そのものに変更はない。
加算器３１８は、画像データＶＩＤに、変換回路３１６によって変換された補正データを加算して、画像データＶＩＤａとして出力するものである。

次に、液晶パネル１００の構成について説明する。図５は、液晶パネル１００の電気的な構成を示すブロック図である。
この図に示されるように、表示領域１００ａにあっては、複数本の走査線１１２が行（Ｘ）方向に沿って平行に形成され、また、複数本のデータ線１１４が列（Ｙ）方向に沿って平行に形成されている。そして、これらの走査線１１２とデータ線１１４とが交差する部分においては、画素を制御するためのスイッチング素子たる薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と称する）１１６のゲートが走査線１１２に接続される一方、ＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレインが画素電極１１８に接続されている。各画素電極１１８には、一定電圧ＬＣcomに保たれた対向電極１０８が対向するとともに、これら両電極間に液晶層１０５が挟持されている。なお、本実施形態においても、画素電極と対向電極との間を通過する光量は、両電極間の電圧実効値が大きくなるにつれて減少するノーマリーホワイトモードとなっている。

説明の便宜上、走査線１１２の総本数を「ｍ」とし、データ線１１４の総本数を「６ｎ」とすると（ｍ、ｎは、それぞれ整数とする）、画素は、走査線１１２とデータ線１１４との各交差部分に対応して、ｍ行×６ｎ列のマトリクス状に配列することになる。
また、マトリクス状の画素からなる表示領域１００ａには、このほかに、液晶層１０５における電荷のリークを防止するために、蓄積容量１１９が画素毎に形成されている。この蓄積容量１１９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、容量線１７５により共通接続されている。なお、この容量線１７５には、本実施形態では、電位Ｇｎｄに接地されているが、一定の電位（例えば電圧ＬＣcomや、駆動回路の高位側電源電圧、低位側電源電圧など）であれば良い。

表示領域１００ａの外側には、走査線駆動回路１３０や、データ線駆動回路１４０、サンプリング回路１５０が設けられている。これらの構成素子は、画素を駆動するＴＦＴ１１６と共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。走査線駆動回路１３０は、図６に示されるように、１水平走査期間（１Ｈ）毎に、順次排他的にアクティブレベル（Ｈレベル）になる走査信号Ｇ１、Ｇ２、…、Ｇｍを順番に出力するものである。なお、走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略するが、１垂直走査期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹのレベルが遷移する毎に順次シフトした後、波形整形などして、走査信号Ｇ１、Ｇ２、…、Ｇｍを生成する。
また、データ線駆動回路１４０は、順次アクティブレベルになるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを、１水平走査期間内に出力するものである。この詳細についても本発明と直接関連しないので図示を省略するが、シフトレジスタと複数の論理積回路とから構成されて、このうち、シフトレジスタは、図６に示されるように、１水平走査期間の最初に供給される転送開始パルスＤＸを、クロック信号ＣＬＸのレベルが遷移する毎に順次シフトして、信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’として出力し、各論理積回路は、信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’のパルス幅を、相隣接するもの同士が重複しないように、期間ＳＭＰａに狭めてサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力する。

サンプリング回路１５０は、６本の画像信号線１７１を介して供給される画像信号ＶＩＤ１〜ＶＩＤ６を、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎにしたがって各データ線１１４にサンプリングするものであり、データ線１１４毎に設けられるサンプリングスイッチ１５１から構成されている。
ここで、データ線１１４は６本毎にブロック化されており、図５において左から数えてｉ（ｉは、１、２、…、ｎ）番目のブロックに属するデータ線１１４の６本のうち、最も左に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号線１７１を介して供給された画像信号ＶＩＤ１を、サンプリング信号Ｓｉがアクティブになる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。また、ブロックにおいて２番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号ＶＩＤ２を、サンプリング信号Ｓｉがアクティブになる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。以下、同様に、ブロックに属するデータ線１１４の６本のうち、３、４、５、６番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１の各々は、画像信号ＶＩＤ３、ＶＩＤ４、ＶＩＤ５、ＶＩＤ６の各々を、サンプリング信号Ｓｉがアクティブレベルになる期間においてサンプリングして、対応するデータ線１１４に供給する構成となっている。
なお、サンプリングスイッチ１５１を構成するＴＦＴについては、本実施形態では、Ｎチャネル型とするので、サンプリング信号Ｓ１、Ｓ２、…、ＳｎがＨレベルになれば、対応するサンプリングスイッチ１５１がオンになる。なお、サンプリングスイッチ１５１を構成するＴＦＴについては、Ｐチャネル型としても良いし、両チャネルを組み合わせた相補型としても良い。

次に、電気光学装置の動作について説明する。第１垂直走査期間の最初に、走査線駆動回路１３０には転送開始パルスＤＹが走査線駆動回路１３０に供給される。この供給によって、図６に示されるように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが順次排他的にアクティブレベルになって、それぞれ走査線１１２に出力される。
このうち、走査信号Ｇ１がアクティブレベルになる１水平走査期間では、１行目であって１列目、２列目、３列目、…、（６ｎ−１）列目、６ｎ列目の画素に相当する画像データＶＩＤが、補正回路３０２に、ドットクロック信号ＤＣＬＫに同期して順番に供給される。
ここで、データ線１１４を一般化して説明するために、１から６ｎまでの整数のいずれかであるｊなる記号を用いると、１行ｊ列目に位置する画素の画像データＶＩＤが供給されるタイミングにおいては、当該画素の輝度の補正量を示すデータがメモリ３１４から読み出される。第１垂直走査期間において、変換回路３１６は、読み出されたデータで示される補正量が「０」、「１／４」、「２／４」、「３／４」であれば、「０」の補正データに変換し、補正量が「１」であれば「１」をそのまま補正データとして変換する（図３参照）。そして変換された補正データは、加算器３１８によって１行ｊ列の画素の画像データに加算され、画像データＶＩＤａとして出力された後、Ｄ／Ａ変換器３０４によってアナログ信号に変換される。さらに、アナログ信号に変換された画像信号は、Ｓ／Ｐ変換回路３０６によって６相に展開されるとともに、時間軸に６倍に伸長される。
ここで、第１垂直走査期間であって、走査信号Ｇ１がアクティブレベルになる１水平走査期間において正極性書込を行うものとすると、増幅・反転回路３０８は、Ｓ／Ｐ変換回路３０６により変換・伸長された信号を、振幅中心電位を基準にして高位側に正転増幅して、画像信号ＶＩＤ１〜ＶＩＤ６として出力する。

一方、走査信号Ｇ１がアクティブレベルになる１水平走査期間の最初に、転送開始パルスＤＸが、データ線駆動回路１４０に供給されて、相隣接するもの同士、パルス幅が互いに重複しないように期間ＳＭＰａに狭められたサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順番に出力される。
サンプリング信号Ｓ１がアクティブレベルになると、１列目〜６列目の６本のデータ線１１４に、それぞれ１行１列〜１行６列の画素に対応する画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる。そして、サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６は、図５において上から数えて１行目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されて、１行１列〜１行６列の画素にそれぞれ書き込まれることになる。
この後、サンプリング信号Ｓ２がアクティブレベルになると、今度は、７列目〜１２列目の６本のデータ線１１４に、それぞれ１行７列〜１行１２列の画素に対応する画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされるとともに、１行目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されて、１行７列〜１行１２列の画素にそれぞれ書き込まれることになる。
以下同様にして、サンプリング信号Ｓ３、Ｓ４、…、Ｓｎが順次アクティブレベルになると、１３列目〜１８列目、１９列目〜２４列目、…、（６ｎ−５）列目〜６ｎ列目の６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１本目の走査線１１２と当該６本のデータ線１１４との交差に位置する画素のＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加され、これにより、第１行目の画素のすべてに対する書込が完了することになる。

続いて、走査信号Ｇ２がアクティブになる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この１水平走査期間においては、負極性書込が行われることになる。このため、画像信号ＶＩＤ１〜ＶＩＤ６は、Ｓ／Ｐ変換回路３０６により変換された信号を、振幅中心電位を基準にして低位側に反転増幅したものとなる。他の動作については１行目と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次アクティブレベルになって、２行１列〜２行６ｎ列の画素に対する書込が完了することになる。
以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇｍがアクティブになって、３行目、４行目、…、ｍ行目の画素に対して書込が行われることになる。すなわち、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われる。これにより、第１垂直走査期間においては、１行目〜ｍ行目の画素のすべてにわたった書込が完了することになる。

次の第２垂直走査期間では、変換回路３１６における変換内容が次のように変更される。すなわち変換回路３１６は、読み出されたデータで示される補正量が「０」、「１／４」であれば「０」の補正データに変換し、補正量が「２／４」、「３／４」、「１」であれば、「１」の補正データに変換する（図３参照）。
また、第２垂直走査期間では、各行の画素に対する書込極性が第１垂直走査期間と入れ替えられる。すなわち、第２垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。

続く第３垂直走査期間では、変換回路３１６における変換内容が次のように変更される。すなわち変換回路３１６は、読み出されたデータで示される補正量が「０」、「１／４」、「２／４」であれば「０」の補正データに変換し、補正量が「３／４」、「１」であれば、「１」の補正データに変換する（図３参照）。
また、第３垂直走査期間では、各行の画素に対する書込極性が第２垂直走査期間と入れ替えられて、第１垂直走査期間と同極性になる。すなわち、第３垂直走査期間において、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われることになる。

そして、第４垂直走査期間では、変換回路３１６における変換内容が次のように変更される。すなわち変換回路３１６は、読み出されたデータで示される補正量が「０」であれば、そのまま「０」の補正データに変換し、補正量が、「１／４」、「２／４」、「３／４」、「１」であれば、「１」の補正データに変換する（図３参照）。
また、第４垂直走査期間では、各行の画素に対する書込極性が第３垂直走査期間と入れ替えられて、第２垂直走査期間と同極性になる。すなわち、第４垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
なお、第４垂直走査期間の後には、再び第１垂直走査期間に戻り、以降、同様な動作が繰り返される。

ここで、各画素の画像データＶＩＤが互いに同値である場合、すなわち、各画素を同一輝度で表示させる場合を考えてみたときに、各画素の液晶層に印加される電圧実効値は、第１〜第４垂直走査期間を基準周期として考えると、補正量の小数部分までも再現されることになる。一方、変換回路３１６の補正データを構成するビット数に変更はない。
したがって、本実施形態によれば、図４（ｂ）に示されるように、補正後において表示領域１００ａの境界に発生する輝度差ΔＴは、図１２（ｂ）に示す場合と比較して１／４になるので、補正データを多ビット化することなく、さらにＤ／Ａ変換器３０４の分解能を高めることなく、輝度差を目立たなくすることが可能となる。
また、セルギャップ等による輝度ムラは、表示領域１００ａにおいて時間的に変化がなく、すなわち、画像とは無関係に発生地点が固定化されている。垂直走査期間毎に補正データを切り替えても、人間の目には、垂直走査期間毎の補正が視認されるわけではなく、当該補正データによる補正の積分結果が視認される。
つまり、４垂直走査期間の中で、補正量が多い画素ほど補正が多く行われ、その補正の積分値を視認することになる。したがって、補正データを切り替えることにより精度のある補正を行うことが可能となる。

なお、この駆動では、データ線１１４を１本毎に駆動する方式と比較して、各サンプリングスイッチ１５１によって画像信号をサンプリングする時間が６倍になるので、各画素における充放電時間が十分に確保される。このため、高コントラスト化が図られることになる。さらに、データ線駆動回路１４０におけるシフトレジスタの段数、および、クロック信号ＣＬＸの周波数が、それぞれ１／６に低減されるので、段数の低減化と併せて低消費電力化も図られることになる。
さらに、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎのアクティブ期間は、クロック信号ＣＬＸの半周期よりも狭められて、期間ＳＭＰａに制限されているので、隣接するサンプリング信号同士のオーバーラップが事前に防止される。このため、あるブロックに属する６本のデータ線１１４にサンプリングされるべき画像信号ＶＩＤ１〜ＶＩＤ６が、これに隣接するブロックに属する６本のデータ線１１４にも同時サンプリングされる事態が防止されて、高品位な表示が可能となっている。

上述した実施形態では、基準周期を第１〜第４垂直走査期間の４垂直走査期間としたが、本発明ではこれに限れない。例えば、基準周期を第１〜第８垂直走査期間の８垂直走査期間とすれば、より細かい補正が可能となる。
さらに、上述した実施形態では、輝度ムラの程度が小さい場合を想定したので、変換回路３１６により変換される補正データが「０」または「１」であったが、例えば図１１（ａ）に示されるように輝度ムラの程度が大きい場合には、「０」、「１」、「２」、「３」、「４」、「５」、「６」にするとともに、補正量をこれらの中間値を含むように小数部を伴うようにしても良い。
また、上述した実施形態では、補正量が「２／４」である場合に、第１および第３垂直走査期間において「０」の補正データに変換し、第２および第４垂直走査期間において「１」の補正データに変換する構成とした。この場合、「０」または「１」の補正データが１垂直走査期間毎に交互に発生するので、１垂直走査期間でみたときの明度差はフリッカとして視認されにくい。しかし、１つの画素についての極性反転は、１垂直走査期間毎であるので、書込極性に対し補正データが固定化されてしまう。例えば、正極性書込では補正データ「０」で固定化されてしまい、反対に、負極性書込では補正データ「１」に固定化されてしまう。したがって、補正データの固定化により、直流分の残留など好ましくない状態が発生しえる。
そこで、図３において補正量が「２／４」の欄にて括弧書きで示されるように、２垂直走査期間にわたって同一の補正データに変換されるようにしても良い。このように変換すると、正極性書込および負極性書込において、補正データ「０」または「１」が供給される割合が同じとなる。
なお、補正量が「１／４」である場合に、補正データ「１」に変換されるのが、図３によれば、第４垂直走査期間に限られてしまうが、比較的長い期間毎に（例えば、１垂直走査期間の１００倍程度の期間毎に、第４垂直走査期間から、第１（または第３）垂直走査期間に交互に変更する構成としても良い。同様に、補正量が「３／４」である場合に、補正データ「０」に変換されるのが、図３によれば、第１垂直走査期間に限られてしまうが、比較的長い期間毎に、第１垂直走査期間から、第２（または第４）垂直走査期間に交互に変更する構成としても良い。

また、実施形態では、各画素の輝度の補正量を示すデータを、メモリ３１４に記憶する構成とした。この構成では、画素数が多いと、メモリ３１４に多くの記憶容量を必要とする。そこで、表示領域１００ａにおいて予め基準座標を複数点定めて、この基準座標に対応する補正量を示すデータを記憶するとともに、ある画素（着目画素）の補正量について、各基準座標補正量で補間して求める構成としても良い。すなわち、着目画素の補正量を、着目画素と各基準座標との距離に応じて当該基準座標の補正量で階調方向に補間により求める構成としても良い。
例えば図７に示されるように、表示領域１００ａにおいて基準座標Ｒｐ１〜Ｒｐ４を定めて、これら各座標において補正量を示すデータを記憶しておき、ある座標に位置する画素Ｐｉｘの補正量については、基準座標Ｒｐ１〜Ｒｐ４の各補正量を、これらの基準座標から当該画素Ｐｉｘまでの距離Ｌ１〜Ｌ４で配分した重み付けした値の加算和で求めても良い。このような構成によれば、各画素の補正量を演算することによって求めるので、演算負荷が多少かかるが、すべての画素に対応してではなく、基準座標の補正量を示すデータだけ記憶すれば良いので、メモリ容量を多く必要としないで済ませることができる。
表示領域１００ａを複数の領域に分割して、これらの分割した領域の各々に対して補正量を示すデータをメモリに記憶するとともに、当該補正量に応じて補正データを切り替えるようにしても良い。

実施形態では、垂直走査方向がＧ１→Ｇｍの方向であり、水平走査方向がＳ１→Ｓｎの方向であったが、後述するプロジェクタや回転可能な表示パネルとする場合には、走査方向を反転させる必要がある。ただし、画像データＶＩＤは、垂直走査および水平走査に同期して供給されるので、補正回路３０２を含む画像信号処理回路３００の全体構成を変更する必要はない。
上述した実施形態において、データ線１１４には、比較的大きな容量が寄生する場合がある。この寄生容量が大きい場合、画像信号線１７１からデータ線１１４への画像信号のサンプリングが短時間のうちに完了しない状況が発生するので、ある水平走査期間において、データ線１１４に画像信号をサンプリングする前に、すべてのデータ線１１４を一定の電圧にプリチャージする構成としても良い。

上述した実施形態にあっては、１つにまとめられた６本のデータ線１１４に対して、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングする構成したが、変換数および同時に印加するデータ線数（すなわち、１つにまとめるデータ線数）は、「６」に限られるものではない。例えば、サンプリング回路１５０におけるサンプリングスイッチ１５１の応答速度が十分に高いのであれば、補正画像信号をパラレルに変換することなく１本の画像信号線にシリアル伝送して、データ線１１４毎に順次サンプリングするように構成しても良い。また、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等した補正画像信号を同時に供給する構成としても良い。なお、変換数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、後述するプロジェクタのように単なる光変調の用途の場合には、３の倍数である必要はない。
また、水平走査期間に、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎを順番に出力する点順次方式でなく、各データ線１１４に画像信号線１７１を介することなく、一斉に画像信号を印加する線順次方式としても良い。

一方、上述した実施形態において、画像信号処理回路３００は、ディジタルの画像データＶＩＤを処理するものとしたが、アナログの画像信号を処理する構成としても良い。また、実施形態にあって、画像信号処理回路３００は、画像信号のシリアル−パラレル変換の前に、補正を行う構成となっていたが、シリアル−パラレル変換の後に、補正を行う構成としても良いし、上述したようにシリアル−パラレル変換を行わない構成でも良い。
さらに、上述した実施形態にあっては、対向電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。

さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
また、輝度ムラがセルギャップ以外の理由によって発生する場合においても、本発明は適用可能である。例えば画素を駆動するトランジスタ（実施形態であれば、ＴＦＴ１１６に相当する）の特性バラツキや、走査線１１２・データ線１１４の配線抵抗などにより輝度ムラが発生する場合にも適用可能である。したがって、表示パネルとしては、液晶パネルに限られず、例えば、有機／無機ＥＬ素子や、フィールドエミッション（ＦＥ）素子、ＬＥＤなどの発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを用いた、他のパネルにも適用可能である。

＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。

＜その１：プロジェクタ＞
まず、上述した液晶パネル１００をライトバルブとして用いたプロジェクタについて説明する。図８は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における液晶パネル１００と同様であり、画像信号処理回路（図８では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ２１００では、液晶パネル１００を含む電気光学装置が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられ、各色の表示パネルの輝度ムラが、それぞれ補正される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂにおいてセルギャップが不均一である場合、各々では各色についての輝度ムラであるが、これら３色が合成されると、色ムラとなる。本実施形態では、各色についての輝度ムラが高精度に補正されるので、３色を合成したときの色ムラについても高精度に補正されることになる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

＜その２：モバイル型コンピュータ＞
次に、上述した電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図９は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ２２００は、キーボード２２０２を備えた本体部２２０４と、表示部として用いられる液晶パネル１００とを備えている。なお、この背面には、視認性を高めるためのバックライトユニット（図示省略）が設けられる。

＜その３：携帯電話＞
さらに、上述した電気光学装置を、携帯電話の表示部に適用した例について説明する。図１０は、この携帯電話の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６とともに、表示部として用いられる液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面にも、視認性を高めるためのバックライトユニット（図示省略）が設けられる。

＜電子機器のまとめ＞
なお、電子機器としては、図８、図９および図１０を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。

本発明の実施形態に係る電気光学装置の全体構成を示すブロック図である。 電気光学装置における補正回路の構成を示すブロック図である。 各垂直走査期間における補正データの供給状態を示す図である。 同補正回路の補正データを画素領域との関係において示す図である。 同電気光学装置における液晶パネルの構成を示すブロック図である。 同電気光学装置の動作を説明するためのタイミングチャートである。 同補正回路の別構成による補正データを画素領域との関係において示す図である。 実施形態に係る電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。 実施形態に係る電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。 表示パネルにおける輝度ムラを示す図である。 表示パネルにおける輝度ムラを示す図である。

符号の説明

１００…液晶パネル、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１３０…走査線駆動回路、１４０…データ線駆動回路、１５０…サンプリング回路、２００…制御回路、３００…画像信号処理回路、３０２…補正回路、３１４…メモリ、２１００…プロジェクタ、２２００…パーソナルコンピュータ、２３００…携帯電話。

Claims (19)

1. 一の画素の輝度を指定する画像データに、当該画素に対応した補正データを加算することによって、各画素の輝度ムラを補正する補正方法であって、
   基準周期を複数の垂直走査期間とし、当該基準周期における各垂直走査期間では、互いに異なる２つのデータ値のうち、いずれかを選択して、選択したデータ値を補正データとして出力するとともに、
   当該基準周期に２つのデータ値の一方を供給する回数を、当該補正量が当該一方の値に近いほど多くする
   ことを特徴とする輝度ムラの補正方法。
2. １垂直走査期間毎に、２つのデータ値を交互に供給する場合を設ける
   ことを特徴とする請求項１に記載の輝度ムラの補正方法。
3. ２垂直走査期間にわたって、同一のデータ値を供給するとともに、２垂直走査期間毎に２つのデータ値を交互に供給する場合を設ける
   ことを特徴とする請求項１に記載の輝度ムラの補正方法。
4. 前記補正量を示すデータを、各画素に対応して予め記憶しておく
   ことを特徴とする請求項１に記載の輝度ムラの補正方法。
5. 画素領域のうち、予め定めた複数の基準座標に対し、基準座標毎にその補正量を示すデータを記憶し、
   一の画素の補正量を示すデータについて、基準座標から当該画素までの距離に応じて各基準座標の補正量を補間することにより求める
   ことを特徴とする請求項１に記載の輝度ムラの補正方法。
6. 一の画素の輝度を指定する画像データに、当該画素に対応した補正データを加算することによって、各画素の輝度ムラを補正する補正回路であって、
   基準周期を複数の垂直走査期間とし、当該基準周期における各垂直走査期間では、互いに異なる２つのデータ値のうち、いずれかを選択して、選択したデータ値を補正データとして出力するとともに、
   当該基準周期に２つのデータ値の一方を供給する回数を、当該補正量が当該一方の値に近いほど多くする
   ことを特徴とする輝度ムラの補正回路。
7. 前記補正量を示すデータを、各画素に対応して予め記憶しておくメモリを有する
   ことを特徴とする請求項６に記載の輝度ムラの補正回路。
8. 前記基準周期の中で、何番目の垂直走査期間かを判定し、判定した結果に基づいて、前記２つのデータ値のうち一方を選択することを特徴とする請求項６または７に記載の輝度ムラの補正回路。
9. 請求項６に記載の輝度ムラの補正回路と、
   前記補正回路による画像データをアナログ変換した画像信号が、対応する画素に書き込まれる表示パネルと
   を有することを特徴とする電気光学装置。
10. 表示領域に複数の画素が設けられ、画像データをアナログ信号に変換した画像信号が前記画素に供給される電気光学装置であって、
    前記複数の画素に対して予め定められた補正すべき輝度量を記憶するメモリと、
    所定周期内において、前記補正すべき輝度量が大きい画素に対応する画像データほど、所定値の補正データによって前記画像データを補正する回数が多くなるようにする補正回路を備えたことを特徴とする電気光学装置。
11. 表示領域に複数の画素が設けられ、画像データをアナログ信号に変換した画像信号が前記画素に供給される電気光学装置であって、
    前記複数の画素に対して予め定められた補正すべき輝度量を記憶するメモリと、
    複数の垂直走査期間を基準周期とし、該基準周期内において、所定数の垂直走査期間毎に所定値の補正データによって前記画像データを補正するとともに、前記補正すべき輝度量が大きい画素ほど、前記画像データの補正を行う垂直走査期間の数が多くなるようにする補正回路を備えたことを特徴とする電気光学装置。
12. 前記補正すべき輝度量は前記画素の位置に応じて定められていることを特徴とする請求項１１に記載の電気光学装置。
13. 前記補正回路は、前記画像データに対応する前記画像信号が供給される画素の位置を特定する読出回路を有することを特徴とする請求項１１に記載の電気光学装置。
14. 前記メモリは前記読出回路で特定された前記画素の位置に基づいて、前記メモリから前記画素に対応する補正すべき輝度量を出力することを特徴とする請求項１１に記載の電気光学装置。
15. 前記メモリは前記表示領域を複数の領域に分け、該領域毎に対応する補正すべき輝度量を記憶していることを特徴とする請求項１４に記載の電気光学装置。
16. 前記画像信号を所定の電位に対して高位側と低位側とで反転させることを特徴とする請求項１１乃至１５のいずれかに記載の電気光学装置。
17. 前記画像信号が所定の電位に対して高位側の場合と低位側の場合との両方の垂直走査期間で補正を行うことを特徴とする前記補正回路を有する請求項１６に記載の電気光学装置。
18. 請求項９乃至１１のいずれかに記載の電気光学装置を表示部として有する
    ことを特徴とする電子機器。
19. 光源と、請求項９乃至１１のいずれかに記載の電気光学装置と、レンズ系を有することを特徴とするプロジェクタ。
    

Images