JP2005044887A - 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 - Google Patents
半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2005044887A JP2005044887A JP2003201005A JP2003201005A JP2005044887A JP 2005044887 A JP2005044887 A JP 2005044887A JP 2003201005 A JP2003201005 A JP 2003201005A JP 2003201005 A JP2003201005 A JP 2003201005A JP 2005044887 A JP2005044887 A JP 2005044887A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- bonding
- layer
- semiconductor
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 161
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000008569 process Effects 0.000 title claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 217
- 239000002184 metal Substances 0.000 claims abstract description 217
- 239000000758 substrate Substances 0.000 claims description 46
- 239000013078 crystal Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 230000004907 flux Effects 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 150000001875 compounds Chemical class 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005253 cladding Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005275 alloying Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- 229940126062 Compound A Drugs 0.000 description 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Die Bonding (AREA)
Abstract
【課題】本発明の課題は、貼り合わせ熱処理温度が低くとも十分な貼り合わせ強度を有する、複数の半導体層が結合金属層を介して貼り合わされた半導体貼り合わせ体、特に発光素子、及びそれらの製造方法を提供することにある。
【解決手段】上記課題を解決するため、本発明の半導体貼り合わせ結合体１００では、
第一半導体層の貼り合わせ面Ａ上に形成された第一結合金属層５ａと、第二半導体層の貼り合わせ面Ｂ上に形成された第二結合金属層５ｂとを介して結合された半導体貼り合わせ結合体１００において、
第一半導体層の貼り合わせ面Ａに、第二結合金属層５ｂよりも硬質の第一凸部６ａが形成され、第一結合金属層５ａと第二結合金属層５ｂとの結合界面に、当該第一凸部６ａに基づく起伏が生じてなることを特徴とする。
【選択図】 図１
【解決手段】上記課題を解決するため、本発明の半導体貼り合わせ結合体１００では、
第一半導体層の貼り合わせ面Ａ上に形成された第一結合金属層５ａと、第二半導体層の貼り合わせ面Ｂ上に形成された第二結合金属層５ｂとを介して結合された半導体貼り合わせ結合体１００において、
第一半導体層の貼り合わせ面Ａに、第二結合金属層５ｂよりも硬質の第一凸部６ａが形成され、第一結合金属層５ａと第二結合金属層５ｂとの結合界面に、当該第一凸部６ａに基づく起伏が生じてなることを特徴とする。
【選択図】 図１
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子では、小型化及び高性能化に伴い、複数の素子部同士または素子部と基板とを金属層を介して貼り合わせる技術が求められている。このような貼り合わせは、例えば、第一の半導体層及び第二の半導体層の貼り合わせ面全体に、それぞれ結合金属層を蒸着して、それらを互いに密着させるとともに温度を加えることによって行われる（以下、このように貼り合わされたものを半導体貼り合わせ結合体という）。発光素子を例に挙げると、ＩＩＩ−Ｖ族化合物半導体、例えば、ＡｌＧａＩｎＰ混晶により発光層部（第一半導体層）が形成された発光素子は、ＡｌＧａＩｎＰ混晶がＧａＡｓと格子整合することを利用して、ＧａＡｓ単結晶基板上にＡｌＧａＩｎＰ混晶からなる発光層部をエピタキシャル成長させることにより形成できる。しかしながら、発光層部を構成するＡｌＧａＩｎＰ混晶はＧａＡｓよりもバンドギャップが大きいため、発光した光がＧａＡｓ基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、特許文献１をはじめとする種々の公報には、発光層部成長用のＧａＡｓ基板を除去する一方、補強用の素子基板（第二半導体層）を、反射層を介して発光層部（第一半導体層）に貼り合わせる技術が開示されている。
【０００３】
【特許文献１】
特開２００１−３３９１００号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の半導体貼り合わせ結合体では、貼り合わせ強度の確保が十分でなく、剥離等の不具合が生じることがある。また、貼り合わせ強度を高めるために貼り合わせの熱処理温度を高くすると、素子部に悪影響を及ぼしてしまうという問題もある。
【０００５】
また、上記の貼り合わせの発光素子では、そのような問題に加え、良好な貼り合わせ状態が得られない場合に反射率の低下が避けがたく、さらには、貼り合わせ強度を高めるために貼り合わせの熱処理温度を高くすると、素子基板（特にシリコン基板）と反射層（特にＡｕ層）との冶金的な反応が顕著となり、貼り合わせにより得られる反射面の状態が悪化して反射率の低下を一層招きやすくなるなどの問題がある。
【０００６】
そこで、本発明の課題は、貼り合わせ熱処理温度が低くとも十分な貼り合わせ強度を有することが可能となる、複数の半導体層が金属層を介して貼り合わされた半導体貼り合わせ結合体、特には発光素子、及びそれらの製造方法を提供することにある。
【０００７】
【課題を解決するための手段及び作用・発明の効果】
上記課題を解決するため、本発明の半導体貼り合わせ結合体では、
第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合わせ結合体において、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成され、第一結合金属層と第二結合金属層との結合界面に、当該第一凸部に基づく起伏が生じてなることを特徴とする。
当該本発明を以下、「第一発明」とする。
【０００８】
上記本第一発明によると、第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成されることで、第一結合金属層と第二結合金属層との結合界面に、第一凸部に基づく起伏が生じている。これによって、結合金属層の結合面積が大きくなるので、貼り合わせ強度を向上させることができる。
【０００９】
次に、本発明の半導体貼り合わせ結合体では、
第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合わせ結合体において、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成され、
第二半導体層の貼り合わせ面に、第一結合金属層よりも硬質の第二凸部が形成され、
第一凸部と第二凸部とが互い違いに配されてなることを特徴とする。
当該本発明を以下、第二発明とする。
【００１０】
上記本第二発明によると、第一凸部及び第二凸部は、互い違いとなるように配されているため、第一結合金属層及び第二結合金属層を介して嵌合状態となっている。このように嵌合状態で結合されることにより、貼り合わせ強度を向上させることができる。
【００１１】
上記第一発明に係る半導体貼り合わせ結合体を製造するため、本発明の半導体貼り合わせ結合体の製造方法では、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の金属層で第一凸部を形成する凸部形成工程と、
第一半導体層の貼り合わせ面上に第一結合金属層を形成するとともに、第二半導体層の貼り合わせ面上に第二結合金属層を形成する結合金属層形成工程と、
第一結合金属層と第二結合金属層とを密着させるとともに、第一凸部に基づく起伏を有する第一結合金属層を、当該第一凸部の位置にて第二結合金属層へ食い込ませて貼り合わせる結合工程と、
をこの順に行うことを特徴とする。
【００１２】
また、上記第二発明に係る半導体貼り合わせ結合体を製造するには、上記第一凸部に加え、第二半導体層の貼り合わせ面に、第一結合金属層よりも硬質の第二凸部を第一凸部と互い違いになるように形成し、結合工程において、第二凸部に基づく起伏を有する第二結合金属層を、当該第二凸部の位置にて第一結合金属層へ食い込ませる。
【００１３】
上記本発明によると、第一半導体層及び第二半導体層の少なくともいずれか一方の貼り合わせ面に、対向する貼り合わせ面上に形成された結合金属層よりも硬質の凸部を形成することで、結合工程において、凸部に基づく起伏を有する結合金属層を、他方の結合金属層へ食い込ませて結合させている。これにより、第一結合金属層と第二結合金属層とは嵌合した状態で結合することとなり、結合面積が大きくなるので、貼り合わせ強度を向上させることができ、さらに貼り合わせの熱処理温度を低くしても十分な貼り合わせ強度を得ることが可能となる。
【００１４】
次に、第一結合金属層及び第二結合金属層は、それぞれＡｕを主成分とすることができる。この場合、結合工程において、第一結合金属層と第二結合金属層との貼り合わせを１８０℃よりも高温かつ３６０℃以下の温度範囲にて行うことができる。Ａｕ系の金属層同士は比較的低温でも容易に一体化するので、貼り合わせの熱処理温度が低くとも十分な貼り合わせ強度が得ることができる。また、Ａｕは化学的に安定であるため、劣化や腐食が生じ難く、良好な結合状態を維持できる。
【００１５】
次に、凸部が配された貼り合わせ面上に形成される結合金属層の厚さは、凸部の貼り合わせ面からの形成高さに対して１倍以上１０倍以下の範囲にて設定することが好ましい。結合金属層同士を良好に結合させるためには、結合金属層の厚さが凸部の形成高さに対して１倍以上であることが好ましく、また１０倍を超えると結合金属層で凸部に基づく起伏が生じ難くなって、他方の結合金属層に食い込ませて結合させることが困難となる惧れがある。
【００１６】
【発明の実施の形態】
以下、本発明の半導体貼り合わせ結合体の実施形態を、図面を参照して説明する。
図１及び図２は、本発明の半導体貼り合わせ結合体１００の第一実施形態及び二実施形態を示す概念図である。半導体貼り合わせ結合体１００は、第一半導体層と第二半導体層とが結合金属層５を介して結合されている。また、結合金属層５は、第一半導体層の貼り合わせ面Ａ上に形成された第一結合金属層５ａと、第二半導体層の貼り合わせ面Ｂ上に形成された第二結合金属層５ｂとが結合して形成されている。
【００１７】
図１（ａ）の半導体貼り合わせ結合体１００では、第一半導体層の貼り合わせ面Ａに、第二結合金属層５ｂよりも硬質の第一凸部６ａが形成され、第一結合金属層５ａと第二結合金属層５ｂとの結合界面Ｋに、当該第一凸部６ａに基づく起伏が生じている。このような状態で結合されることによって、結合金属層５の結合面積が大きくなり、貼り合わせ強度が強固なものとなっている。
【００１８】
図２（ａ）の半導体貼り合わせ結合体１００では、第一半導体層の貼り合わせ面Ａに配された第一凸部６ａと、第二半導体層の貼り合わせ面Ｂに配された第二凸部６ｂと、が互い違いとなるよう配されており、これらが結合金属層５を介して嵌合した状態となっている。また、第一結合金属層５ａと第二結合金属層５ｂとの結合界面Ｋに、第一凸部６ａ及び第二凸部６ｂに基づく起伏が生じている。このような状態で結合されることによって、結合金属層５の結合面積がより大きくなり、貼り合わせ強度が図１（ａ）の場合よりもさらに強固なものとなっている。
【００１９】
第一結合金属層５ａ及び第二結合金属層５ｂは、それぞれＡｕを主成分としており、これらは良好に結合して結合金属層５とされている。なお、結合金属層５は、図１（ｂ）及び図２（ｂ）に示すように、第一半導体層の貼り合わせ面Ａ上に第一結合金属層５ａを、第二半導体層の貼り合わせ面Ｂ上に第二結合金属層５ｂをそれぞれ形成し、これらを相互に密着させて貼り合わせることにより得られる。そして、第一結合金属層５ａと第二結合金属層５ｂとは、いずれもＡｕ含有率が９５質量％以上となることで、１８０℃よりも高温かつ３６０℃以下で貼り合わせ熱処理することにより容易に結合する。従って、十分な貼り合わせ強度が簡単に得られる。結合金属層５（第一結合金属層５ａ及び第二結合金属層５ｂ）の材質としては、より具体的には純Ａｕ（ただし、１質量％以内であれば不可避不純物を含有してもよい）を採用することにより、上記の効果は一層高められる。
【００２０】
第一凸部６ａが配された貼り合わせ面Ａ上に形成される第一結合金属層５ａの厚さＨ５は、第一凸部６ａの貼り合わせ面Ａからの形成高さＨ６に対して１倍以上１０倍以下の範囲にて設定されている。なお、第一結合金属層５ａの厚さＨ５とは、第一結合金属層５ａのうち、第一凸部６ａが形成されていない領域における高さで定義される。また、第二結合金属層５ｂと第二凸部６ｂの厚さ関係についても同様である。
【００２１】
図２（ａ）の半導体貼り合わせ結合体１００において、互い違いとなるよう配される第一凸部６ａ及び第二凸部６ｂは、例えば図３に示される形態で構成することができる。なお、左図が第一半導体層の貼り合わせ面Ａ、右図が第二半導体層の貼り合わせ面Ｂを表す。図３（ａ）では、貼り合わせ面Ａ及びＢに、それぞれドット状の凸部６ａ及び６ｂが形成されており、図３（ｂ）では、第一半導体層の貼り合わせ面Ａにはドット状の凸部６ａが、第二半導体層の貼り合わせ面Ｂには格子状の凸部６ｂが形成されている。そして、このような凸部６ａ及び６ｂが結合状態において互い違いとなることで、結合金属層５ａ、５ｂの間の結合強度を高めている。
【００２２】
図１の半導体貼り合わせ結合体１００において、第一凸部６ａは、第一半導体層の貼り合わせ面Ａと第一結合金属層５ａとの間に介在する介在金属層として構成することができる。また、図２の半導体貼り合わせ結合体１００においては、第一凸部６ａ及び第二凸部６ｂの少なくとも一方が、貼り合わせ面ＡまたはＢと、該貼り合わせ面ＡまたはＢ上に形成された結合金属層５ａまたは５ｂとの間に介在する介在金属層として構成することができる。このような凸部６ａ、６ｂは、例えば、真空蒸着やスパッタリング等により形成することが可能である。なお、介在金属層の材料については、特に限定されない。介在金属層を、半導体層と結合金属層との接触抵抗を低減するための接合金属層として構成することもできる。
【００２３】
図１の半導体貼り合わせ結合体１００において、第一凸部６ａは、第一半導体層の貼り合わせ面Ａに刻設して構成することができる。また、図２の半導体貼り合わせ結合体１００においては、第一凸部６ａ及び第二凸部６ｂの少なくとも一方は、貼り合わせ面ＡまたはＢに刻設して構成することができる。このような凸部６ａ、６ｂは、例えば、半導体層の主表面に対し選択エッチング等を施すことで形成することが可能である。この場合、簡便に凸部６ａ、６ｂを形成することができる。
【００２４】
以上のような半導体貼り合わせ結合体１００は、一方の半導体層を素子部、もう一方の半導体層を基板部とした半導体素子、例えば高速スイッチングが可能なＧａＡｓ素子と補強のためのシリコン基板とを貼り合わせた半導体素子や、両方の半導体層をそれぞれ異なる素子部とした半導体素子、例えばＧａＡｓ素子とシリコン素子等の素子同士を貼り合わせた複合半導体素子などとして構成することができる。
【００２５】
また、半導体貼り合わせ結合体は、３層以上の半導体層を貼り合わせた結合体とすることもできる。例えば、図４に示すように、半導体貼り合わせ結合体１００を新たな半導体層とし、第二半導体層において貼り合わせ面Ｂ（もしくは第一半導体において貼り合わせ面Ａ）とは反対側の主表面を新たな貼り合わせ面Ｃとして、該貼り合わせ面Ｃに第三凸部６ｃ及び第三結合金属層５ｃを形成し、また第三半導体層の貼り合わせ面Ｄに第四凸部６ｄ及び第四結合金属層５ｄを形成し、これらを密着させ貼り合わせることで、新たな半導体貼り合わせ結合体１００´とすることができる。
【００２６】
また、それぞれの半導体層に設けられた端子間で導通を図る等、半導体層間で選択的に導通を図る場合には、図５に示すように、導通を図りたい領域に対応するよう、第一半導体層の貼り合わせ面Ａ及び第二半導体層の貼り合わせ面Ｂに、第一結合金属層５ａ及び第二結合金属層５ｂをそれぞれ選択的に形成し、それらを密着させて貼り合わせる。その際、半導体層の貼り合わせ面と結合金属層との間に凸部６ａを形成しておき、凸部６ａに基づく起伏を有する第一結合金属層５ａを、当該凸部６ａの位置にて第二結合金属層５ｂに食い込ませて結合させる。また、半導体層に凸状の端子が設けられている場合、該端子を凸部６ａとして適用することが可能である。
【００２７】
以上の半導体貼り合わせ結合体は、第一半導体層もしくは第二半導体層に発光層部を有する発光素子として適用できる。以下、本発明の発光素子の実施形態を図面を参照して説明する。
図６は、本発明の一実施形態である発光素子１を示す概念図である。発光素子１は、ｎ型シリコン単結晶よりなる素子基板としてのシリコン単結晶基板７（第二半導体層）の貼り合わせ面Ｂ上に、Ａｕを主成分とする結合金属層５を介して発光層部２（第一半導体層である化合物半導体層４の一部）が貼り合わされた構造を有してなる。このようにして構成される発光素子１では、発光層部２からの光が、光取出面側に直接放射される光に、結合金属層５による反射光が重畳される形で取り出される。
【００２８】
発光層部２は、例えば、ノンドープ（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦０．５５、０．４５≦ｙ≦０．５５）混晶からなる活性層２１を、第一導電型クラッド層、本実施形態ではｐ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｐ型クラッド層２３と、第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではｎ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｎ型クラッド層２２とにより挟んだ構造を有し、活性層２１の組成に応じて、発光波長を、緑色から赤色領域（発光波長（ピーク発光波長）が５５０ｎｍ以上６７０ｎｍ以下）にて調整できる。発光素子１においては、金属電極１１側にｐ型ＡｌＧａＩｎＰクラッド層２３が配置されており、結合金属層５側にｎ型ＡｌＧａＩｎＰクラッド層２２が配置されている。従って、通電極性は金属電極１１側が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行わない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有（例えば１０１３〜１０１６／ｃｍ３程度を上限とする）をも排除するものではない。なお、それとは逆に、ｐ型クラッド層２３を結合金属層５側、ｎ型クラッド層２２を金属電極１１側とすることもできる。その場合、通電極性が反対となり、他の部材も反対の導電型となる。
【００２９】
また、発光層部２のシリコン単結晶基板７に面しているのと反対側の主表面上には、ＡｌＧａＡｓよりなる電流拡散層３が形成され、その主表面の略中央に、発光層部２に発光駆動電圧を印加するための金属電極（例えばＡｕ電極）１１が、該主表面の一部を覆うように形成されている。電流拡散層３の主表面における、金属電極１１の周囲の領域は、発光層部２からの光取出領域をなす。なお、第一半導体層をなす、発光層部２と電流拡散層３とからなる層体を、以下化合物半導体層４とする。また、シリコン単結晶基板７の裏面にはその全体を覆うように金属電極（裏面電極：例えばＡｕ電極である）１２が形成されている。なお、金属電極１２とシリコン単結晶基板７との間には基板側接合金属層として、ＡｕＳｂ接合金属層９２が介挿されている。また、ＡｕＳｂ接合金属層９２に代えてＡｕＳｎ接合金属層を基板側接合金属層として用いてもよい。
【００３０】
第二半導体層をなすシリコン単結晶基板７は、シリコン単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば１００μｍ以上５００μｍ以下である。そして、発光層部２に対し、結合金属層５を挟んで貼り合わされている。
【００３１】
発光層部２を有する第一半導体層である化合物半導体層４の貼り合わせ面Ａに隣接して、発光層部２からの発光光束を反射可能な第一結合金属層５ａが形成され、かつ化合物半導体層４の貼り合わせ面Ａと第一結合金属層５ａとの間に第一凸部６ａが介在金属層として形成されている。なお、第一凸部６ａは、第一半導体層である化合物半導体層４と第一結合金属層５ａとの接触抵抗を低減するためのキャリア源合金成分を含有した接合金属層にて構成されている。具体的には、第一凸部６ａは、ＡｕＧｅＮｉ接合金属層（例えばＧｅ：１５質量％、Ｎｉ：１０質量％）として構成されており、素子の直列抵抗低減に貢献している。ＡｕＧｅＮｉ接合金属層は、Ａｕを主成分とする第二結合金属層５ｂよりも硬質であり、化合物半導体層４の貼り合わせ面Ａに分散形成され、その形成面積率は１％以上２５％以下である。
【００３２】
また、第二半導体層であるシリコン単結晶基板７の貼り合わせ面Ｂに、第二凸部６ｂが、第一凸部６ａと互い違いに配されるよう刻設されてなる。そして、第一結合金属層５ａと、第二結合金属層５ｂとが結合して金属層５をなす。また、これらの凸部６ａ、６ｂが結合金属層５を介して嵌合状態で結合されることにより、貼り合わせ強度が強固なものとなっている。なお、第一結合金属層５ａと第二結合金属層５ｂとの結合界面には、凸部６ａ、６ｂに基づく起伏が生じており、結合面積が増大している。
【００３３】
また、第一結合金属層５ａ及び第二結合金属層５ｂは、それぞれＡｕを主成分とする。詳しくは、純ＡｕもしくはＡｕ含有率が９５質量％以上のＡｕ合金よりなる。そして、第二結合金属層５ｂとシリコン単結晶基板７との間には、該シリコン単結晶基板７のシリコン成分が第二結合金属層５ｂへ拡散することを阻止する拡散阻止層８が介挿されてなる。拡散阻止層８は、Ｔｉを主成分として構成されている。なお、Ｔｉに代えてＮｉまたはＣｒを主成分としてもよい。また、拡散阻止層８とシリコン単結晶基板７との間には、シリコン単結晶基板７の主表面と接する形で、基板側接合金属層としてのＡｕＳｂ接合金属層９１（例えばＳｂ：５質量％）が形成されている。なお、ＡｕＳｂ接合金属層９１に代えてＡｕＳｎ接合金属層を用いてもよい。
【００３４】
凸部６ａ、６ｂは、上述の図３に例示した形態にて、互い違いとなるよう配される。例えば、図３（ｂ）のように、化合物半導体層４の貼り合わせ面Ａには接合金属層からなるドット形状の凸部６ａを配し、一方のシリコン単結晶基板７の貼り合わせ面Ｂにはシリコン単結晶基板７に刻設された格子形状の凸部６ｂを配すことができる。また、凸部６ａ、６ｂの形成高さＨ６は、それぞれ例えば５０〜５００ｎｍで構成されており、結合金属層５ａ、５ｂの厚さＨ５は、その形成高さＨ６に対して１倍以上１０倍以下の範囲となるように設定される。なお、結合金属層５の厚さ（第一結合金属層５ａ及び第二結合金属層５ｂの合計の厚さ）は、反射効果を十分に確保するため、８０ｎｍ以上とすることが望ましく、また上限は特に制限はないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める（例えば１μｍ以下）。
【００３５】
上述の半導体貼り合わせ結合体の製造方法は、第一半導体層に発光層部２を有する発光素子１の製造方法として適用できる。以下、その詳細について説明する。
まず、図７の工程１に示すように、発光層成長用基板をなす半導体単結晶基板であるＧａＡｓ単結晶基板３０の主表面に、ｐ型ＧａＡｓバッファ層３１を例えば０．５μｍ、ＡｌＡｓからなる剥離層３２を例えば０．５μｍ、さらにｐ型ＡｌＧａＡｓよりなる電流拡散層３を例えば５μｍ、この順序にてエピタキシャル成長させる。また、その後、発光層部２として、１μｍのｐ型ＡｌＧａＩｎＰクラッド層２３、０．６μｍのＡｌＧａＩｎＰ活性層（ノンドープ）２１、及び１μｍのｎ型ＡｌＧａＩｎＰクラッド層２２を、この順序にエピタキシャル成長させる。
【００３６】
次に、工程２に示すように、発光層部２の主表面に、ＡｕＧｅＮｉよりなる第一凸部６ａを分散形成する（凸部形成工程）。ＡｕＧｅＮｉ第一凸部６ａを形成後、次に、３５０℃以上５００℃以下の温度域で合金化熱処理を行う。その後、ＡｕＧｅＮｉ第一凸部６ａを覆うように第一結合金属層５ａを形成する。この際、第一結合金属層５ａは、ＡｕＧｅＮｉ第一凸部６ａに基づく起伏を有する。また、発光層部２とＡｕＧｅＮｉ第一凸部６ａとの間には、上記合金化熱処理により合金化領域が形成され、直列抵抗が大幅に低減される。
【００３７】
他方、工程３に示すように、別途用意した一方の主表面に第二凸部６ｂが刻設されたシリコン単結晶基板７（ｎ型）の両主表面に基板側接合金属層となるＡｕＳｂ接合金属層９１、９２（前述の通りＡｕＳｎ接合金属層でもよい）を形成し、１００℃以上５００℃以下の温度域で合金化熱処理を行う。そして、ＡｕＳｂ接合金属層９１上には、Ｔｉを主成分とする拡散阻止層８（厚さ：例えば２００ｎｍ）を形成する。次に、その上に第二結合金属層５ｂを形成する。ここで、第二結合金属層５ｂは、第二凸部６ｂに基づく起伏を有する（以上までが、結合金属層形成工程）。また、ＡｕＳｂ接合金属層９２上には裏面電極層１２（例えばＡｕ系金属よりなるもの）を形成する。以上の工程で各金属層の形成は、スパッタリングあるいは真空蒸着等を用いて行うことができる。
【００３８】
上記のように、第二凸部６ｂを、第二半導体層であるシリコン単結晶基板７の貼り合わせ面Ｂに刻設して形成した後、工程４に示すように、それぞれＡｕを主成分とする第一結合金属層５ａ及び第二結合金属層５ｂの結合工程を１８０℃よりも高温かつ３６０℃以下で行う。詳しくは、シリコン単結晶基板７側の第二結合金属層５ｂを、発光層部２上に形成された第一結合金属層５ａに重ね合わせて、１８０℃よりも高温かつ３６０℃以下、例えば２００℃にて貼り合わせ熱処理することにより、基板貼り合わせ体５０を作る（結合工程）。この際、第一結合金属層５ａと第二結合金属層５ｂとの界面において、第一凸部６ａに基づく起伏を有する第一結合金属層５ａを当該第一凸部６ａの位置にて第二結合金属層５ｂへ、第二凸部６ｂに基づく起伏を有する第二結合金属層５ｂを当該第二凸部６ｂの位置にて第一結合金属層５ａへ、互い違いに食い込ませるようにして重ね合わせる。このようにして、シリコン単結晶基板７は、第一結合金属層５ａ及び第二結合金属層５ｂを介して発光層部２に貼り合わせられる。また、第一結合金属層５ａと第二結合金属層５ｂとは上記貼り合わせ熱処理により一体化して結合金属層５となる。第一結合金属層５ａ及び第二結合金属層５ｂが、いずれも酸化しにくいＡｕを主体に構成されているため、上記貼り合わせ熱処理は、例えば大気中でも問題なく行うことができる。
【００３９】
さらに、第二結合金属層５ｂとシリコン単結晶基板７（ＡｕＳｂ接合金属層９１）との間には、Ｔｉを主成分とする拡散阻止層８が介挿されている。上記貼り合わせ熱処理時にシリコン単結晶基板７から第二結合金属層５ｂに向けたシリコン成分の拡散が上記拡散阻止層８によりブロックされ、第二結合金属層５ｂひいては貼り合わせにより一体化した結合金属層５側へのシリコン成分の染み出しが効果的に抑制される。その結果、最終的に得られる結合金属層５の反射面が、Ａｕ−Ｓｉの共晶反応により乱れたりする不具合が防止され、良好な反射率を実現することができる。また、結合金属層５によるシリコン単結晶基板７と化合物半導体層４との貼り合わせ強度も高く維持できる。
【００４０】
次に、工程５に進み、上記基板貼り合わせ体５０を、例えば１０％フッ酸水溶液からなるエッチング液に浸漬し、バッファ層３１と発光層部２との間に形成したＡｌＡｓ剥離層３２を選択エッチングすることにより、ＧａＡｓ単結晶基板３０（発光層部２からの光に対して不透明である）を、化合物半導体層４とこれに接合されたシリコン単結晶基板７との積層体５０ａから除去する。なお、ＡｌＡｓ剥離層３２に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板３０をＧａＡｓバッファ層３１とともにエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。
【００４１】
そして、工程６に示すように、ＧａＡｓ単結晶基板３０の除去により露出した電流拡散層３の主表面の一部を覆うように、ワイヤボンディング用の電極１１（ボンディングパッド）を形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。
【００４２】
なお、上記実施形態においては、貼り合わせ面Ａ、Ｂにそれぞれ凸部６ａ、６ｂを配していたが、例えば図８に示すように、化合物半導体層４（第一半導体層）の貼り合わせ面Ａのみに第一凸部６ａを形成した発光素子１（半導体貼り合わせ結合体）とすることもできる。
【図面の簡単な説明】
【図１】本発明の半導体貼り合わせ結合体の第一実施形態の概略を表す図
【図２】本発明の半導体貼り合わせ結合体の第二実施形態の概略を表す図
【図３】図２の半導体貼り合わせ結合体における凸部の配置形態を表す図
【図４】３層構造の半導体貼り合わせ結合体の概略を表す図
【図５】選択的に結合金属層が形成された半導体貼り合わせ結合体の概略を表す図
【図６】本発明の発光素子の第一実施形態の概略を表す図
【図７】図６の発光素子の製造工程を表す図
【図８】本発明の発光素子の第二実施形態の概略を表す図
【符号の説明】
１ 発光素子
２ 発光層部
３ 電流拡散層
４ 化合物半導体層
５ 結合金属層
５ａ 第一結合金属層
５ｂ 第二結合金属層
６ａ 第一凸部
６ｂ 第二凸部
７ シリコン単結晶基板（素子基板）
８ 拡散阻止層
１００ 半導体貼り合わせ結合体
Ａ、Ｂ 貼り合わせ面
【発明が属する技術分野】
本発明は、半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子では、小型化及び高性能化に伴い、複数の素子部同士または素子部と基板とを金属層を介して貼り合わせる技術が求められている。このような貼り合わせは、例えば、第一の半導体層及び第二の半導体層の貼り合わせ面全体に、それぞれ結合金属層を蒸着して、それらを互いに密着させるとともに温度を加えることによって行われる（以下、このように貼り合わされたものを半導体貼り合わせ結合体という）。発光素子を例に挙げると、ＩＩＩ−Ｖ族化合物半導体、例えば、ＡｌＧａＩｎＰ混晶により発光層部（第一半導体層）が形成された発光素子は、ＡｌＧａＩｎＰ混晶がＧａＡｓと格子整合することを利用して、ＧａＡｓ単結晶基板上にＡｌＧａＩｎＰ混晶からなる発光層部をエピタキシャル成長させることにより形成できる。しかしながら、発光層部を構成するＡｌＧａＩｎＰ混晶はＧａＡｓよりもバンドギャップが大きいため、発光した光がＧａＡｓ基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、特許文献１をはじめとする種々の公報には、発光層部成長用のＧａＡｓ基板を除去する一方、補強用の素子基板（第二半導体層）を、反射層を介して発光層部（第一半導体層）に貼り合わせる技術が開示されている。
【０００３】
【特許文献１】
特開２００１−３３９１００号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の半導体貼り合わせ結合体では、貼り合わせ強度の確保が十分でなく、剥離等の不具合が生じることがある。また、貼り合わせ強度を高めるために貼り合わせの熱処理温度を高くすると、素子部に悪影響を及ぼしてしまうという問題もある。
【０００５】
また、上記の貼り合わせの発光素子では、そのような問題に加え、良好な貼り合わせ状態が得られない場合に反射率の低下が避けがたく、さらには、貼り合わせ強度を高めるために貼り合わせの熱処理温度を高くすると、素子基板（特にシリコン基板）と反射層（特にＡｕ層）との冶金的な反応が顕著となり、貼り合わせにより得られる反射面の状態が悪化して反射率の低下を一層招きやすくなるなどの問題がある。
【０００６】
そこで、本発明の課題は、貼り合わせ熱処理温度が低くとも十分な貼り合わせ強度を有することが可能となる、複数の半導体層が金属層を介して貼り合わされた半導体貼り合わせ結合体、特には発光素子、及びそれらの製造方法を提供することにある。
【０００７】
【課題を解決するための手段及び作用・発明の効果】
上記課題を解決するため、本発明の半導体貼り合わせ結合体では、
第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合わせ結合体において、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成され、第一結合金属層と第二結合金属層との結合界面に、当該第一凸部に基づく起伏が生じてなることを特徴とする。
当該本発明を以下、「第一発明」とする。
【０００８】
上記本第一発明によると、第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成されることで、第一結合金属層と第二結合金属層との結合界面に、第一凸部に基づく起伏が生じている。これによって、結合金属層の結合面積が大きくなるので、貼り合わせ強度を向上させることができる。
【０００９】
次に、本発明の半導体貼り合わせ結合体では、
第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合わせ結合体において、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成され、
第二半導体層の貼り合わせ面に、第一結合金属層よりも硬質の第二凸部が形成され、
第一凸部と第二凸部とが互い違いに配されてなることを特徴とする。
当該本発明を以下、第二発明とする。
【００１０】
上記本第二発明によると、第一凸部及び第二凸部は、互い違いとなるように配されているため、第一結合金属層及び第二結合金属層を介して嵌合状態となっている。このように嵌合状態で結合されることにより、貼り合わせ強度を向上させることができる。
【００１１】
上記第一発明に係る半導体貼り合わせ結合体を製造するため、本発明の半導体貼り合わせ結合体の製造方法では、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の金属層で第一凸部を形成する凸部形成工程と、
第一半導体層の貼り合わせ面上に第一結合金属層を形成するとともに、第二半導体層の貼り合わせ面上に第二結合金属層を形成する結合金属層形成工程と、
第一結合金属層と第二結合金属層とを密着させるとともに、第一凸部に基づく起伏を有する第一結合金属層を、当該第一凸部の位置にて第二結合金属層へ食い込ませて貼り合わせる結合工程と、
をこの順に行うことを特徴とする。
【００１２】
また、上記第二発明に係る半導体貼り合わせ結合体を製造するには、上記第一凸部に加え、第二半導体層の貼り合わせ面に、第一結合金属層よりも硬質の第二凸部を第一凸部と互い違いになるように形成し、結合工程において、第二凸部に基づく起伏を有する第二結合金属層を、当該第二凸部の位置にて第一結合金属層へ食い込ませる。
【００１３】
上記本発明によると、第一半導体層及び第二半導体層の少なくともいずれか一方の貼り合わせ面に、対向する貼り合わせ面上に形成された結合金属層よりも硬質の凸部を形成することで、結合工程において、凸部に基づく起伏を有する結合金属層を、他方の結合金属層へ食い込ませて結合させている。これにより、第一結合金属層と第二結合金属層とは嵌合した状態で結合することとなり、結合面積が大きくなるので、貼り合わせ強度を向上させることができ、さらに貼り合わせの熱処理温度を低くしても十分な貼り合わせ強度を得ることが可能となる。
【００１４】
次に、第一結合金属層及び第二結合金属層は、それぞれＡｕを主成分とすることができる。この場合、結合工程において、第一結合金属層と第二結合金属層との貼り合わせを１８０℃よりも高温かつ３６０℃以下の温度範囲にて行うことができる。Ａｕ系の金属層同士は比較的低温でも容易に一体化するので、貼り合わせの熱処理温度が低くとも十分な貼り合わせ強度が得ることができる。また、Ａｕは化学的に安定であるため、劣化や腐食が生じ難く、良好な結合状態を維持できる。
【００１５】
次に、凸部が配された貼り合わせ面上に形成される結合金属層の厚さは、凸部の貼り合わせ面からの形成高さに対して１倍以上１０倍以下の範囲にて設定することが好ましい。結合金属層同士を良好に結合させるためには、結合金属層の厚さが凸部の形成高さに対して１倍以上であることが好ましく、また１０倍を超えると結合金属層で凸部に基づく起伏が生じ難くなって、他方の結合金属層に食い込ませて結合させることが困難となる惧れがある。
【００１６】
【発明の実施の形態】
以下、本発明の半導体貼り合わせ結合体の実施形態を、図面を参照して説明する。
図１及び図２は、本発明の半導体貼り合わせ結合体１００の第一実施形態及び二実施形態を示す概念図である。半導体貼り合わせ結合体１００は、第一半導体層と第二半導体層とが結合金属層５を介して結合されている。また、結合金属層５は、第一半導体層の貼り合わせ面Ａ上に形成された第一結合金属層５ａと、第二半導体層の貼り合わせ面Ｂ上に形成された第二結合金属層５ｂとが結合して形成されている。
【００１７】
図１（ａ）の半導体貼り合わせ結合体１００では、第一半導体層の貼り合わせ面Ａに、第二結合金属層５ｂよりも硬質の第一凸部６ａが形成され、第一結合金属層５ａと第二結合金属層５ｂとの結合界面Ｋに、当該第一凸部６ａに基づく起伏が生じている。このような状態で結合されることによって、結合金属層５の結合面積が大きくなり、貼り合わせ強度が強固なものとなっている。
【００１８】
図２（ａ）の半導体貼り合わせ結合体１００では、第一半導体層の貼り合わせ面Ａに配された第一凸部６ａと、第二半導体層の貼り合わせ面Ｂに配された第二凸部６ｂと、が互い違いとなるよう配されており、これらが結合金属層５を介して嵌合した状態となっている。また、第一結合金属層５ａと第二結合金属層５ｂとの結合界面Ｋに、第一凸部６ａ及び第二凸部６ｂに基づく起伏が生じている。このような状態で結合されることによって、結合金属層５の結合面積がより大きくなり、貼り合わせ強度が図１（ａ）の場合よりもさらに強固なものとなっている。
【００１９】
第一結合金属層５ａ及び第二結合金属層５ｂは、それぞれＡｕを主成分としており、これらは良好に結合して結合金属層５とされている。なお、結合金属層５は、図１（ｂ）及び図２（ｂ）に示すように、第一半導体層の貼り合わせ面Ａ上に第一結合金属層５ａを、第二半導体層の貼り合わせ面Ｂ上に第二結合金属層５ｂをそれぞれ形成し、これらを相互に密着させて貼り合わせることにより得られる。そして、第一結合金属層５ａと第二結合金属層５ｂとは、いずれもＡｕ含有率が９５質量％以上となることで、１８０℃よりも高温かつ３６０℃以下で貼り合わせ熱処理することにより容易に結合する。従って、十分な貼り合わせ強度が簡単に得られる。結合金属層５（第一結合金属層５ａ及び第二結合金属層５ｂ）の材質としては、より具体的には純Ａｕ（ただし、１質量％以内であれば不可避不純物を含有してもよい）を採用することにより、上記の効果は一層高められる。
【００２０】
第一凸部６ａが配された貼り合わせ面Ａ上に形成される第一結合金属層５ａの厚さＨ５は、第一凸部６ａの貼り合わせ面Ａからの形成高さＨ６に対して１倍以上１０倍以下の範囲にて設定されている。なお、第一結合金属層５ａの厚さＨ５とは、第一結合金属層５ａのうち、第一凸部６ａが形成されていない領域における高さで定義される。また、第二結合金属層５ｂと第二凸部６ｂの厚さ関係についても同様である。
【００２１】
図２（ａ）の半導体貼り合わせ結合体１００において、互い違いとなるよう配される第一凸部６ａ及び第二凸部６ｂは、例えば図３に示される形態で構成することができる。なお、左図が第一半導体層の貼り合わせ面Ａ、右図が第二半導体層の貼り合わせ面Ｂを表す。図３（ａ）では、貼り合わせ面Ａ及びＢに、それぞれドット状の凸部６ａ及び６ｂが形成されており、図３（ｂ）では、第一半導体層の貼り合わせ面Ａにはドット状の凸部６ａが、第二半導体層の貼り合わせ面Ｂには格子状の凸部６ｂが形成されている。そして、このような凸部６ａ及び６ｂが結合状態において互い違いとなることで、結合金属層５ａ、５ｂの間の結合強度を高めている。
【００２２】
図１の半導体貼り合わせ結合体１００において、第一凸部６ａは、第一半導体層の貼り合わせ面Ａと第一結合金属層５ａとの間に介在する介在金属層として構成することができる。また、図２の半導体貼り合わせ結合体１００においては、第一凸部６ａ及び第二凸部６ｂの少なくとも一方が、貼り合わせ面ＡまたはＢと、該貼り合わせ面ＡまたはＢ上に形成された結合金属層５ａまたは５ｂとの間に介在する介在金属層として構成することができる。このような凸部６ａ、６ｂは、例えば、真空蒸着やスパッタリング等により形成することが可能である。なお、介在金属層の材料については、特に限定されない。介在金属層を、半導体層と結合金属層との接触抵抗を低減するための接合金属層として構成することもできる。
【００２３】
図１の半導体貼り合わせ結合体１００において、第一凸部６ａは、第一半導体層の貼り合わせ面Ａに刻設して構成することができる。また、図２の半導体貼り合わせ結合体１００においては、第一凸部６ａ及び第二凸部６ｂの少なくとも一方は、貼り合わせ面ＡまたはＢに刻設して構成することができる。このような凸部６ａ、６ｂは、例えば、半導体層の主表面に対し選択エッチング等を施すことで形成することが可能である。この場合、簡便に凸部６ａ、６ｂを形成することができる。
【００２４】
以上のような半導体貼り合わせ結合体１００は、一方の半導体層を素子部、もう一方の半導体層を基板部とした半導体素子、例えば高速スイッチングが可能なＧａＡｓ素子と補強のためのシリコン基板とを貼り合わせた半導体素子や、両方の半導体層をそれぞれ異なる素子部とした半導体素子、例えばＧａＡｓ素子とシリコン素子等の素子同士を貼り合わせた複合半導体素子などとして構成することができる。
【００２５】
また、半導体貼り合わせ結合体は、３層以上の半導体層を貼り合わせた結合体とすることもできる。例えば、図４に示すように、半導体貼り合わせ結合体１００を新たな半導体層とし、第二半導体層において貼り合わせ面Ｂ（もしくは第一半導体において貼り合わせ面Ａ）とは反対側の主表面を新たな貼り合わせ面Ｃとして、該貼り合わせ面Ｃに第三凸部６ｃ及び第三結合金属層５ｃを形成し、また第三半導体層の貼り合わせ面Ｄに第四凸部６ｄ及び第四結合金属層５ｄを形成し、これらを密着させ貼り合わせることで、新たな半導体貼り合わせ結合体１００´とすることができる。
【００２６】
また、それぞれの半導体層に設けられた端子間で導通を図る等、半導体層間で選択的に導通を図る場合には、図５に示すように、導通を図りたい領域に対応するよう、第一半導体層の貼り合わせ面Ａ及び第二半導体層の貼り合わせ面Ｂに、第一結合金属層５ａ及び第二結合金属層５ｂをそれぞれ選択的に形成し、それらを密着させて貼り合わせる。その際、半導体層の貼り合わせ面と結合金属層との間に凸部６ａを形成しておき、凸部６ａに基づく起伏を有する第一結合金属層５ａを、当該凸部６ａの位置にて第二結合金属層５ｂに食い込ませて結合させる。また、半導体層に凸状の端子が設けられている場合、該端子を凸部６ａとして適用することが可能である。
【００２７】
以上の半導体貼り合わせ結合体は、第一半導体層もしくは第二半導体層に発光層部を有する発光素子として適用できる。以下、本発明の発光素子の実施形態を図面を参照して説明する。
図６は、本発明の一実施形態である発光素子１を示す概念図である。発光素子１は、ｎ型シリコン単結晶よりなる素子基板としてのシリコン単結晶基板７（第二半導体層）の貼り合わせ面Ｂ上に、Ａｕを主成分とする結合金属層５を介して発光層部２（第一半導体層である化合物半導体層４の一部）が貼り合わされた構造を有してなる。このようにして構成される発光素子１では、発光層部２からの光が、光取出面側に直接放射される光に、結合金属層５による反射光が重畳される形で取り出される。
【００２８】
発光層部２は、例えば、ノンドープ（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦０．５５、０．４５≦ｙ≦０．５５）混晶からなる活性層２１を、第一導電型クラッド層、本実施形態ではｐ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｐ型クラッド層２３と、第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではｎ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｎ型クラッド層２２とにより挟んだ構造を有し、活性層２１の組成に応じて、発光波長を、緑色から赤色領域（発光波長（ピーク発光波長）が５５０ｎｍ以上６７０ｎｍ以下）にて調整できる。発光素子１においては、金属電極１１側にｐ型ＡｌＧａＩｎＰクラッド層２３が配置されており、結合金属層５側にｎ型ＡｌＧａＩｎＰクラッド層２２が配置されている。従って、通電極性は金属電極１１側が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行わない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有（例えば１０１３〜１０１６／ｃｍ３程度を上限とする）をも排除するものではない。なお、それとは逆に、ｐ型クラッド層２３を結合金属層５側、ｎ型クラッド層２２を金属電極１１側とすることもできる。その場合、通電極性が反対となり、他の部材も反対の導電型となる。
【００２９】
また、発光層部２のシリコン単結晶基板７に面しているのと反対側の主表面上には、ＡｌＧａＡｓよりなる電流拡散層３が形成され、その主表面の略中央に、発光層部２に発光駆動電圧を印加するための金属電極（例えばＡｕ電極）１１が、該主表面の一部を覆うように形成されている。電流拡散層３の主表面における、金属電極１１の周囲の領域は、発光層部２からの光取出領域をなす。なお、第一半導体層をなす、発光層部２と電流拡散層３とからなる層体を、以下化合物半導体層４とする。また、シリコン単結晶基板７の裏面にはその全体を覆うように金属電極（裏面電極：例えばＡｕ電極である）１２が形成されている。なお、金属電極１２とシリコン単結晶基板７との間には基板側接合金属層として、ＡｕＳｂ接合金属層９２が介挿されている。また、ＡｕＳｂ接合金属層９２に代えてＡｕＳｎ接合金属層を基板側接合金属層として用いてもよい。
【００３０】
第二半導体層をなすシリコン単結晶基板７は、シリコン単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば１００μｍ以上５００μｍ以下である。そして、発光層部２に対し、結合金属層５を挟んで貼り合わされている。
【００３１】
発光層部２を有する第一半導体層である化合物半導体層４の貼り合わせ面Ａに隣接して、発光層部２からの発光光束を反射可能な第一結合金属層５ａが形成され、かつ化合物半導体層４の貼り合わせ面Ａと第一結合金属層５ａとの間に第一凸部６ａが介在金属層として形成されている。なお、第一凸部６ａは、第一半導体層である化合物半導体層４と第一結合金属層５ａとの接触抵抗を低減するためのキャリア源合金成分を含有した接合金属層にて構成されている。具体的には、第一凸部６ａは、ＡｕＧｅＮｉ接合金属層（例えばＧｅ：１５質量％、Ｎｉ：１０質量％）として構成されており、素子の直列抵抗低減に貢献している。ＡｕＧｅＮｉ接合金属層は、Ａｕを主成分とする第二結合金属層５ｂよりも硬質であり、化合物半導体層４の貼り合わせ面Ａに分散形成され、その形成面積率は１％以上２５％以下である。
【００３２】
また、第二半導体層であるシリコン単結晶基板７の貼り合わせ面Ｂに、第二凸部６ｂが、第一凸部６ａと互い違いに配されるよう刻設されてなる。そして、第一結合金属層５ａと、第二結合金属層５ｂとが結合して金属層５をなす。また、これらの凸部６ａ、６ｂが結合金属層５を介して嵌合状態で結合されることにより、貼り合わせ強度が強固なものとなっている。なお、第一結合金属層５ａと第二結合金属層５ｂとの結合界面には、凸部６ａ、６ｂに基づく起伏が生じており、結合面積が増大している。
【００３３】
また、第一結合金属層５ａ及び第二結合金属層５ｂは、それぞれＡｕを主成分とする。詳しくは、純ＡｕもしくはＡｕ含有率が９５質量％以上のＡｕ合金よりなる。そして、第二結合金属層５ｂとシリコン単結晶基板７との間には、該シリコン単結晶基板７のシリコン成分が第二結合金属層５ｂへ拡散することを阻止する拡散阻止層８が介挿されてなる。拡散阻止層８は、Ｔｉを主成分として構成されている。なお、Ｔｉに代えてＮｉまたはＣｒを主成分としてもよい。また、拡散阻止層８とシリコン単結晶基板７との間には、シリコン単結晶基板７の主表面と接する形で、基板側接合金属層としてのＡｕＳｂ接合金属層９１（例えばＳｂ：５質量％）が形成されている。なお、ＡｕＳｂ接合金属層９１に代えてＡｕＳｎ接合金属層を用いてもよい。
【００３４】
凸部６ａ、６ｂは、上述の図３に例示した形態にて、互い違いとなるよう配される。例えば、図３（ｂ）のように、化合物半導体層４の貼り合わせ面Ａには接合金属層からなるドット形状の凸部６ａを配し、一方のシリコン単結晶基板７の貼り合わせ面Ｂにはシリコン単結晶基板７に刻設された格子形状の凸部６ｂを配すことができる。また、凸部６ａ、６ｂの形成高さＨ６は、それぞれ例えば５０〜５００ｎｍで構成されており、結合金属層５ａ、５ｂの厚さＨ５は、その形成高さＨ６に対して１倍以上１０倍以下の範囲となるように設定される。なお、結合金属層５の厚さ（第一結合金属層５ａ及び第二結合金属層５ｂの合計の厚さ）は、反射効果を十分に確保するため、８０ｎｍ以上とすることが望ましく、また上限は特に制限はないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める（例えば１μｍ以下）。
【００３５】
上述の半導体貼り合わせ結合体の製造方法は、第一半導体層に発光層部２を有する発光素子１の製造方法として適用できる。以下、その詳細について説明する。
まず、図７の工程１に示すように、発光層成長用基板をなす半導体単結晶基板であるＧａＡｓ単結晶基板３０の主表面に、ｐ型ＧａＡｓバッファ層３１を例えば０．５μｍ、ＡｌＡｓからなる剥離層３２を例えば０．５μｍ、さらにｐ型ＡｌＧａＡｓよりなる電流拡散層３を例えば５μｍ、この順序にてエピタキシャル成長させる。また、その後、発光層部２として、１μｍのｐ型ＡｌＧａＩｎＰクラッド層２３、０．６μｍのＡｌＧａＩｎＰ活性層（ノンドープ）２１、及び１μｍのｎ型ＡｌＧａＩｎＰクラッド層２２を、この順序にエピタキシャル成長させる。
【００３６】
次に、工程２に示すように、発光層部２の主表面に、ＡｕＧｅＮｉよりなる第一凸部６ａを分散形成する（凸部形成工程）。ＡｕＧｅＮｉ第一凸部６ａを形成後、次に、３５０℃以上５００℃以下の温度域で合金化熱処理を行う。その後、ＡｕＧｅＮｉ第一凸部６ａを覆うように第一結合金属層５ａを形成する。この際、第一結合金属層５ａは、ＡｕＧｅＮｉ第一凸部６ａに基づく起伏を有する。また、発光層部２とＡｕＧｅＮｉ第一凸部６ａとの間には、上記合金化熱処理により合金化領域が形成され、直列抵抗が大幅に低減される。
【００３７】
他方、工程３に示すように、別途用意した一方の主表面に第二凸部６ｂが刻設されたシリコン単結晶基板７（ｎ型）の両主表面に基板側接合金属層となるＡｕＳｂ接合金属層９１、９２（前述の通りＡｕＳｎ接合金属層でもよい）を形成し、１００℃以上５００℃以下の温度域で合金化熱処理を行う。そして、ＡｕＳｂ接合金属層９１上には、Ｔｉを主成分とする拡散阻止層８（厚さ：例えば２００ｎｍ）を形成する。次に、その上に第二結合金属層５ｂを形成する。ここで、第二結合金属層５ｂは、第二凸部６ｂに基づく起伏を有する（以上までが、結合金属層形成工程）。また、ＡｕＳｂ接合金属層９２上には裏面電極層１２（例えばＡｕ系金属よりなるもの）を形成する。以上の工程で各金属層の形成は、スパッタリングあるいは真空蒸着等を用いて行うことができる。
【００３８】
上記のように、第二凸部６ｂを、第二半導体層であるシリコン単結晶基板７の貼り合わせ面Ｂに刻設して形成した後、工程４に示すように、それぞれＡｕを主成分とする第一結合金属層５ａ及び第二結合金属層５ｂの結合工程を１８０℃よりも高温かつ３６０℃以下で行う。詳しくは、シリコン単結晶基板７側の第二結合金属層５ｂを、発光層部２上に形成された第一結合金属層５ａに重ね合わせて、１８０℃よりも高温かつ３６０℃以下、例えば２００℃にて貼り合わせ熱処理することにより、基板貼り合わせ体５０を作る（結合工程）。この際、第一結合金属層５ａと第二結合金属層５ｂとの界面において、第一凸部６ａに基づく起伏を有する第一結合金属層５ａを当該第一凸部６ａの位置にて第二結合金属層５ｂへ、第二凸部６ｂに基づく起伏を有する第二結合金属層５ｂを当該第二凸部６ｂの位置にて第一結合金属層５ａへ、互い違いに食い込ませるようにして重ね合わせる。このようにして、シリコン単結晶基板７は、第一結合金属層５ａ及び第二結合金属層５ｂを介して発光層部２に貼り合わせられる。また、第一結合金属層５ａと第二結合金属層５ｂとは上記貼り合わせ熱処理により一体化して結合金属層５となる。第一結合金属層５ａ及び第二結合金属層５ｂが、いずれも酸化しにくいＡｕを主体に構成されているため、上記貼り合わせ熱処理は、例えば大気中でも問題なく行うことができる。
【００３９】
さらに、第二結合金属層５ｂとシリコン単結晶基板７（ＡｕＳｂ接合金属層９１）との間には、Ｔｉを主成分とする拡散阻止層８が介挿されている。上記貼り合わせ熱処理時にシリコン単結晶基板７から第二結合金属層５ｂに向けたシリコン成分の拡散が上記拡散阻止層８によりブロックされ、第二結合金属層５ｂひいては貼り合わせにより一体化した結合金属層５側へのシリコン成分の染み出しが効果的に抑制される。その結果、最終的に得られる結合金属層５の反射面が、Ａｕ−Ｓｉの共晶反応により乱れたりする不具合が防止され、良好な反射率を実現することができる。また、結合金属層５によるシリコン単結晶基板７と化合物半導体層４との貼り合わせ強度も高く維持できる。
【００４０】
次に、工程５に進み、上記基板貼り合わせ体５０を、例えば１０％フッ酸水溶液からなるエッチング液に浸漬し、バッファ層３１と発光層部２との間に形成したＡｌＡｓ剥離層３２を選択エッチングすることにより、ＧａＡｓ単結晶基板３０（発光層部２からの光に対して不透明である）を、化合物半導体層４とこれに接合されたシリコン単結晶基板７との積層体５０ａから除去する。なお、ＡｌＡｓ剥離層３２に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板３０をＧａＡｓバッファ層３１とともにエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。
【００４１】
そして、工程６に示すように、ＧａＡｓ単結晶基板３０の除去により露出した電流拡散層３の主表面の一部を覆うように、ワイヤボンディング用の電極１１（ボンディングパッド）を形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。
【００４２】
なお、上記実施形態においては、貼り合わせ面Ａ、Ｂにそれぞれ凸部６ａ、６ｂを配していたが、例えば図８に示すように、化合物半導体層４（第一半導体層）の貼り合わせ面Ａのみに第一凸部６ａを形成した発光素子１（半導体貼り合わせ結合体）とすることもできる。
【図面の簡単な説明】
【図１】本発明の半導体貼り合わせ結合体の第一実施形態の概略を表す図
【図２】本発明の半導体貼り合わせ結合体の第二実施形態の概略を表す図
【図３】図２の半導体貼り合わせ結合体における凸部の配置形態を表す図
【図４】３層構造の半導体貼り合わせ結合体の概略を表す図
【図５】選択的に結合金属層が形成された半導体貼り合わせ結合体の概略を表す図
【図６】本発明の発光素子の第一実施形態の概略を表す図
【図７】図６の発光素子の製造工程を表す図
【図８】本発明の発光素子の第二実施形態の概略を表す図
【符号の説明】
１ 発光素子
２ 発光層部
３ 電流拡散層
４ 化合物半導体層
５ 結合金属層
５ａ 第一結合金属層
５ｂ 第二結合金属層
６ａ 第一凸部
６ｂ 第二凸部
７ シリコン単結晶基板（素子基板）
８ 拡散阻止層
１００ 半導体貼り合わせ結合体
Ａ、Ｂ 貼り合わせ面
Claims (16)
- 第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合わせ結合体において、
前記第一半導体層の貼り合わせ面に、前記第二結合金属層よりも硬質の第一凸部が形成され、前記第一結合金属層と前記第二結合金属層との結合界面に、当該第一凸部に基づく起伏が生じてなることを特徴とする半導体貼り合わせ結合体。 - 前記第一凸部は、前記第一半導体層の貼り合わせ面と前記第一結合金属層との間に介在する介在金属層であることを特徴とする請求項１に記載の半導体貼り合わせ結合体。
- 前記第一凸部は、前記第一半導体層の貼り合わせ面に刻設されてなることを特徴とする請求項１に記載の半導体貼り合わせ結合体。
- 第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合わせ結合体において、
前記第一半導体層の貼り合わせ面に、前記第二結合金属層よりも硬質の第一凸部が形成され、
前記第二半導体層の貼り合わせ面に、前記第一結合金属層よりも硬質の第二凸部が形成され、
前記第一凸部と前記第二凸部とが互い違いに配されてなることを特徴とする半導体貼り合わせ結合体。 - 前記第一凸部及び前記第二凸部の少なくとも一方が、前記貼り合わせ面と、該貼り合わせ面上に形成された結合金属層との間に介在する介在金属層であることを特徴とする請求項４に記載の半導体貼り合わせ結合体。
- 前記第一凸部及び前記第二凸部の少なくとも一方が、前記貼り合わせ面に刻設されてなることを特徴とする請求項４に記載の半導体貼り合わせ結合体。
- 前記第一結合金属層及び前記第二結合金属層は、それぞれＡｕを主成分とすることを特徴とする請求項１ないし６のいずれか１項に記載の半導体貼り合わせ結合体。
- 請求項１ないし７のいずれか１項に記載の半導体貼り合わせ結合体であって、前記第一半導体層もしくは前記第二半導体層が発光層部を有することを特徴とする発光素子。
- 前記第一半導体層が発光層部を有するとともに、
該第一半導体層の貼り合わせ面に隣接して、前記発光層部からの発光光束を反射可能な前記第一結合金属層が形成され、かつ前記第一半導体層の貼り合わせ面と前記第一結合金属層との間に前記第一凸部が前記介在金属層として形成されてなることを特徴とする請求項８に記載の発光素子。 - 前記第一凸部は、前記第一半導体層と前記第一結合金属層との接触抵抗を低減するためのキャリア源合金成分を含有した接合金属層にて構成されてなることを特徴とする請求項９に記載の発光素子。
- 前記第二半導体層がシリコン単結晶基板であり、該シリコン単結晶基板の貼り合わせ面に、前記第二凸部が、前記第一凸部と互い違いに配されるよう刻設されてなることを特徴とする請求項９または１０に記載の発光素子。
- 前記第一結合金属層及び前記第二結合金属層は、それぞれＡｕを主成分とし、前記第二結合金属層と前記シリコン単結晶基板との間に、該シリコン単結晶基板のシリコン成分が前記第二結合金属層へ拡散することを阻止する拡散阻止層が介挿されてなることを特徴とする請求項１１に記載の発光素子。
- 第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合わせ結合体の製造方法において、
前記第一半導体層の貼り合わせ面に、前記第二結合金属層よりも硬質の金属層で第一凸部を形成する凸部形成工程と、
前記第一半導体層の貼り合わせ面上に前記第一結合金属層を形成するとともに、前記第二半導体層の貼り合わせ面上に前記第二結合金属層を形成する結合金属層形成工程と、
前記第一結合金属層と前記第二結合金属層とを密着させるとともに、前記第一凸部に基づく起伏を有する前記第一結合金属層を、当該第一凸部の位置にて前記第二結合金属層へ食い込ませて貼り合わせる結合工程と、
をこの順に行うことを特徴とする半導体貼り合わせ結合体の製造方法。 - 前記第二半導体層の貼り合わせ面に、前記第一結合金属層よりも硬質の第二凸部を前記第一凸部と互い違いになるように形成し、前記結合工程において、前記第二凸部に基づく起伏を有する第二結合金属層を、当該第二凸部の位置にて前記第一結合金属層へ食い込ませることを特徴とする請求項１３に記載の半導体貼り合わせ結合体の製造方法。
- 請求項１３または１４に記載の半導体貼り合わせ結合体の製造方法であって、前記第一半導体層が発光層部を有することを特徴とする発光素子の製造方法。
- 前記第二半導体層がシリコン単結晶基板であり、前記第二凸部を、該シリコン単結晶基板の貼り合わせ面に刻設して形成した後に、それぞれＡｕを主成分とする前記第一結合金属層及び前記第二結合金属層の結合工程を１８０℃よりも高温かつ３６０℃以下で行うことを特徴とする請求項１５に記載の発光素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201005A JP4114566B2 (ja) | 2003-07-24 | 2003-07-24 | 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 |
| TW093117111A TW200505060A (en) | 2003-07-24 | 2004-06-15 | Semiconductor-pasted bonding body and its manufacturing method, light-emitting device and its manufacturing method |
| PCT/JP2004/009721 WO2005010957A1 (ja) | 2003-07-24 | 2004-07-08 | 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201005A JP4114566B2 (ja) | 2003-07-24 | 2003-07-24 | 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005044887A true JP2005044887A (ja) | 2005-02-17 |
| JP2005044887A5 JP2005044887A5 (ja) | 2006-08-03 |
| JP4114566B2 JP4114566B2 (ja) | 2008-07-09 |
Family
ID=34100470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201005A Expired - Fee Related JP4114566B2 (ja) | 2003-07-24 | 2003-07-24 | 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4114566B2 (ja) |
| TW (1) | TW200505060A (ja) |
| WO (1) | WO2005010957A1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311034A (ja) * | 2004-04-21 | 2005-11-04 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
| WO2007094516A1 (en) * | 2006-02-16 | 2007-08-23 | Showa Denko K.K. | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF |
| WO2008152988A1 (ja) * | 2007-06-13 | 2008-12-18 | Rohm Co., Ltd. | 半導体発光素子およびその製造方法 |
| WO2010095361A1 (ja) * | 2009-02-18 | 2010-08-26 | 昭和電工株式会社 | 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法 |
| JP2013016869A (ja) * | 2012-10-23 | 2013-01-24 | Rohm Co Ltd | 半導体発光素子 |
| JP2013171978A (ja) * | 2012-02-21 | 2013-09-02 | Stanley Electric Co Ltd | 半導体素子及びその製造方法 |
| KR101474636B1 (ko) | 2012-09-28 | 2014-12-18 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 금속층 반도체 디바이스 및 그것을 제조하는 저온 적층 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709204B (zh) * | 2012-05-30 | 2015-01-21 | 杭州士兰明芯科技有限公司 | 一种led芯片的键合方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314644A (ja) * | 1993-04-30 | 1994-11-08 | Canon Inc | シリコン基板、シリコン基板のアライメント方法及びそれを適用した記録再生装置 |
| JPH11186120A (ja) * | 1997-12-24 | 1999-07-09 | Canon Inc | 同種あるいは異種材料基板間の密着接合法 |
| JP2002185080A (ja) * | 2000-12-15 | 2002-06-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-07-24 JP JP2003201005A patent/JP4114566B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-15 TW TW093117111A patent/TW200505060A/zh not_active IP Right Cessation
- 2004-07-08 WO PCT/JP2004/009721 patent/WO2005010957A1/ja active Application Filing
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311034A (ja) * | 2004-04-21 | 2005-11-04 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
| US7821018B2 (en) | 2006-02-16 | 2010-10-26 | Showa Denko K.K. | GaN-based semiconductor light-emitting device and method for the fabrication thereof |
| WO2007094516A1 (en) * | 2006-02-16 | 2007-08-23 | Showa Denko K.K. | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF |
| JP2007251112A (ja) * | 2006-02-16 | 2007-09-27 | Showa Denko Kk | ＧａＮ系半導体発光素子およびその製造方法 |
| WO2008152988A1 (ja) * | 2007-06-13 | 2008-12-18 | Rohm Co., Ltd. | 半導体発光素子およびその製造方法 |
| JP2008311352A (ja) * | 2007-06-13 | 2008-12-25 | Rohm Co Ltd | 半導体発光素子およびその製造方法 |
| US8039864B2 (en) | 2007-06-13 | 2011-10-18 | Rohm Co., Ltd. | Semiconductor light emitting device and fabrication method for the same |
| JP2010192701A (ja) * | 2009-02-18 | 2010-09-02 | Showa Denko Kk | 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法 |
| WO2010095361A1 (ja) * | 2009-02-18 | 2010-08-26 | 昭和電工株式会社 | 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法 |
| CN102318094A (zh) * | 2009-02-18 | 2012-01-11 | 昭和电工株式会社 | 发光二极管、发光二极管灯和发光二极管的制造方法 |
| JP2013171978A (ja) * | 2012-02-21 | 2013-09-02 | Stanley Electric Co Ltd | 半導体素子及びその製造方法 |
| KR101474636B1 (ko) | 2012-09-28 | 2014-12-18 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 금속층 반도체 디바이스 및 그것을 제조하는 저온 적층 방법 |
| JP2013016869A (ja) * | 2012-10-23 | 2013-01-24 | Rohm Co Ltd | 半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4114566B2 (ja) | 2008-07-09 |
| WO2005010957A1 (ja) | 2005-02-03 |
| TW200505060A (en) | 2005-02-01 |
| TWI323041B (ja) | 2010-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4050444B2 (ja) | 発光素子及びその製造方法 | |
| TWI330411B (ja) | ||
| US20040026703A1 (en) | Light emitting element and method for manufacturing the same | |
| JP2004207508A (ja) | 発光素子及びその製造方法 | |
| JP4121551B2 (ja) | 発光素子の製造方法及び発光素子 | |
| JP4114566B2 (ja) | 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 | |
| JP4110524B2 (ja) | 発光素子及び発光素子の製造方法 | |
| JP3239061B2 (ja) | 発光ダイオード及びその製造方法 | |
| JP4120600B2 (ja) | 発光素子の製造方法 | |
| JP3951300B2 (ja) | 発光素子及び発光素子の製造方法 | |
| JP3997523B2 (ja) | 発光素子 | |
| JP4062111B2 (ja) | 発光素子の製造方法 | |
| JP3950801B2 (ja) | 発光素子及び発光素子の製造方法 | |
| JP2004363206A (ja) | 半導体発光素子 | |
| JP2005277218A (ja) | 発光素子及びその製造方法 | |
| JP5196288B2 (ja) | 発光素子の製造方法及び発光素子 | |
| JP2005259912A (ja) | 発光素子の製造方法 | |
| JP4697650B2 (ja) | 発光素子 | |
| JP2005079298A (ja) | 発光素子及び発光素子の製造方法 | |
| JP4120796B2 (ja) | 発光素子及び発光素子の製造方法 | |
| JP4918245B2 (ja) | 発光ダイオード及びその製造方法 | |
| JP2004235505A (ja) | 発光素子及び半導体素子用オーミック電極構造 | |
| JP4108439B2 (ja) | 発光素子の製造方法及び発光素子 | |
| JP2005123530A (ja) | 発光素子の製造方法 | |
| JP2005347714A (ja) | 発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |