JP2014532307A - エピタキシャルリフトオフによって製造される発光ダイオード - Google Patents

エピタキシャルリフトオフによって製造される発光ダイオード Download PDF

Info

Publication number
JP2014532307A
JP2014532307A JP2014533412A JP2014533412A JP2014532307A JP 2014532307 A JP2014532307 A JP 2014532307A JP 2014533412 A JP2014533412 A JP 2014533412A JP 2014533412 A JP2014533412 A JP 2014533412A JP 2014532307 A JP2014532307 A JP 2014532307A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting diode
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014533412A
Other languages
English (en)
Inventor
パン,ノレン
エラルド,ヴィクター,シー.
ユートセイ,クリストファー
オソウスキー,マーク
Original Assignee
マイクロリンク デバイシズ,インコーポレーテッド
マイクロリンク デバイシズ,インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロリンク デバイシズ,インコーポレーテッド, マイクロリンク デバイシズ,インコーポレーテッド filed Critical マイクロリンク デバイシズ,インコーポレーテッド
Publication of JP2014532307A publication Critical patent/JP2014532307A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Abstract

エピタキシャルリフトオフプロセスを用いて発光ダイオードを製造する方法は、基板上に犠牲層を形成するステップと、エピタキシャル材料によって犠牲層上に発光ダイオード構造を形成するステップと、発光ダイオード構造上に光反射層を形成するステップと、エッチングプロセスを用いて基板から犠牲層を除去し、発光ダイオード構造から基板を分離するステップとを有する。【選択図】 図1

Description

本出願は、米国特許法第119条(e)項に基づき、2011年9月30日に出願された米国仮出願第61/541,896号、発明の名称「Epitaxial Liftoff (ELO) for Light Emitting Diode (LED) Fabrication」の優先権を主張し、この文献の全体は引用によって本願に援用される。
本発明の実施形態は、包括的に言えば、半導体発光ダイオード(light emitting diode:LED)に関し、詳しくは、基板上に製造されたLEDに関し、基板は、後に、エピタキシャルリフトオフ(epitaxial lift-off:ELO)技術を用いて、非破壊的手法でLEDから除去される。
従来の手法では、III−V族半導体デバイスは、まず、有機金属気相成長(metal-organic chemical vapor deposition:MOCVD)又は分子線エピタキシ(molecular beam epitaxy:MBE)によって、バルク半導体基板上に様々な材料の様々な組合せを含むデバイスのアクティブ層を成長させることによって形成される。基板は、非常に規則的な原子の構成を有する結晶テンプレート(例えば、GaAs又はInP)を提供し、この上にアクティブ層が成長される。基板は、デバイスの動作には貢献しない。基板は、最終的なデバイスの一部として残り、又は製造工程の間に除去され、少なくとも部分的な機械的安定性を提供する他の構造又はハンドルに取り付けられたアクティブ層が残される。最も一般的には、基板は、機械的な研摩及び化学エッチングの組合せによって除去される。基板は、このようにして効果的に除去されるが、プロセス中に破壊されてしまう。
ここに開示する実施形態は、以下に限定されるものではないが、エピタキシャルリフトオフを用いて薄膜発光ダイオード構造を製造する方法及びエピタキシャルリフトオフを用いて製造された薄膜発光ダイオード構造を含む。
エピタキシャルリフトオフプロセスを用いて薄膜発光ダイオードを製造する方法の実施形態は、基板上に犠牲層を形成するステップと、エピタキシャル成長によって犠牲層上に発光ダイオード構造を形成するステップとを有する。方法は、更に、発光ダイオード構造上に光反射層を形成するステップを有する。方法は、更に、エッチングプロセスを用いて基板から犠牲層を除去し、発光ダイオード構造から基板を分離するステップを有する。
幾つかの実施形態では、方法は、犠牲層上に第1のコンタクト層を形成するステップを有する。方法は、更に、第1のコンタクト層上に第1のクラッド層を形成するステップと、第1のクラッド層上に多重量子井戸アクティブ層を形成するステップと、多重量子井戸アクティブ層上に第2のクラッド層を形成するステップとを有していてもよい。方法は、更に、第2のクラッド層上に第2のコンタクト層を形成するステップを有していてもよい。
幾つかの実施形態では、方法は、犠牲層を除去する前に、光反射層にハンドルを取り付けるステップを更に有する。
幾つかの実施形態では、方法は、犠牲層を除去した後に、発光ダイオード構造及び光反射層をダイシングして複数の発光ダイオードを形成するステップを更に有する。
幾つかの実施形態では、発光ダイオード構造を形成するステップは、III−V族半導体発光ダイオード構造を形成するステップを含む。幾つかの実施形態では、基板は、約3インチから約12インチの範囲の直径を有する。
幾つかの実施形態では、方法は、第1の発光ダイオードの製造の後に、基板を用いて1つ以上の更なる薄膜発光ダイオードを製造するステップを更に有する。幾つかの実施形態では、方法は、エピタキシャルリフトオフプロセスを用いて薄膜発光ダイオードを形成するために以前に使用された基板を受け取るステップと、この基板を用いて更なる薄膜発光ダイオードを形成するステップとを有する。
他の実施形態は、基板を有さない薄膜III−V族半導体発光ダイオードであり、薄膜III−V族半導体発光ダイオードは、第1のコンタクト層と、第1のコンタクト層上に形成された第1のクラッド層とを備える。発光ダイオードは、更に、第1のクラッド層上に形成された多重量子井戸アクティブ層を備える。発光ダイオードは、更に、多重量子井戸アクティブ層上に形成された第2のクラッド層と、第2のクラッド層上に形成された第2のコンタクト層と、第2のコンタクト層上に形成された光反射層とを備える。
幾つかの実施形態では、光反射層は、金属層を含む。幾つかの実施形態では、光反射層は、少なくとも1つの誘電体材料の層を含む。
幾つかの実施形態では、発光ダイオードは、光反射層に取り付けられたハンドルを更に備える。幾つかの実施形態では、ハンドルは、金属、ポリマ又はこれらの両方を含む。幾つかの実施形態では、ハンドルの厚さは、約5μmから約50μmの範囲内である。
幾つかの実施形態では、ハンドルは、光反射層に恒久的に取り付けられている。幾つかの実施形態では、ハンドルは、光反射層に一時的に取り付けられている。
他の実施形態は、エピタキシャルリフトオフを用いて薄膜発光ダイオードを形成するためのIII−V族半導体積層体を含む。積層体は、基板と、基板上に形成された犠牲層とを備える。積層体は、更に、犠牲層上に形成されたLED構造と、LED構造上に形成された光反射層と、光反射層に取り付けられたハンドルとを備える。
幾つかの実施形態では、光反射層は、金属層を含む。幾つかの実施形態では、基板は、約3インチから約12インチの範囲の直径を有する。幾つかの実施形態では、LED構造は、犠牲層上に形成された第1のコンタクト層と、第1のコンタクト層上に形成された第1のクラッド層と、第1のクラッド層上に形成された多重量子井戸アクティブ層とを含む。LED構造は、更に、多重量子井戸アクティブ層上に形成された第2のクラッド層と、第2のクラッド層上に形成された第2のコンタクト層とを含む。幾つかの実施形態では、第1のコンタクト層及び第2のコンタクト層は、第1のクラッド層及び第2のクラッド層より高濃度にドーピングされている。
幾つかの実施形態では、犠牲層は、AlGaAs材料を含む。
以上の概要は、以下の詳細な説明において更に記述する概念の選択を紹介したものにすぎない。この概要は、特許請求される主題の主要な又は不可欠の特徴を特定するものではなく、特許請求の範囲を制限するために用いられることは意図していない。
これらの図面は、ここに説明する実施形態を例示するものであり、相対的サイズ及び寸法を示す意図はなく(例えば、これらの実際の寸法を反映していない)、実施例又は実施形態の範囲を制限する意図もない。同じ又は略々同じ部材については、複数の図面に亘って同様の符号を付している。
一実施形態におけるエピタキシャルリフトオフプロセスの前のデバイス構造の一具体例を示す図である。 一実施形態に基づく、エピタキシャルリフトオフプロセスの後のハンドル上のデバイス構造及び分離された基板の一具体例を示す図である。 一実施形態に基づく発光ダイオードの製造プロセスの幾つかの具体例のフローチャートである。 一実施形態に基づく発光ダイオード構造を形成するためのプロセスの一具体例のフローチャートである。
例示的な実施形態は、発光ダイオード(LED)、特に、基板を有さない薄膜LEDの製造の間に、エピタキシャルリフトオフ(ELO)技術を用いる。上述のように、従来の製造技術では、デバイスが適所に形成され、基板から分離される際に基板が破壊されることがあった。これとは対照的に、幾つかの実施形態に基づくエピタキシャルリフトオフプロセスは、ウェハ上にLED構造が形成された後に、LED構造のウェハから基板を非破壊的に除去でき、これにより、更なるLEDの製造に基板を再利用できる。例えば、幾つかの実施形態では、4インチのウェハは、5,000〜2万個のLED構造を収容できる。幾つかの実施形態では、4インチのウェハは、2万個以上のLED構造を収容できる。化学エッチングを用いて、基板とエピタキシャル層との間に成長された犠牲剥離層(sacrificial release layer)を除去して、エピタキシャル層を基板から分離することができる。そして、基板は、再研磨工程によって再生され、他の一連の成長のための結晶テンプレートとして再利用することができる。幾つかの実施形態では、更なるエピタキシャル層を形成するために基板を最大10回再利用できる。幾つかの実施形態では、更なるLED構造の薄膜を形成するために基板を10回以上再利用できる。基板の完全性を維持しながらエピタキシャル成長された層を除去する能力は、ELOプロセスに特有のものであり、他の周知の技術では、実現が困難又は不可能である。
一実施形態においては、LED製造プロセスは、基板上のエピタキシャル犠牲剥離層上に1つ以上のLED構造をエピタキシャル成長させることで開始される。幾つかの実施形態では、剥離層の厚さは、8〜10nmである。幾つかの実施形態では、エピタキシャル犠牲剥離層は、エピタキシャル犠牲剥離層が成長される基板に格子整合される。犠牲剥離層の材料は、LED構造の他方の層に比べて、エッチング速度が非常に速い。例えば、幾つかの実施形態では、GaAs基板上のエピタキシャル成長のための犠牲剥離層は、Alを多く含有するAlGaAsを含む。LED構造上には、光反射層及びハンドルを形成してもよい。ハンドルは、1つ以上の金属、1つ以上のポリマ又はこれらの両方を含んでいてもよい。層及びハンドルが形成された後に、基板又はLED構造を破損しない手法でLED構造のウェハを基板から分離するエッチングプロセスによって剥離層を除去する。ハンドル及び/又は光反射層によって加わる引張応力によって、外部の機械的な介入なしで薄膜層をリフトオフすることができ、LED構造に重みを追加したり、リフトオフのために基板又は剥離層上にカプトン又はワックスを塗布したりする必要はない。
各LED構造は、アンドープ多重量子井戸アクティブ層を取り囲む透明なn及びp型クラッド層を備え、これは、LEDの設計波長で発光するように設計されている。ウェハのトップには、1つ以上の光反射層が堆積され、これがLEDの背面となる。幾つかの実施形態では、1つ以上の光反射層のそれぞれは、10nm〜1,000nmの間の厚さに形成される。光反射層は、例えば、金属層(例えば、銀)及び/又は複数の誘電体材料の層を含んでいてもよい。光反射層は、少なくとも2つの目的に役立ち、すなわち、デバイスによって出射された光を反射する光リフレクタを構成すると共に、ハンドルとエピタキシャル層との間の接合層として機能する。幾つかの実施形態では、光反射層は、少なくともある程度の強度をLED構造に提供できる。ハンドル層を含む実施形態では、ハンドルは、光反射層上に適用又は形成され、ELOプロセスの後にエピタキシャル層に機械的安定性を提供する。幾つかの実施形態では、ハンドルは、銅、他の同様の金属又は金属の組合せを含む材料から形成してもよい。幾つかの実施形態では、ハンドルは、ポリマ、ポリマの組合せ、又は1つ以上の金属と1つ以上のポリマの組合せを含む材料から形成してもよい。幾つかの実施形態では、ハンドルは、5μm〜50μmの範囲の厚さを有することができる。
図1は、一実施形態に基づく、発光ダイオードデバイス100を形成するためのIII−V族半導体積層体95の一具体例を図式的に示している。デバイス100は、発光ダイオード構造110と、LED構造110上に形成された光反射層112と、光反射層112に取り付けられたハンドル114とを備える。半導体積層体95は、基板116を備え、基板116は、剥離層118を支持し、この上にLED構造110が形成されている。
LED構造110は、複数のエピタキシャル層を備え、エピタキシャル層は、多重量子井戸(multiple quantum well:MQW)アクティブ層120と、MQWアクティブ層120の一方の側に形成された第1のクラッド層122と、第1のクラッド層122の反対側であるMQWアクティブ層120の他方の側に形成された第2のクラッド層124と、第1のクラッド層122の下に形成されたトップコンタクト層126と、第2のクラッド層124の上に形成されたバックコンタクト層128とを含む。幾つかの実施形態では、トップコンタクト層126は、2×1018(2E18)cm−3〜5E18cm−3の範囲でドーピングされ、バックコンタクト層128は、2E18cm−3〜5E18cm−3の範囲でドーピングされる。剥離層118は、LED構造110の全ての層を成長させる前に成長させてもよく、基板116とトップコンタクト層126との間に形成される。光反射層112は、バックコンタクト層128上に形成してもよく、LED構造110が生成する光、詳しくは、MQWアクティブ層120が生成する光を反射するように構成できる。例えば、LED構造110であるエピタキシャル層、剥離層118、基板116及び/又は光反射層112は、何れも、隣接層上に直接的に形成してもよく、隣接層上に間接的に、すなわち、バッファ又はダイオードを介在させて形成してもよい。
ハンドル114を光反射層112に固定し又は光反射層112上に形成し、これによって、デバイス100が基板116から分離された後に、LED構造110及び光反射層112を機械的に支持してもよい。ハンドル118は、光反射層112に恒久的に取り付けてもよく、一時的に取り付けてもよい。
全てのエピタキシャル層が成長された後に化学エッチングを用いて、剥離層118を除去し、これによって、デバイス100のエピタキシャル層を基板116から分離する。幾つかの実施形態では、更なるウェハを製造するために、基板116を10回まで再利用できる。
剥離層118を除去した後は、LED構造110は、基板116による機械的な支持を失うので、柔軟になることがある。幾つかの実施形態では、バックコンタクト層128、光反射層112及び/又はハンドル114は、LED構造110を機械的に支持するために十分な引張強度を有し、これによって、剥離層118を除去した後の取り扱いの間にLED構造110の完全性が損なわれず、歩留まりを高くすることができる。例えば、幾つかの実施形態では、堆積及びリフトオフプロセスからの機能デバイスの製造歩留まりが少なくとも90%になる。幾つかの実施形態では、堆積及びリフトオフプロセスからの機能デバイスの製造歩留まりは、少なくとも95%に達する。
図2は、一実施形態に基づく、ELOプロセスの後の図1のデバイス100及び基板116の一具体例を図式的に示している。ELOプロセスの後、剥離層118は、(例えば、エッチングによって)除去され、デバイス100のトップコンタクト層126が露出し、デバイス100が基板116から分離される。デバイス100は、ハンドル114を含んでいてもよい。基板116は、他の一連の成長に使用する準備のために、清掃及び再研磨してもよい。デバイス100のエピタキシャル層は、デバイスの更なる処理を可能にするために、一時的な接着剤を用いて、支持体、例えば、シリコン基板、ガラス基板、サファイア基板又は金属基板(図示せず)に一時的に取り付けてもよい。支持体は、デバイスに機械的安定性を追加するために有用であり、支持体がなければ、機械的安定性を提供するのはハンドル層114のみであるため、デバイス100が柔軟になることがある。そして、例えば、従来のリソグラフィック技術を用いて、デバイス100のエピタキシャル層を処理して、複数のLEDデバイスを形成してもよい。処理の後に、デバイス100のエピタキシャル層を支持体から取り外し、複数の個々のデバイスにダイシング、カット又は他の手法で分割し、これらを個別にパッケージ化してもよい。幾つかの実施形態では、デバイスを複数の個々のデバイスに分割した後、個々のデバイスは、約50μm〜1,000μmのサイズとなってもよい。
一実施形態においては、図1及び図2を用いて上述したようなELOプロセスを用いて製造されたLEDは、外部電圧バイアスに接続されると、設計波長で発光する。デバイスの発光多重量子井戸アクティブ層120は、あらゆる方向に発光することがある。光反射層112は、デバイスの背面に向かって出射された光を正面に向け直すミラーとして機能する。デバイス100のエピタキシャル層は、ELOプロセスによって反転され、したがって、デバイスは、デバイスのトップ又は発光面(すなわち、トップコンタクト層126)が、基板116に最も近いエピタキシャル層積層体のボトムに形成されるように成長される。第1のクラッド層122及び第2のクラッド層124は、デバイス100のアクティブ層(例えば、MQWアクティブ層120)にキャリアを閉じ込める。
図3は、一実施形態に基づいて発光ダイオードを製造するプロセス300の幾つかの具体例のフローチャートである。プロセス300は、ステップ302から開始する。ステップ304では、基板(例えば、基板116)上に犠牲層(例えば、剥離層118)を形成する。ステップ306では、エピタキシャル成長によって犠牲層上に発光ダイオード構造(例えば、LED構造110)を形成する。発光ダイオード構造を形成するプロセスの一具体例は、後に図4を用いて説明する。ステップ308では、発光ダイオード構造上に光反射層(例えば、光反射層112)を形成する。ステップ310では、エッチングプロセスを用いて基板から犠牲層を除去し、発光ダイオード構造から基板を分離する。プロセス300は、ステップ312で終了する。一実施形態においては、プロセス300によって、1つ以上のエピタキシャル材料を用いて、3インチ、4インチ、5インチ、6インチ、7インチ、8インチ、9インチ、10インチ、11インチ又は12インチの直径のウェハ、又は約3〜12のインチの任意の直径を有するウェハ上に、基板を有さない薄膜LEDを製造することができる。
他の実施例においてはステップ310で犠牲層を除去する前に、ステップ314において、光反射層上にハンドル(例えば、ハンドル114)を形成する。更に他の実施形態では、ステップ316において、基板を研磨し、他の発光ダイオードを製造するために再利用する。この実施形態では、プロセス300は、ステップ302に戻って製造プロセスを繰り返す。
図4は、一実施形態に基づいて図3のステップ306に示す発光ダイオード構造を形成するプロセスの一具体例のフローチャートである。ステップ306を実行するためのプロセスは、ステップ402から開始する。ステップ404では、犠牲層上に第1のコンタクト層(例えば、トップコンタクト層126)を形成する。ステップ406では、第1のコンタクト層上に第1のクラッド層(例えば、クラッド122)を形成する。ステップ408では、第1のクラッド層上にMQWアクティブ層(例えば、MQWアクティブ層120)を形成する。ステップ410では、MQWアクティブ層上に第2のクラッド層(例えば、クラッド124)を形成する。ステップ412では、第2のクラッド層上に第2のコンタクト層(例えば、バックコンタクト層128)を形成する。ステップ306を実行するプロセスは、ステップ414で終了する。
幾つかの実施形態では、ELOプロセスによって、従来の基板研削/エッチング除去プロセスを用いて製造されるデバイスと同等のデバイスを製造できる。III−V族半導体製造における基板コストは、全体的なコストのうちの大きな割合を占めているため、基板を複数回再利用できるようにすることによって、コストを大幅に削減することができる。ELOを用いれば、基板の再利用によって、他の製造技術より安価にLEDを製造できる。更に、幾つかの実施形態に基づくELOプロセスによって、高い歩留まりが実現される。エピタキシャル成長又はELOプロセスから生じる材料欠陥の影響は、欠陥が生じた位置のデバイスに限定される。したがって、隣接するデバイスを含む他のデバイスは、このような欠陥の影響を受けない。
ELOプロセスの他の利点は、基板が完全に除去される点である。幾つかの実施形態では、これによって、ELO LEDは、基板層を介在させることなく、ヒートシンクに直接的に取り付けることができる。したがって、基板がないことによって、基板がある場合に比べてより低い温度でLEDを動作させることができる。動作温度の低減によって、LED効率が向上し、LED寿命が延長される。
これまで本発明の幾つかの例示的な実施形態を説明したが、様々な変更、修正及び改良を容易に想到できることは、当業者にとって明らかである。例えば、幾つかの実施形態では、ELOプロセスを用いて、大型基板(例えば、直径約3〜12インチの間の基板)上にLED構造を製造してもよい。幾つかの実施形態では、ELOプロセスを用いて、小型の低輝度LEDから大型の高輝度LEDまでの様々なLEDを製造することができる。このような変更、修正及び改良は、この開示の一部であり、本発明の範囲に含まれる。すなわち、上述の説明及び図面は、例示的なものにすぎない。

Claims (20)

  1. エピタキシャルリフトオフプロセスを用いて薄膜発光ダイオードを製造する方法において、
    基板上に犠牲層を形成するステップと、
    エピタキシャル成長によって前記犠牲層上に発光ダイオード構造を形成するステップと、
    前記発光ダイオード構造上に光反射層を形成するステップと、
    エッチングプロセスを用いて前記基板から犠牲層を除去し、前記発光ダイオード構造から前記基板を分離するステップとを有する方法。
  2. 前記エピタキシャル成長によって前記犠牲層上に発光ダイオード構造を形成するステップは、
    前記犠牲層上に第1のコンタクト層を形成するステップと、
    前記第1のコンタクト層上に第1のクラッド層を形成するステップと、
    前記第1のクラッド層上に多重量子井戸アクティブ層を形成するステップと、
    前記多重量子井戸アクティブ層上に第2のクラッド層を形成するステップと、
    前記第2のクラッド層上に第2のコンタクト層を形成するステップとを含む請求項1記載の方法。
  3. 前記犠牲層を除去する前に、前記光反射層にハンドルを取り付けるステップを更に有する請求項1記載の方法。
  4. 前記犠牲層を除去した後に、前記発光ダイオード構造及び前記光反射層をダイシングして複数の発光ダイオードを形成するステップを更に有する請求項1記載の方法。
  5. 前記発光ダイオード構造から前記基板を分離した後に、前記基板を用いて1つ以上の更なる薄膜発光ダイオードを製造するステップを更に有する請求項1記載の方法。
  6. 前記発光ダイオード構造を形成するステップは、III−V族半導体発光ダイオード構造を形成するステップを含む請求項1記載の方法。
  7. 前記基板は、約3インチから約12インチの範囲の直径を有する請求項1記載の方法。
  8. エピタキシャルリフトオフプロセスを用いて薄膜発光ダイオードを製造する方法において、
    エピタキシャルリフトオフプロセスを用いて薄膜発光ダイオードを形成するために以前に使用された基板を受け取るステップと、
    前記基板上に犠牲層を形成するステップと、
    エピタキシャル成長によって前記犠牲層上に発光ダイオード構造を形成するステップと、
    前記発光ダイオード構造上に光反射層を形成するステップと、
    エッチングプロセスを用いて前記基板から犠牲層を除去し、前記発光ダイオード構造から前記基板を分離するステップとを有する方法。
  9. 基板を有さない薄膜III−V族半導体発光ダイオードにおいて、
    第1のコンタクト層と、
    前記第1のコンタクト層上に形成された第1のクラッド層と、
    前記第1のクラッド層上に形成された多重量子井戸アクティブ層と、
    前記多重量子井戸アクティブ層上に形成された第2のクラッド層と、
    前記第2のクラッド層上に形成された第2のコンタクト層と、
    前記第2のコンタクト層上に形成された光反射層とを備える発光ダイオード。
  10. 前記光反射層は、金属層を含む請求項9記載の発光ダイオード。
  11. 前記光反射層は、少なくとも1つの誘電体材料の層を含む請求項9記載の発光ダイオード。
  12. 前記光反射層に取り付けられたハンドルを更に備える請求項9記載の発光ダイオード。
  13. 前記ハンドルの厚さは、約5μmから約50μmの範囲内である請求項12記載の発光ダイオード。
  14. 前記ハンドルは、前記光反射層に恒久的に取り付けられている請求項12記載の発光ダイオード。
  15. 前記ハンドルは、前記光反射層に一時的に取り付けられている請求項12記載の発光ダイオード。
  16. エピタキシャルリフトオフを用いて薄膜発光ダイオードを形成するためのIII−V族半導体積層体において、
    基板と、
    前記基板上に形成された犠牲層と、
    前記犠牲層上に形成されたLED構造と、
    前記LED構造上に形成された光反射層と、
    前記光反射層に取り付けられたハンドルとを備えるIII−V族半導体積層体。
  17. 前記光反射層は、金属層を含む請求項16記載のIII−V族半導体積層体。
  18. 前記基板は、約3インチから約12インチの範囲の直径を有する請求項16記載のIII−V族半導体積層体。
  19. 前記LED構造は、
    前記犠牲層上に形成された第1のコンタクト層と、
    前記第1のコンタクト層上に形成された第1のクラッド層と、
    前記第1のクラッド層上に形成された多重量子井戸アクティブ層と、
    前記多重量子井戸アクティブ層上に形成された第2のクラッド層と、
    前記第2のクラッド層上に形成された第2のコンタクト層とを含み、
    前記第1のコンタクト層及び第2のコンタクト層は、前記第1のクラッド層及び第2のクラッド層より高濃度にドーピングされている請求項16記載のIII−V族半導体積層体。
  20. 前記犠牲層は、AlGaAs材料を含む請求項16記載のIII−V族半導体積層体。
JP2014533412A 2011-09-30 2012-09-28 エピタキシャルリフトオフによって製造される発光ダイオード Pending JP2014532307A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161541896P 2011-09-30 2011-09-30
US61/541,896 2011-09-30
PCT/US2012/057986 WO2013049614A1 (en) 2011-09-30 2012-09-28 Light emitting diode fabricated by epitaxial lift-off

Publications (1)

Publication Number Publication Date
JP2014532307A true JP2014532307A (ja) 2014-12-04

Family

ID=47190119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014533412A Pending JP2014532307A (ja) 2011-09-30 2012-09-28 エピタキシャルリフトオフによって製造される発光ダイオード

Country Status (5)

Country Link
US (1) US20130082239A1 (ja)
EP (1) EP2761677B1 (ja)
JP (1) JP2014532307A (ja)
TW (1) TWI588923B (ja)
WO (1) WO2013049614A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9879357B2 (en) 2013-03-11 2018-01-30 Tivra Corporation Methods and systems for thin film deposition processes
US9487885B2 (en) 2012-06-14 2016-11-08 Tivra Corporation Substrate structures and methods
US9105286B2 (en) 2013-07-30 2015-08-11 HGST Netherlands B.V. Method using epitaxial transfer to integrate HAMR photonic integrated circuit (PIC) into recording head wafer
DE102019003069B4 (de) * 2019-04-30 2023-06-01 Azur Space Solar Power Gmbh Stapelförmige hochsperrende lll-V-Halbleiterleistungsdioden

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056956A (ja) * 2003-07-31 2005-03-03 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005123530A (ja) * 2003-10-20 2005-05-12 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2006516066A (ja) * 2002-09-30 2006-06-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体構成素子及び製造方法
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
JP2008282851A (ja) * 2007-05-08 2008-11-20 Hitachi Cable Ltd 半導体発光素子
JP2009054693A (ja) * 2007-08-24 2009-03-12 Showa Denko Kk 発光ダイオードの製造方法
JP2010016055A (ja) * 2008-07-01 2010-01-21 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP2010504649A (ja) * 2006-09-20 2010-02-12 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 転写可能な半導体構造、デバイス、及びデバイスコンポーネントを作成するための剥離方法
JP2010205943A (ja) * 2009-03-04 2010-09-16 Canon Inc 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
US20110124139A1 (en) * 2009-11-24 2011-05-26 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
JP2011142231A (ja) * 2010-01-07 2011-07-21 Hitachi Cable Ltd 半導体発光素子及びledランプ、並びに半導体発光素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
AU1207301A (en) * 1999-10-15 2001-04-30 Avatar Medical, Llc Stabilized proteins
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
ATE525755T1 (de) * 2001-10-12 2011-10-15 Nichia Corp Lichtemittierendes bauelement und verfahren zu seiner herstellung
JP4120600B2 (ja) * 2004-02-26 2008-07-16 信越半導体株式会社 発光素子の製造方法
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP4985260B2 (ja) * 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP4721017B2 (ja) * 2008-04-07 2011-07-13 ソニー株式会社 半導体デバイスの製造方法
WO2009148253A2 (ko) * 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
US8435816B2 (en) * 2008-08-22 2013-05-07 Lattice Power (Jiangxi) Corporation Method for fabricating InGaAlN light emitting device on a combined substrate
TWI671811B (zh) * 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
KR100969131B1 (ko) * 2010-03-05 2010-07-07 엘지이노텍 주식회사 발광 소자 제조방법
US8657994B2 (en) * 2011-04-01 2014-02-25 Alta Devices, Inc. System and method for improved epitaxial lift off
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516066A (ja) * 2002-09-30 2006-06-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体構成素子及び製造方法
JP2005056956A (ja) * 2003-07-31 2005-03-03 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005123530A (ja) * 2003-10-20 2005-05-12 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
JP2010504649A (ja) * 2006-09-20 2010-02-12 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 転写可能な半導体構造、デバイス、及びデバイスコンポーネントを作成するための剥離方法
JP2008282851A (ja) * 2007-05-08 2008-11-20 Hitachi Cable Ltd 半導体発光素子
JP2009054693A (ja) * 2007-08-24 2009-03-12 Showa Denko Kk 発光ダイオードの製造方法
JP2010016055A (ja) * 2008-07-01 2010-01-21 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP2010205943A (ja) * 2009-03-04 2010-09-16 Canon Inc 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
US20110124139A1 (en) * 2009-11-24 2011-05-26 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
JP2011142231A (ja) * 2010-01-07 2011-07-21 Hitachi Cable Ltd 半導体発光素子及びledランプ、並びに半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20130082239A1 (en) 2013-04-04
TWI588923B (zh) 2017-06-21
EP2761677A1 (en) 2014-08-06
EP2761677B1 (en) 2019-08-21
WO2013049614A1 (en) 2013-04-04
TW201316439A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
US6607931B2 (en) Method of producing an optically transparent substrate and method of producing a light-emitting semiconductor chip
US7550305B2 (en) Method of forming light-emitting element
JP6429872B2 (ja) 基板ウェハ上に形成された発光デバイスを分離する方法
US8039864B2 (en) Semiconductor light emitting device and fabrication method for the same
US20080128722A1 (en) Fabrication of Semiconductor Devices
JP2003234542A (ja) 窒化物系共振器半導体構造の製造方法
KR20070013299A (ko) SiC 기판상에 형성된 GaN막을 위한 리프트오프프로세스 및 그 방법을 이용하여 제조된 장치
TW200524180A (en) Light-emitting semiconductor device, manufacturing method thereof, and electrode forming method
JP2010219502A (ja) 発光素子
JP2020519026A (ja) 基板を除去する方法
JP2009231478A (ja) 半導体素子の製造方法
JP2007258672A (ja) 発光ダイオード及びその製造方法
JP2009117744A (ja) ZnO系半導体素子の製造方法
JP6978206B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2014532307A (ja) エピタキシャルリフトオフによって製造される発光ダイオード
JP5164641B2 (ja) 電流狭窄型半導体発光素子の製造方法
CN107591463B (zh) 发光组件及发光组件的制造方法
JP2010080937A (ja) AlGaAs支持基板の製造方法、エピタキシャルウエハの製造方法、LEDの製造方法、AlGaAs支持基板、エピタキシャルウエハおよびLED
CN107735870B (zh) 发光组件以及发光组件的制造方法
JP2006013381A (ja) 発光素子
JP2012231193A (ja) 電流狭窄型半導体発光素子
JP2005056956A (ja) 発光素子の製造方法
KR100843409B1 (ko) 반도체 단결정 및 반도체 발광소자 제조방법
JP2010003918A (ja) 面発光レーザおよびその製造方法
JP6013897B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140820

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170425