JP2005121553A - プローブカード及び半導体チップの試験方法 - Google Patents

Abstract

【課題】 周辺回路の影響を受けやすいプローブ試験のＡＣ試験において、プローブカード上の部品、配線の寄生容量を軽減し、最適なＡＣ試験を行うプローブカードを提供する。
【解決手段】 本発明のプローブカードは、複数の半導体チップが形成された被試験ウエハの１つの半導体チップに対してＤＣ試験を行うためのＤＣ試験専用の配線及び探針と、他の１つの半導体チップに対してＡＣ試験を行うためのＡＣ試験専用の配線及び探針と、を有する。
【選択図】図１

Description

本発明は、半導体のプローブ試験を行うプローブカード及び半導体チップの試験方法に関するものである。

半導体装置の製造工程において、被試験ウエハ上に形成された複数の半導体チップの良否をプローブ試験により試験する。図３、４を用いて従来例のプローブカード及び半導体チップの試験方法を説明する。図３に従来のプローブカードの構成を示す。図中、１はプローブカード、２は探針、３１〜３４はＤＣ試験用配線、４１〜４４はＡＣ試験用配線、５はリレー、６は試験対象半導体チップ、７はパッド、８は被試験ウエハを示す。プローブ試験は、探針２を試験対象半導体チップ６上のパッド７に接触させ、電気信号を印加、測定することにより行う。１つの半導体チップ上には複数のパッド７が存在し、試験の際には所定の探針２を所定の配列に配置したプローブカードと称する接続用具を用いる。

プローブ試験にはＤＣ特性に係わるＤＣ試験と機能特性に係わる機能試験（ＡＣ試験）とがある。
集積化された回路であるＩＣにおいては、同一パッドに対して同一探針でＤＣ試験、ＡＣ試験を行うことがある。まず、ＤＣ試験では図４（ａ）に示すように、リレー５をＤＣ試験用配線３１〜３４に設定し、入力ピンＩＮ１、ＩＮ２に接続されたＤＣ信号源から電気信号を印加し、出力ピンＯＵＴ１、ＯＵＴ２から取り出した電気信号をＤＣ測定器で測定する。次に、ＡＣ試験では図４（ｂ）に示すように、リレー５をＡＣ試験用配線４１〜４４に設定し、入力ピンＩＮ１に接続されたＡＣ信号源から正弦波を入力し、出力ピンＯＵＴ１から取り出した正弦波の振幅を、ＡＣ測定器で測定する。
特開昭６０−６５５４２号公報

しかし、従来の構造ではＡＣ信号源が出力したＡＣ信号（図４（ｃ）ａ−１）に比べて、リレー５を通った後のＡＣ信号（図４（ｃ）ａ−２）は、リレーの容量、配線の寄生容量の影響により波形が歪んだり、振幅が小さくなってしまい補正作業が必要である。また、出力ピンでもリレーを通る前のＡＣ信号（図４（ｃ）ｂ−１）とＡＣ測定器に取り込まれるるＡＣ信号（ｂ−２）を比べると、リレーの容量、配線の寄生容量にの影響により波形が歪んだり、振幅が小さくなってしまい補正作業が必要である。
そこで本発明は、リレーの容量、配線の寄生容量の影響を軽減できるプローブ試験の試験結果の補正が容易なプローブ、及びそれを用いた半導体チップの試験方法の提供を目的とする。

上記従来の課題を解決するため、本発明は以下の構成を有する。請求項１に記載の発明は、複数の半導体チップが形成された被試験ウエハの１つの半導体チップに対してＤＣ試験を行うためのＤＣ試験専用の配線及び探針と、他の１つの半導体チップに対してＡＣ試験を行うためのＡＣ試験専用の配線及び探針と、を有することを特徴とするプローブカードである。プローブカードが２組より多くの配線及び探針を有していても良い。好ましくは、ＤＣ試験専用の配線及び探針と、ＡＣ試験専用の配線及び探針と、を同数有する（偶数組の配線及び探針を有する。）。

請求項２に記載の発明は、
前記請求項１記載のプローブカードを使用して、１つの半導体チップに対してＤＣ試験を行うと同時に、他の１つの半導体チップに対してＡＣ試験を行い、ＤＣ試験を行った半導体チップに対して次ぎにＡＣ試験を行うことを特徴とする半導体チップの試験方法である。

請求項３に記載の発明は、ＤＣ試験の結果が良品であった半導体チップに対してのみ次ぎのＡＣ試験を行うことを特徴とする請求項２に記載の半導体チップの試験方法である。

本発明の試験方法は、半導体試験装置のプローブ試験を行うに際して、ウエハ上の複数の半導体チップに対応するために配列された探針を配置したプローブカードを使用する。前記プローブカードは半導体チップごとに種類の異なる試験に対応することを特徴としており、前記種類の異なる試験はＤＣ特性に係わるＤＣ試験とＡＣ特性に係わるＡＣ試験に分類する。前記探針群はＤＣ試験、ＡＣ試験それぞれ別のものを使用するため探針周辺の配線は各試験に特化した構成にすることが可能となり、信号伝達時の損失、歪を軽減することができる。

本発明によれば、ＤＣ試験、ＡＣ試験用にそれぞれ別個に配線を設けるため、従来と比較して、探針により近い部分まで配線構成を最適化することが可能になる。また、ＤＣ試験、ＡＣ試験を同時並列に試験を行うことにより試験時間の短縮が可能になる。

以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。

《実施の形態》
図１、２を用いて本発明の実施の形態のプローブカード及び半導体チップの試験方法を説明する。図１は本発明の実施の形態のプローブカードの構成図、図２はｎ番目の半導体チップに対してプローブ試験を行う場合の工程を示す説明図である。図１及び図２において、１はプローブカード、２は探針、３１〜３４はＤＣ試験用配線、４１〜４４はＡＣ試験用配線、６は半導体チップ、７はパッド、８は被試験ウエハを示す。図１及び図２において従来（図３及び図４）箇所には同一の符号を付す。

プローブカード１は探針２、ＤＣ試験用配線３１〜３４、ＡＣ試験用配線４１〜４４から構成される。探針２は複数の半導体チップに対して試験が行えるように配置する。図１おいて２つの半導体チップ６を同時に試験する。配置は進行方向に対して前方をＤＣ試験用の領域、後方をＡＣ試験用の領域とする。実施の形態のプローブカードにはリレーが搭載されておらず、ＤＣ試験用の領域にＤＣ試験専用の配線と探針２が設けられており、ＡＣ試験用の領域にＡＣ試験専用の配線と探針２が設けられている。ＡＣ試験用配線４１、４３にはＡＣ信号を正確に伝達させるため、同軸ケーブルを用いる。

図２を用いて本発明の半導体チップの試験方法を説明する。プローブ試験の際にはプローブカード１をウエハ８上の半導体チップ６に位置合わせし、探針２をパッド７に接触させて電気信号の送受信を行うことにより、試験を行う。図２において（１）はｎ番目の半導体チップに対してＤＣ試験を行う場合の探針位置、（２）は前記ｎ番目の半導体チップに対してＡＣ試験を行う場合の探針位置を示す。探針位置が（１）の場合はｎ番目の半導体チップに対するＤＣ試験とｎ−１番目の半導体チップに対するＡＣ試験を同時並列に行う。次工程では探針位置を（２）に移動し、ｎ番目の半導体チップに対するＡＣ試験とｎ＋１番目の半導体チップに対するＤＣ試験を同時並列に行う。
前記ｎ番目の半導体チップに対するＡＣ試験は前工程のＤＣ試験にて良品と判別されたもののみに対して行う。

実施の形態のプローブカードは、複数のチップのＤＣ試験とＡＣ試験とを同時に行うことができる。実施の形態のプローブカードは、リレーを有しておらず、ＤＣ試験専用の配線及び探針と、ＡＣ試験専用の配線及び探針を有する。リレーの切り換えのための配線が不要である故に配線が短くなる。この構成により、リレーの容量の影響を無くすことが出来、且つ配線の寄生容量の影響を軽減できる
本発明の半導体チップの試験方法により、本発明のプローブカードを用いて、各半導体チップのＤＣ試験及びＡＣ試験を行うことができる。

本発明のプローブカード及び半導体チップの試験方法は、半導体チップの試験用プローブカード及び半導体チップの試験方法として有用である。

本発明の実施の形態におけるプローブカードの構成図 本発明の実施の形態におけるプローブ試験方法の説明図 従来のプローブカードの構成図 図４(ａ)は従来のプローブカードでのＤＣ試験時の構成図、図４(ｂ)は従来のプローブカードでのＡＣ試験時の構成図、図４(ｃ)はＡＣ信号波形ａ−１、ａ−２、ｂ−１及びｂ−２の波形図

符号の説明

１ プローブカード
２ 探針
５ リレー
６ 半導体チップ
７ パッド
８ ウエハ
３１、３２、３３、３４ ＤＣ試験用配線
４１、４２、４３、４４ ＡＣ試験用配線

Claims (3)

1. 複数の半導体チップが形成された被試験ウエハの１つの半導体チップに対してＤＣ試験を行うためのＤＣ試験専用の配線及び探針と、他の１つの半導体チップに対してＡＣ試験を行うためのＡＣ試験専用の配線及び探針と、を有することを特徴とするプローブカード。
2. 前記請求項１記載のプローブカードを使用して、１つの半導体チップに対してＤＣ試験を行うと同時に、他の１つの半導体チップに対してＡＣ試験を行い、ＤＣ試験を行った半導体チップに対して次ぎにＡＣ試験を行うことを特徴とする半導体チップの試験方法。
3. ＤＣ試験の結果が良品であった半導体チップに対してのみ次ぎのＡＣ試験を行うことを特徴とする請求項２に記載の半導体チップの試験方法。

Images