JP2005070110A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2005070110A JP2005070110A JP2003208765A JP2003208765A JP2005070110A JP 2005070110 A JP2005070110 A JP 2005070110A JP 2003208765 A JP2003208765 A JP 2003208765A JP 2003208765 A JP2003208765 A JP 2003208765A JP 2005070110 A JP2005070110 A JP 2005070110A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- signal
- drain
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】走査信号の電位を低減させることのできる液晶表示装置を得る。
【解決手段】液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、
第1のゲート信号線からの走査信号によってオンされる第1のn型スイッチング素子と、第2のゲート信号線からの走査信号によってオンされる第2のp型スイッチング素子と、第3のゲート信号線からの走査信号によってオンされる第3のp型スイッチング素子と、第4のゲート信号線からの走査信号によってオンされる第4のn型スイッチング素子と、
前記第1のn型スイッチング素子あるいは第3のp型スイッチング素子を介して第1のドレイン信号線から映像信号が供給される第1の画素電極と、
前記第2のp型スイッチング素子あるいは第4のn型スイッチング素子を介して第2のドレイン信号線から映像信号が供給される第2の画素電極とを備える。
【選択図】 図1
【解決手段】液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、
第1のゲート信号線からの走査信号によってオンされる第1のn型スイッチング素子と、第2のゲート信号線からの走査信号によってオンされる第2のp型スイッチング素子と、第3のゲート信号線からの走査信号によってオンされる第3のp型スイッチング素子と、第4のゲート信号線からの走査信号によってオンされる第4のn型スイッチング素子と、
前記第1のn型スイッチング素子あるいは第3のp型スイッチング素子を介して第1のドレイン信号線から映像信号が供給される第1の画素電極と、
前記第2のp型スイッチング素子あるいは第4のn型スイッチング素子を介して第2のドレイン信号線から映像信号が供給される第2の画素電極とを備える。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は液晶表示装置に係り、いわゆるアクティブ・マトリクス型と称される液晶表示装置に関する。
【0002】
【従来の技術】
この種の液晶表示装置として、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によってオンする第1のスイッチング素子と第2のスイッチング素子と、第1のスイッチング素子を介して第1のドレイン信号線からの映像信号を供給する第1の画素電極と、第2のスイッチング素子を介して第2のドレイン信号線からの映像信号線を供給する第2の画素電極とを備えたものが知られている(特許文献1参照)。
【0003】
第1の画素電極と第2の画素電極との間の電圧差に応じて発生する電界によって、当該画素の液晶の光透過率を制御するようになっている。
【0004】
このように構成した液晶表示装置は、第1の画素電極と第2の画素電極との間に生じる電位差の中点電位を基準にして、該第1の画素電極に供給される映像信号を正極側の電位に、第2の画素電極に供給される映像信号を負極側の電位に設定することができるので、それぞれの各電位を小さくできる効果を有する。
【0005】
そして、このような構成において、液晶にいわゆる分極が発生するのを回避させるため、たとえば1フレーム毎に第1の画素電極に供給される映像信号および第2の画素電極に供給される映像信号を反転させるようにしたものも知られている。
【0006】
【特許文献1】
特開2000−338462号公報
【0007】
【発明が解決しようとする課題】
しかし、このような液晶表示装置において、そのMIS(Metal Insulator Semiconductor)構造からなる各スイッチング素子を、その半導体層として低温度で形成することのできるポリSi等で構成した場合、その耐圧(ゲート、ドレイン間耐圧)が充分でなくなることが顕在化されるに至った。
【0008】
このため、各スイッチング素子をオンさせるためのゲート信号、すなわちゲート信号線に供給するための走査信号の電位を低減させることが要望されるに至った。
【0009】
本発明は、このような事情に基づいてなされたものであり、その目的は、走査信号の電位を低減させることのできる液晶表示装置を提供することにある。
【0010】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段1.
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、第1のゲート信号線からの走査信号によってオンされる第1のn型スイッチング素子と、第2のゲート信号線からの走査信号によってオンされる第2のp型スイッチング素子と、第3のゲート信号線からの走査信号によってオンされる第3のp型スイッチング素子と、第4のゲート信号線からの走査信号によってオンされる第4のn型スイッチング素子と、
前記第1のn型スイッチング素子あるいは第3のp型スイッチング素子を介して第1のドレイン信号線から映像信号が供給される第1の画素電極と、
前記第2のp型スイッチング素子あるいは第4のn型スイッチング素子を介して第2のドレイン信号線から映像信号が供給される第2の画素電極とを備えることを特徴とするものである。
【0011】
手段2.
本発明による液晶表示装置は、手段1の構成を前提に、第1のドレイン信号線からの映像信号と第2のドレイン信号線からの映像信号は極性が異なっていることを特徴とするものである。
【0012】
手段3.
本発明による液晶表示装置は、手段2の構成を前提に、第1のドレイン信号線からの映像信号は少なくとも1フレーム毎に極性が反転することを特徴とするものである。
【0013】
手段4.
本発明による液晶表示装置は、手段3の構成を前提に、第1のドレイン信号線からの映像信号の極性が正で第2のドレイン信号線からの映像信号の極性が負である場合、第1のゲート信号線および第2のゲート信号線に走査信号が供給され、第1のドレイン信号線からの映像信号の極性が負で第2のドレイン信号線からの映像信号の極性が正である場合、第3のゲート信号線および第4のゲート信号線に走査信号が供給されることを特徴とするものである。
【0014】
手段5.
本発明による液晶表示装置は、手段4の構成を前提に、第1のドレイン信号線からの映像信号の極性が正で第2のドレイン信号線からの映像信号の極性が負である場合、第1のゲート信号線の走査信号の極性は正であり第2のゲート信号線の走査信号の極性は負であるとともに、第1のドレイン信号線からの映像信号の極性が負で第2のドレイン信号線からの映像信号の極性が正である場合、第3のゲート信号線の走査信号の極性は負であり第4のゲート信号線の走査信号の極性は正であることを特徴とするものである。
【0015】
手段6.
本発明による液晶表示装置は、たとえば、手段5の構成を前提に、極性が正となる走査信号と極性が負となる走査信号の各波高値はほぼ等しいことを特徴とするものである。
【0016】
手段7.
本発明による液晶表示装置は、手段1の構成を前提に、各スイッチング素子はポリシリコンを半導体とするMIS型トラジスタであることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【0017】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例1.
図2は、本発明による液晶表示装置の一実施例を示す平面図である。まず、液晶を介して互いに対向配置される各基板のうち一方の基板GLS1の液晶側の面には、そのx方向に延在しy方向に並設されるゲート信号線GLが形成され、また、y方向に延在しx方向に並設されるドレイン信号線DLが形成されている。
【0018】
ここで、前記ゲート信号線GLは、図中上側から下側へ互いに隣接された4本の信号線を一組として比較的大きな距離を保って配置されている。そして該一組の各信号線は図中上側から第1のゲート信号線GOL、第2のゲート信号線GOR、第3のゲート信号線GEL、および第4のゲート信号線GERからなっている。
【0019】
また、前記各ドレイン信号線DLは、その隣接方向に近接、遠接、近接、……を繰り返して配置され、これにより、遠接される一対のドレイン信号線DLと前記一組の各ゲート信号線GLを含んで他の隣接する一組の各ゲート信号線GLとで囲まれた矩形の領域(図中太字で囲まれた部分)を画素領域として形成されている。
【0020】
各画素領域には、その画素領域における画素を含んでx方向に並設される画素群を選択する一組の各ゲート信号線GLから走査信号が供給されるとともに、図中左側のドレイン信号線DL(第1のドレイン信号線DLL)からの第1の映像信号と図中右側のドレイン信号線DL(第2のドレイン信号線DLR)からの第2の映像信号とが供給されるようになっている。この画素領域の詳細な構成は後に詳述する。
【0021】
前記各ゲート信号線GLは、例えばその一端において走査信号駆動回路SCCに接続され、この走査信号駆動回路SCCによって、順次走査信号が供給されるようになっている。また、ドレイン信号線DLは、たとえばその一端において映像信号駆動回路IMCに接続され、この映像信号駆動回路IMCによって、前記走査信号の供給のタイミングに合わせて映像信号が供給されるようになっている。
【0022】
なお、走査信号駆動回路SCCおよび映像信号駆動回路IMCには、コントローラCNTLからの信号によって駆動され、該コントローラCNTLには外部から画像信号等の入力信号が供給されるようになっている。
【0023】
図1は、本発明による液晶表示装置の画素の一実施例における等価回路を示した図で、図2の太線枠における部分のそれを示している。
図1において、まず、一画素領域の両側に第1のドレイン信号線DLLと第2のドレイン信号線DLRが走行されている。また、一画素領域の下側に第1のゲート信号線GOL、第2のゲート信号線GOR、第3のゲート信号線GEL、および第4のゲート信号線GERが走行されている。
【0024】
そして、第1のゲート信号線GOLからの走査信号によってオンする第1の薄膜トランジスタNMOSLがあり、このオンされた第1の薄膜トランジスタNMOSLを介して第1のドレイン信号線DLLからの映像信号が供給される第1の画素電極BPXがある。ここで、第1のゲート信号線からの走査信号はその極性が正極であり、第1の薄膜トランジスタNMOSLはnチャネル型のトランジスタとして構成されている。
【0025】
また、第2のゲート信号線GORからの走査信号によってオンする第2の薄膜トランジスタPMOSRがあり、このオンされた第2の薄膜トランジスタPMOSLを介して第2のドレイン信号線DLRからの映像信号が供給される第2の画素電極UPXがある。ここで、第2のゲート信号線からの走査信号はその極性が負極であり、第2の薄膜トランジスタPMOSRはpチャネル型のトランジスタとして構成されている。
【0026】
また、第3のゲート信号線GELからの走査信号によってオンする第3の薄膜トランジスタPMOSLがあり、このオンされた第3の薄膜トランジスタPMOSLを介して第1のドレイン信号線DLRからの映像信号が第1の前記画素電極BPXに供給されるようになっている。ここで、第3のゲート信号線からの走査信号はその極性が負極であり、第3の薄膜トランジスタPMOSLはpチャネル型のトランジスタとして構成されている。
【0027】
さらに、第4のゲート信号線GERからの走査信号によってオンする第4の薄膜トランジスタNMOSRがあり、このオンされた第4の薄膜トランジスタNMOSRを介して第2のドレイン信号線DLRからの映像信号が第2の前記画素電極UPXに供給されるようになっている。ここで、第4のゲート信号線からの走査信号はその極性が正極であり、第4の薄膜トランジスタNMOSRはnチャネル型のトランジスタとして構成されている。
【0028】
ここで、ある1フレーム目で、第1のドレイン信号線DLLに正極の映像信号が供給され、第2のドレイン信号線DLRに負極の映像信号が供給される場合に、そのタイミングに合わせて、第1のゲート信号線GOLに正極の走査信号が供給されるとともに、第2のゲート信号線GORに負極の走査信号が供給されるようになっている。これにより、第1のドレイン信号線DLLの正極の映像信号は第1の薄膜トランジスタNMOSLを介して第1の画素電極BPXに供給され、第2のドレイン信号線DLRの負極映像信号は第2の薄膜トランジスタPMORを介して第2の画素電極UPXに供給されて、その電位差による電界によって液晶を挙動させるようになる。
【0029】
そして、次の1フレーム目で、第1のドレイン信号線DLLに負極の映像信号が供給され、第2のドレイン信号線DLRに正極の映像信号が供給される場合に、そのタイミングに合わせて、第3のゲート信号線GELに負極の走査信号が供給されるとともに、第4のゲート信号線GERに正極の走査信号が供給されるようになっている。これにより、第1のドレイン信号線DLLの負極の映像信号は第3の薄膜トランジスタPMOSLを介して第1の画素電極BPXに供給され、第2のドレイン信号線DLRの正極映像信号は第4の薄膜トランジスタNMORを介して第2の画素電極UPXに供給されて、その電位差による電界によって液晶を挙動させるようになる。
【0030】
図3は、本発明による液晶表示装置の画素の構成の一実施例を示す平面図である。また、図3のIV(a)−IV(a)線における断面図を図4(a)に、IV(b)−IV(b)線における断面図を図4(b)に示している。
【0031】
まず、たとえば透明基板GLS1の表面に、第1の薄膜トランジスタNMOSLの半導体層PS、第2の薄膜トランジスタPMOSRの半導体層PS、第3の薄膜トランジスタPMOSLの半導体層PS、および第4の薄膜トランジスタNMOSRの半導体層PSが形成されている。この半導体層PSはたとえば低温処理で形成されるポリSi(p−Si)から構成されている。
【0032】
そして、これら各半導体層PSをも被って透明基板GLS1の表面には第1の絶縁膜GIが形成されている。この第1の絶縁膜GIは前記各薄膜トランジスタの形成領域においてそれぞれの薄膜トランジスタのゲート絶縁膜として機能するようになっている。
【0033】
該第1の絶縁膜GIの表面には、そのx方向に延在しy方向に並設される第1のゲート信号線GOL、第2のゲート信号線GOR、第3のゲート信号線GEL、および第4のゲート信号線GERが形成されている。
【0034】
この場合、第1のゲート信号線GOLは前記第1の薄膜トランジスタNMOSLの半導体層PSを交差するようにして、第2のゲート信号線GORは前記第2の薄膜トランジスタPMOSRの半導体層PSを交差するようにして、第3のゲート信号線GELは前記第3の薄膜トランジスタPMOSLの半導体層PSを交差するようにして、第4のゲート信号線GERは前記第4の薄膜トランジスタNMOSRの半導体層PSを交差するようにして形成されている。それぞれの各ゲート信号線が対応する薄膜トランジスタのゲート電極として機能させるためである。
【0035】
また、第1の絶縁膜GIの表面には、画素領域の周辺を除く中央部の全域に第1の画素電極BPXが形成されている。この第1の画素電極は透光性の導電膜から構成され、たとえば、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2(酸化スズ)、In2O3(酸化インジウム)等からなっている。
【0036】
そして、前記各ゲート信号線および第1の画素電極BPXをも被って透明基板GLS1の表面には第2の絶縁膜INが形成されている。この第2の絶縁膜INはたとえば次に説明する第1のドレイン信号線DLRおよび第2のドレイン信号線DLRの前記各ゲート信号線に対する層間絶縁膜等としての機能をもつ。
【0037】
第2の絶縁膜INの表面には、前記第1の画素電極BPXを間に位置づけるようにして第1のドレイン信号線DLRおよび第2のドレイン信号線DLRが形成され、これら各ドレイン信号線は図中y方向に延在して配置されている。
【0038】
ここで、第1のドレイン信号線DLLは、その一部にて、第2の絶縁膜INおよび第1の絶縁膜GIを貫通するスルーホールCNT1を通して、第1の薄膜トランジスタNMOSLの半導体層PSの一方の端部に接続され、また、第3の薄膜トランジスタPMOSLの半導体層PSの一方の端部に接続されている。同様に、第2のドレイン信号線DLRは、その一部にて、第2の絶縁膜INおよび第1の絶縁膜GIを貫通するスルーホールCNT1を通して、第2の薄膜トランジスタPMOSRの半導体層PSの一方の端部に接続され、また、第4の薄膜トランジスタNMOSRの半導体層PSの一方の端部に接続されている。
【0039】
また、各ドレイン信号線の形成の際に同時に形成されるものであって、前記各薄膜トランジスタの半導体層PSの他端を前記第1の画素電極BPXに、あるいは後述する第2の画素電極UPXに接続させるための各導電層CDLが形成されている。
【0040】
すなわち、一の導電層CDL1は、第1の薄膜トランジスタNMOSLの半導体層PSの他端に第2の絶縁膜INおよび第1の絶縁膜GIを貫通するスルーホールCNT2を通して接続され、該導電層CDL1の延在端は第2の絶縁膜INを貫通するスルーホールCNT3を通して前記第1の画素電極BPXに接続されている。同様に、他の導電層CDL3は、第3の薄膜トランジスタPMOSLの半導体層PSの他端にスルーホールCNT2を通して接続され、該導電層CDL3の延在端はスルーホールCNT3を通して前記第1の画素電極BPXに接続されている。
【0041】
さらに、他の導電層CDL2は、第2の薄膜トランジスタPMOSRの半導体層PSの他端にスルーホールCNT2を通して接続され、該導電層CDL2の延在端は後述する第2の画素電極UPXの形成領域の直下に至るように延在されて形成されている。同様に、さらに他の導電層CDL4は、第4の薄膜トランジスタNMOSRの半導体層PSの他端にスルーホールCNT2を通して接続され、該導電層CDL4の延在端は後述する第2の画素電極UPXの形成領域の直下に至るように延在されて形成されている。
【0042】
そして、各ドレイン信号線および導電層CDLをも被って透明基板GLS1の表面には第3の絶縁膜PASが形成されている。この第3の絶縁膜PASはたとえば前記各薄膜トランジスタを液晶との直接の接触を回避する保護膜等として機能する。
【0043】
この第3の絶縁膜PASの表面には、第2の画素電極UPXが形成されている。この第2の画素電極UPXはたとえば図中y方向に延在しx方向に延在する複数の電極群から構成されているとともに、透光性の導電膜で形成されている。
【0044】
これら電極群からなる第2の画素電極UPXは、前記第1の画素電極BPXと重ねられて配置され、それらのゲート信号線に近接する一端は互いに共通に接続されているとともに、その部分において、第3の絶縁膜PASに形成されたスルーホールCNT4を通して第2の薄膜トランジスタPMOSRに接続された前記導電層CDL2、および第4の薄膜トランジスタNMOSRに接続された前記導電層CDL4にそれぞれ接続されている。
【0045】
この場合、第2の画素電極UPXと第1の画素電極BPXとの間には、それらの間に介在される第3の絶縁膜PASおよび第2の絶縁膜INを誘電体膜とする容量素子Cpが形成されるようになっている。この容量素子Cpは、第1および第2の各画素電極に供給される映像信号を比較的長く該電極に蓄積等するために設けられる。
【0046】
そして、第2の画素電極UPXをも被って透明基板GLS1の表面には、配向膜OILが形成されている。この配向膜OILは液晶と直接に接触する膜で液晶の分子の初期配向方向を決定づけるようになっている。
【0047】
なお、図4(a)、(b)で明らかとなるように、上述したように構成された透明基板GLS1は液晶LCを介して透明基板GLS2が配置されている。この透明基板GLS2の液晶側の面には、各画素領域と隣接する画素領域の間を画するブラックマトリクスBM、各画素領域に対応する色のカラーフィルタFIL、表面を平坦化するための平坦化膜OC、配向膜OILが順次形成されている。
【0048】
このように構成した液晶表示装置の画素における、走査信号と映像信号の駆動波形を示すタイミングチャートを図5(a)、(b)に示す。図中太線で示す波形図は映像信号を、細線で示す波形図は走査信号を示している。また、前記映像信号のうち第1のドレイン信号線DLL側から供給されるものを図5(a)に、第2ドレイン信号線DLR側から供給されるものを図5(b)に示している。そして、図5(a)、(b)のそれぞれについて、その左側は、ある1フレーム目(奇数フレーム)における走査信号と映像信号の駆動波形を示し、右側は、次の1フレーム目(偶数フレーム)における走査信号と映像信号の駆動波形を示している。
【0049】
これらの図から明らかになるように、一方の映像信号(たとえば第1のドレイン信号線DLLに供給される信号)はある1フレーム目から次の1フレーム目にかけて正極から負極に反転し、他方の映像信号(たとえば第2のドレイン信号線DLRに供給される信号)はある1フレーム目から次の1フレーム目にかけて負極から正極に反転している。
【0050】
一方、ある1フレーム目における前記一方の映像信号は第1の薄膜トランジスタNMOSLを介して第1の画素電極BPXに供給され、前記他方の映像信号は第2の薄膜トランジスタPMOSRを介して第2の画素電極UPXに供給されるようになる。次の1フレーム目において、反転された前記一方の映像信号は第3の薄膜トランジスタPMOSLを介して第1の画素電極BPXに供給され、反転された前記他方の映像信号は第4の薄膜トランジスタNMOSRを介して第2の画素電極UPXに供給されるようになる。
【0051】
そして、このことから、各フレームにおける一画素の駆動は2つの走査信号によってなされ、その一方は極性が正の映像信号をたとえば第1の画素電極UPXに供給するnチャネル型の薄膜トランジスタを駆動させ、他方は極性が負の映像信号を第2の画素電極BPXに供給するpチャネル型の薄膜トランジスタを駆動させるようになっている。
【0052】
また、次のフレームにおける一画素の駆動は前記2つの走査信号線とは異なる他の2つの走査信号線によってなされ、その一方は極性が負の映像信号をたとえば第1の画素電極BPXに供給するpチャネル型の薄膜トランジスタを駆動させ、他方は極性が正の映像信号を第2の画素電極UPXに供給するnチャネル型の薄膜トランジスタを駆動させるようになっている。
【0053】
このため、前記各薄膜トランジスタは、それに導通されるそれぞれの映像信号に応じてゲート電圧を設定することができ、従来の約半分に低減させることができる。
【0054】
すなわち、たとえば映像信号線の波高値が3.3Vよりも小さい場合に、走査信号の波高値は各薄膜トランジスタの閾値電圧をVthとした場合にVth+1.8V以上の大きさであれば十分に駆動させることができる。
【0055】
なお、図6は、この実施例に用いられる液晶LCの特性を示す図で、横軸に電圧V、縦軸に透過率Tをとっている。該液晶LCの透過率は電圧が0Vから約3.3Vの間に変化し、該電圧の上昇にともなってたとえば黒表示から白表示に移行するようになっている。
【0056】
一方、図7は、この実施例に用いられる薄膜トランジスタの特性を示す図で、横軸にゲート電圧Vgs、縦軸にソース−ドレイン電流Isdをとっている。n型およびp型のいずれにおいても、その薄膜トランジスタTFTのゲート電圧の絶対値において、閾値電圧Vthに1.8Vを加算した値が前記3.6Vの値の半分以上の値となっている。
【0057】
上述した実施例では、各薄膜トランジスタの半導体層としてポリシリコンを用いたものであるが、必ずしもポリシリコンに限定することはなく、アモルファスシリコン等であってもよいことはいうまでもない。半導体層の種類に限らずその薄膜トランジスタを駆動させる走査信号の電位を低減させることができるからである。
【0058】
また、上述し実施例では、第1の画素電極BPXおよび第2の画素電極UPXはいずれも透光性の導電層で構成したものである。しかし、たとえば第2の画素電極UPXを金属等の非透光性の導電層で構成してもよいことはいうまでもない。いわゆる開口率が低減されるが走査信号の波高値の低減の効果が得られるからである。
【0059】
さらに、第2の画素電極UPXのみを非透光性の導電層で構成してもよい。いわゆる反射型の液晶表示装置として適用させる場合があるからである。この場合に第1の画素電極BPXも非透光性の導電層で構成するようにしてもよいことはもちろんである。
【0060】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、その走査信号の電位を低減させることができる。
【0061】
【図面の簡単な説明】
【図1】本発明による液晶表示装置の画素の等価回路を示す図である。
【図2】本発明による液晶表示装置の概略的な構成を示す平面図である。
【図3】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図4】図3のIV(a)−IV(a)線における断面図、IV(b)−IV(b)線における断面図である。
【図5】本発明による液晶表示装置の画素に供給される走査信号と映像信号を示すタイミングチャートである。
【図6】本発明による液晶表示装置の一実施例に用いられる液晶の特性図である。
【図7】本発明による液晶表示装置の一実施例に形成される薄膜トランジスタの特性図である。
【符号の説明】
GLS…透明基板、GOL…第1のゲート信号線、GOR…第2のゲート信号線、GEL…第3のゲート信号線、GER…第4のゲート信号線、DLL…第1のドレイン信号線、DLR…第2のドレイン信号線、CDL…導電層、BPX…第1の画素電極、UPX…第2の画素電極、GI…第1の絶縁膜、IN…第2の絶縁膜、PAS…第3の絶縁膜、Cp…容量素子、OIL…配向膜、LC…液晶。
【発明の属する技術分野】
本発明は液晶表示装置に係り、いわゆるアクティブ・マトリクス型と称される液晶表示装置に関する。
【0002】
【従来の技術】
この種の液晶表示装置として、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によってオンする第1のスイッチング素子と第2のスイッチング素子と、第1のスイッチング素子を介して第1のドレイン信号線からの映像信号を供給する第1の画素電極と、第2のスイッチング素子を介して第2のドレイン信号線からの映像信号線を供給する第2の画素電極とを備えたものが知られている(特許文献1参照)。
【0003】
第1の画素電極と第2の画素電極との間の電圧差に応じて発生する電界によって、当該画素の液晶の光透過率を制御するようになっている。
【0004】
このように構成した液晶表示装置は、第1の画素電極と第2の画素電極との間に生じる電位差の中点電位を基準にして、該第1の画素電極に供給される映像信号を正極側の電位に、第2の画素電極に供給される映像信号を負極側の電位に設定することができるので、それぞれの各電位を小さくできる効果を有する。
【0005】
そして、このような構成において、液晶にいわゆる分極が発生するのを回避させるため、たとえば1フレーム毎に第1の画素電極に供給される映像信号および第2の画素電極に供給される映像信号を反転させるようにしたものも知られている。
【0006】
【特許文献1】
特開2000−338462号公報
【0007】
【発明が解決しようとする課題】
しかし、このような液晶表示装置において、そのMIS(Metal Insulator Semiconductor)構造からなる各スイッチング素子を、その半導体層として低温度で形成することのできるポリSi等で構成した場合、その耐圧(ゲート、ドレイン間耐圧)が充分でなくなることが顕在化されるに至った。
【0008】
このため、各スイッチング素子をオンさせるためのゲート信号、すなわちゲート信号線に供給するための走査信号の電位を低減させることが要望されるに至った。
【0009】
本発明は、このような事情に基づいてなされたものであり、その目的は、走査信号の電位を低減させることのできる液晶表示装置を提供することにある。
【0010】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段1.
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、第1のゲート信号線からの走査信号によってオンされる第1のn型スイッチング素子と、第2のゲート信号線からの走査信号によってオンされる第2のp型スイッチング素子と、第3のゲート信号線からの走査信号によってオンされる第3のp型スイッチング素子と、第4のゲート信号線からの走査信号によってオンされる第4のn型スイッチング素子と、
前記第1のn型スイッチング素子あるいは第3のp型スイッチング素子を介して第1のドレイン信号線から映像信号が供給される第1の画素電極と、
前記第2のp型スイッチング素子あるいは第4のn型スイッチング素子を介して第2のドレイン信号線から映像信号が供給される第2の画素電極とを備えることを特徴とするものである。
【0011】
手段2.
本発明による液晶表示装置は、手段1の構成を前提に、第1のドレイン信号線からの映像信号と第2のドレイン信号線からの映像信号は極性が異なっていることを特徴とするものである。
【0012】
手段3.
本発明による液晶表示装置は、手段2の構成を前提に、第1のドレイン信号線からの映像信号は少なくとも1フレーム毎に極性が反転することを特徴とするものである。
【0013】
手段4.
本発明による液晶表示装置は、手段3の構成を前提に、第1のドレイン信号線からの映像信号の極性が正で第2のドレイン信号線からの映像信号の極性が負である場合、第1のゲート信号線および第2のゲート信号線に走査信号が供給され、第1のドレイン信号線からの映像信号の極性が負で第2のドレイン信号線からの映像信号の極性が正である場合、第3のゲート信号線および第4のゲート信号線に走査信号が供給されることを特徴とするものである。
【0014】
手段5.
本発明による液晶表示装置は、手段4の構成を前提に、第1のドレイン信号線からの映像信号の極性が正で第2のドレイン信号線からの映像信号の極性が負である場合、第1のゲート信号線の走査信号の極性は正であり第2のゲート信号線の走査信号の極性は負であるとともに、第1のドレイン信号線からの映像信号の極性が負で第2のドレイン信号線からの映像信号の極性が正である場合、第3のゲート信号線の走査信号の極性は負であり第4のゲート信号線の走査信号の極性は正であることを特徴とするものである。
【0015】
手段6.
本発明による液晶表示装置は、たとえば、手段5の構成を前提に、極性が正となる走査信号と極性が負となる走査信号の各波高値はほぼ等しいことを特徴とするものである。
【0016】
手段7.
本発明による液晶表示装置は、手段1の構成を前提に、各スイッチング素子はポリシリコンを半導体とするMIS型トラジスタであることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【0017】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例1.
図2は、本発明による液晶表示装置の一実施例を示す平面図である。まず、液晶を介して互いに対向配置される各基板のうち一方の基板GLS1の液晶側の面には、そのx方向に延在しy方向に並設されるゲート信号線GLが形成され、また、y方向に延在しx方向に並設されるドレイン信号線DLが形成されている。
【0018】
ここで、前記ゲート信号線GLは、図中上側から下側へ互いに隣接された4本の信号線を一組として比較的大きな距離を保って配置されている。そして該一組の各信号線は図中上側から第1のゲート信号線GOL、第2のゲート信号線GOR、第3のゲート信号線GEL、および第4のゲート信号線GERからなっている。
【0019】
また、前記各ドレイン信号線DLは、その隣接方向に近接、遠接、近接、……を繰り返して配置され、これにより、遠接される一対のドレイン信号線DLと前記一組の各ゲート信号線GLを含んで他の隣接する一組の各ゲート信号線GLとで囲まれた矩形の領域(図中太字で囲まれた部分)を画素領域として形成されている。
【0020】
各画素領域には、その画素領域における画素を含んでx方向に並設される画素群を選択する一組の各ゲート信号線GLから走査信号が供給されるとともに、図中左側のドレイン信号線DL(第1のドレイン信号線DLL)からの第1の映像信号と図中右側のドレイン信号線DL(第2のドレイン信号線DLR)からの第2の映像信号とが供給されるようになっている。この画素領域の詳細な構成は後に詳述する。
【0021】
前記各ゲート信号線GLは、例えばその一端において走査信号駆動回路SCCに接続され、この走査信号駆動回路SCCによって、順次走査信号が供給されるようになっている。また、ドレイン信号線DLは、たとえばその一端において映像信号駆動回路IMCに接続され、この映像信号駆動回路IMCによって、前記走査信号の供給のタイミングに合わせて映像信号が供給されるようになっている。
【0022】
なお、走査信号駆動回路SCCおよび映像信号駆動回路IMCには、コントローラCNTLからの信号によって駆動され、該コントローラCNTLには外部から画像信号等の入力信号が供給されるようになっている。
【0023】
図1は、本発明による液晶表示装置の画素の一実施例における等価回路を示した図で、図2の太線枠における部分のそれを示している。
図1において、まず、一画素領域の両側に第1のドレイン信号線DLLと第2のドレイン信号線DLRが走行されている。また、一画素領域の下側に第1のゲート信号線GOL、第2のゲート信号線GOR、第3のゲート信号線GEL、および第4のゲート信号線GERが走行されている。
【0024】
そして、第1のゲート信号線GOLからの走査信号によってオンする第1の薄膜トランジスタNMOSLがあり、このオンされた第1の薄膜トランジスタNMOSLを介して第1のドレイン信号線DLLからの映像信号が供給される第1の画素電極BPXがある。ここで、第1のゲート信号線からの走査信号はその極性が正極であり、第1の薄膜トランジスタNMOSLはnチャネル型のトランジスタとして構成されている。
【0025】
また、第2のゲート信号線GORからの走査信号によってオンする第2の薄膜トランジスタPMOSRがあり、このオンされた第2の薄膜トランジスタPMOSLを介して第2のドレイン信号線DLRからの映像信号が供給される第2の画素電極UPXがある。ここで、第2のゲート信号線からの走査信号はその極性が負極であり、第2の薄膜トランジスタPMOSRはpチャネル型のトランジスタとして構成されている。
【0026】
また、第3のゲート信号線GELからの走査信号によってオンする第3の薄膜トランジスタPMOSLがあり、このオンされた第3の薄膜トランジスタPMOSLを介して第1のドレイン信号線DLRからの映像信号が第1の前記画素電極BPXに供給されるようになっている。ここで、第3のゲート信号線からの走査信号はその極性が負極であり、第3の薄膜トランジスタPMOSLはpチャネル型のトランジスタとして構成されている。
【0027】
さらに、第4のゲート信号線GERからの走査信号によってオンする第4の薄膜トランジスタNMOSRがあり、このオンされた第4の薄膜トランジスタNMOSRを介して第2のドレイン信号線DLRからの映像信号が第2の前記画素電極UPXに供給されるようになっている。ここで、第4のゲート信号線からの走査信号はその極性が正極であり、第4の薄膜トランジスタNMOSRはnチャネル型のトランジスタとして構成されている。
【0028】
ここで、ある1フレーム目で、第1のドレイン信号線DLLに正極の映像信号が供給され、第2のドレイン信号線DLRに負極の映像信号が供給される場合に、そのタイミングに合わせて、第1のゲート信号線GOLに正極の走査信号が供給されるとともに、第2のゲート信号線GORに負極の走査信号が供給されるようになっている。これにより、第1のドレイン信号線DLLの正極の映像信号は第1の薄膜トランジスタNMOSLを介して第1の画素電極BPXに供給され、第2のドレイン信号線DLRの負極映像信号は第2の薄膜トランジスタPMORを介して第2の画素電極UPXに供給されて、その電位差による電界によって液晶を挙動させるようになる。
【0029】
そして、次の1フレーム目で、第1のドレイン信号線DLLに負極の映像信号が供給され、第2のドレイン信号線DLRに正極の映像信号が供給される場合に、そのタイミングに合わせて、第3のゲート信号線GELに負極の走査信号が供給されるとともに、第4のゲート信号線GERに正極の走査信号が供給されるようになっている。これにより、第1のドレイン信号線DLLの負極の映像信号は第3の薄膜トランジスタPMOSLを介して第1の画素電極BPXに供給され、第2のドレイン信号線DLRの正極映像信号は第4の薄膜トランジスタNMORを介して第2の画素電極UPXに供給されて、その電位差による電界によって液晶を挙動させるようになる。
【0030】
図3は、本発明による液晶表示装置の画素の構成の一実施例を示す平面図である。また、図3のIV(a)−IV(a)線における断面図を図4(a)に、IV(b)−IV(b)線における断面図を図4(b)に示している。
【0031】
まず、たとえば透明基板GLS1の表面に、第1の薄膜トランジスタNMOSLの半導体層PS、第2の薄膜トランジスタPMOSRの半導体層PS、第3の薄膜トランジスタPMOSLの半導体層PS、および第4の薄膜トランジスタNMOSRの半導体層PSが形成されている。この半導体層PSはたとえば低温処理で形成されるポリSi(p−Si)から構成されている。
【0032】
そして、これら各半導体層PSをも被って透明基板GLS1の表面には第1の絶縁膜GIが形成されている。この第1の絶縁膜GIは前記各薄膜トランジスタの形成領域においてそれぞれの薄膜トランジスタのゲート絶縁膜として機能するようになっている。
【0033】
該第1の絶縁膜GIの表面には、そのx方向に延在しy方向に並設される第1のゲート信号線GOL、第2のゲート信号線GOR、第3のゲート信号線GEL、および第4のゲート信号線GERが形成されている。
【0034】
この場合、第1のゲート信号線GOLは前記第1の薄膜トランジスタNMOSLの半導体層PSを交差するようにして、第2のゲート信号線GORは前記第2の薄膜トランジスタPMOSRの半導体層PSを交差するようにして、第3のゲート信号線GELは前記第3の薄膜トランジスタPMOSLの半導体層PSを交差するようにして、第4のゲート信号線GERは前記第4の薄膜トランジスタNMOSRの半導体層PSを交差するようにして形成されている。それぞれの各ゲート信号線が対応する薄膜トランジスタのゲート電極として機能させるためである。
【0035】
また、第1の絶縁膜GIの表面には、画素領域の周辺を除く中央部の全域に第1の画素電極BPXが形成されている。この第1の画素電極は透光性の導電膜から構成され、たとえば、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2(酸化スズ)、In2O3(酸化インジウム)等からなっている。
【0036】
そして、前記各ゲート信号線および第1の画素電極BPXをも被って透明基板GLS1の表面には第2の絶縁膜INが形成されている。この第2の絶縁膜INはたとえば次に説明する第1のドレイン信号線DLRおよび第2のドレイン信号線DLRの前記各ゲート信号線に対する層間絶縁膜等としての機能をもつ。
【0037】
第2の絶縁膜INの表面には、前記第1の画素電極BPXを間に位置づけるようにして第1のドレイン信号線DLRおよび第2のドレイン信号線DLRが形成され、これら各ドレイン信号線は図中y方向に延在して配置されている。
【0038】
ここで、第1のドレイン信号線DLLは、その一部にて、第2の絶縁膜INおよび第1の絶縁膜GIを貫通するスルーホールCNT1を通して、第1の薄膜トランジスタNMOSLの半導体層PSの一方の端部に接続され、また、第3の薄膜トランジスタPMOSLの半導体層PSの一方の端部に接続されている。同様に、第2のドレイン信号線DLRは、その一部にて、第2の絶縁膜INおよび第1の絶縁膜GIを貫通するスルーホールCNT1を通して、第2の薄膜トランジスタPMOSRの半導体層PSの一方の端部に接続され、また、第4の薄膜トランジスタNMOSRの半導体層PSの一方の端部に接続されている。
【0039】
また、各ドレイン信号線の形成の際に同時に形成されるものであって、前記各薄膜トランジスタの半導体層PSの他端を前記第1の画素電極BPXに、あるいは後述する第2の画素電極UPXに接続させるための各導電層CDLが形成されている。
【0040】
すなわち、一の導電層CDL1は、第1の薄膜トランジスタNMOSLの半導体層PSの他端に第2の絶縁膜INおよび第1の絶縁膜GIを貫通するスルーホールCNT2を通して接続され、該導電層CDL1の延在端は第2の絶縁膜INを貫通するスルーホールCNT3を通して前記第1の画素電極BPXに接続されている。同様に、他の導電層CDL3は、第3の薄膜トランジスタPMOSLの半導体層PSの他端にスルーホールCNT2を通して接続され、該導電層CDL3の延在端はスルーホールCNT3を通して前記第1の画素電極BPXに接続されている。
【0041】
さらに、他の導電層CDL2は、第2の薄膜トランジスタPMOSRの半導体層PSの他端にスルーホールCNT2を通して接続され、該導電層CDL2の延在端は後述する第2の画素電極UPXの形成領域の直下に至るように延在されて形成されている。同様に、さらに他の導電層CDL4は、第4の薄膜トランジスタNMOSRの半導体層PSの他端にスルーホールCNT2を通して接続され、該導電層CDL4の延在端は後述する第2の画素電極UPXの形成領域の直下に至るように延在されて形成されている。
【0042】
そして、各ドレイン信号線および導電層CDLをも被って透明基板GLS1の表面には第3の絶縁膜PASが形成されている。この第3の絶縁膜PASはたとえば前記各薄膜トランジスタを液晶との直接の接触を回避する保護膜等として機能する。
【0043】
この第3の絶縁膜PASの表面には、第2の画素電極UPXが形成されている。この第2の画素電極UPXはたとえば図中y方向に延在しx方向に延在する複数の電極群から構成されているとともに、透光性の導電膜で形成されている。
【0044】
これら電極群からなる第2の画素電極UPXは、前記第1の画素電極BPXと重ねられて配置され、それらのゲート信号線に近接する一端は互いに共通に接続されているとともに、その部分において、第3の絶縁膜PASに形成されたスルーホールCNT4を通して第2の薄膜トランジスタPMOSRに接続された前記導電層CDL2、および第4の薄膜トランジスタNMOSRに接続された前記導電層CDL4にそれぞれ接続されている。
【0045】
この場合、第2の画素電極UPXと第1の画素電極BPXとの間には、それらの間に介在される第3の絶縁膜PASおよび第2の絶縁膜INを誘電体膜とする容量素子Cpが形成されるようになっている。この容量素子Cpは、第1および第2の各画素電極に供給される映像信号を比較的長く該電極に蓄積等するために設けられる。
【0046】
そして、第2の画素電極UPXをも被って透明基板GLS1の表面には、配向膜OILが形成されている。この配向膜OILは液晶と直接に接触する膜で液晶の分子の初期配向方向を決定づけるようになっている。
【0047】
なお、図4(a)、(b)で明らかとなるように、上述したように構成された透明基板GLS1は液晶LCを介して透明基板GLS2が配置されている。この透明基板GLS2の液晶側の面には、各画素領域と隣接する画素領域の間を画するブラックマトリクスBM、各画素領域に対応する色のカラーフィルタFIL、表面を平坦化するための平坦化膜OC、配向膜OILが順次形成されている。
【0048】
このように構成した液晶表示装置の画素における、走査信号と映像信号の駆動波形を示すタイミングチャートを図5(a)、(b)に示す。図中太線で示す波形図は映像信号を、細線で示す波形図は走査信号を示している。また、前記映像信号のうち第1のドレイン信号線DLL側から供給されるものを図5(a)に、第2ドレイン信号線DLR側から供給されるものを図5(b)に示している。そして、図5(a)、(b)のそれぞれについて、その左側は、ある1フレーム目(奇数フレーム)における走査信号と映像信号の駆動波形を示し、右側は、次の1フレーム目(偶数フレーム)における走査信号と映像信号の駆動波形を示している。
【0049】
これらの図から明らかになるように、一方の映像信号(たとえば第1のドレイン信号線DLLに供給される信号)はある1フレーム目から次の1フレーム目にかけて正極から負極に反転し、他方の映像信号(たとえば第2のドレイン信号線DLRに供給される信号)はある1フレーム目から次の1フレーム目にかけて負極から正極に反転している。
【0050】
一方、ある1フレーム目における前記一方の映像信号は第1の薄膜トランジスタNMOSLを介して第1の画素電極BPXに供給され、前記他方の映像信号は第2の薄膜トランジスタPMOSRを介して第2の画素電極UPXに供給されるようになる。次の1フレーム目において、反転された前記一方の映像信号は第3の薄膜トランジスタPMOSLを介して第1の画素電極BPXに供給され、反転された前記他方の映像信号は第4の薄膜トランジスタNMOSRを介して第2の画素電極UPXに供給されるようになる。
【0051】
そして、このことから、各フレームにおける一画素の駆動は2つの走査信号によってなされ、その一方は極性が正の映像信号をたとえば第1の画素電極UPXに供給するnチャネル型の薄膜トランジスタを駆動させ、他方は極性が負の映像信号を第2の画素電極BPXに供給するpチャネル型の薄膜トランジスタを駆動させるようになっている。
【0052】
また、次のフレームにおける一画素の駆動は前記2つの走査信号線とは異なる他の2つの走査信号線によってなされ、その一方は極性が負の映像信号をたとえば第1の画素電極BPXに供給するpチャネル型の薄膜トランジスタを駆動させ、他方は極性が正の映像信号を第2の画素電極UPXに供給するnチャネル型の薄膜トランジスタを駆動させるようになっている。
【0053】
このため、前記各薄膜トランジスタは、それに導通されるそれぞれの映像信号に応じてゲート電圧を設定することができ、従来の約半分に低減させることができる。
【0054】
すなわち、たとえば映像信号線の波高値が3.3Vよりも小さい場合に、走査信号の波高値は各薄膜トランジスタの閾値電圧をVthとした場合にVth+1.8V以上の大きさであれば十分に駆動させることができる。
【0055】
なお、図6は、この実施例に用いられる液晶LCの特性を示す図で、横軸に電圧V、縦軸に透過率Tをとっている。該液晶LCの透過率は電圧が0Vから約3.3Vの間に変化し、該電圧の上昇にともなってたとえば黒表示から白表示に移行するようになっている。
【0056】
一方、図7は、この実施例に用いられる薄膜トランジスタの特性を示す図で、横軸にゲート電圧Vgs、縦軸にソース−ドレイン電流Isdをとっている。n型およびp型のいずれにおいても、その薄膜トランジスタTFTのゲート電圧の絶対値において、閾値電圧Vthに1.8Vを加算した値が前記3.6Vの値の半分以上の値となっている。
【0057】
上述した実施例では、各薄膜トランジスタの半導体層としてポリシリコンを用いたものであるが、必ずしもポリシリコンに限定することはなく、アモルファスシリコン等であってもよいことはいうまでもない。半導体層の種類に限らずその薄膜トランジスタを駆動させる走査信号の電位を低減させることができるからである。
【0058】
また、上述し実施例では、第1の画素電極BPXおよび第2の画素電極UPXはいずれも透光性の導電層で構成したものである。しかし、たとえば第2の画素電極UPXを金属等の非透光性の導電層で構成してもよいことはいうまでもない。いわゆる開口率が低減されるが走査信号の波高値の低減の効果が得られるからである。
【0059】
さらに、第2の画素電極UPXのみを非透光性の導電層で構成してもよい。いわゆる反射型の液晶表示装置として適用させる場合があるからである。この場合に第1の画素電極BPXも非透光性の導電層で構成するようにしてもよいことはもちろんである。
【0060】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、その走査信号の電位を低減させることができる。
【0061】
【図面の簡単な説明】
【図1】本発明による液晶表示装置の画素の等価回路を示す図である。
【図2】本発明による液晶表示装置の概略的な構成を示す平面図である。
【図3】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図4】図3のIV(a)−IV(a)線における断面図、IV(b)−IV(b)線における断面図である。
【図5】本発明による液晶表示装置の画素に供給される走査信号と映像信号を示すタイミングチャートである。
【図6】本発明による液晶表示装置の一実施例に用いられる液晶の特性図である。
【図7】本発明による液晶表示装置の一実施例に形成される薄膜トランジスタの特性図である。
【符号の説明】
GLS…透明基板、GOL…第1のゲート信号線、GOR…第2のゲート信号線、GEL…第3のゲート信号線、GER…第4のゲート信号線、DLL…第1のドレイン信号線、DLR…第2のドレイン信号線、CDL…導電層、BPX…第1の画素電極、UPX…第2の画素電極、GI…第1の絶縁膜、IN…第2の絶縁膜、PAS…第3の絶縁膜、Cp…容量素子、OIL…配向膜、LC…液晶。
Claims (7)
- 液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、
第1のゲート信号線からの走査信号によってオンされる第1のn型スイッチング素子と、第2のゲート信号線からの走査信号によってオンされる第2のp型スイッチング素子と、第3のゲート信号線からの走査信号によってオンされる第3のp型スイッチング素子と、第4のゲート信号線からの走査信号によってオンされる第4のn型スイッチング素子と、
前記第1のn型スイッチング素子あるいは第3のp型スイッチング素子を介して第1のドレイン信号線から映像信号が供給される第1の画素電極と、
前記第2のp型スイッチング素子あるいは第4のn型スイッチング素子を介して第2のドレイン信号線から映像信号が供給される第2の画素電極とを備えることを特徴とする液晶表示装置。 - 第1のドレイン信号線からの映像信号と第2のドレイン信号線からの映像信号は極性が異なっていることを特徴とする請求項1に記載の液晶表示装置。
- 第1のドレイン信号線からの映像信号は少なくとも1フレーム毎に極性が反転することを特徴とする請求項2に記載の液晶表示装置。
- 第1のドレイン信号線からの映像信号の極性が正で第2のドレイン信号線からの映像信号の極性が負である場合、第1のゲート信号線および第2のゲート信号線に走査信号が供給され、第1のドレイン信号線からの映像信号の極性が負で第2のドレイン信号線からの映像信号の極性が正である場合、第3のゲート信号線および第4のゲート信号線に走査信号が供給されることを特徴とする請求項3に記載の液晶表示装置。
- 第1のドレイン信号線からの映像信号の極性が正で第2のドレイン信号線からの映像信号の極性が負である場合、第1のゲート信号線の走査信号の極性は正であり第2のゲート信号線の走査信号の極性は負であるとともに、第1のドレイン信号線からの映像信号の極性が負で第2のドレイン信号線からの映像信号の極性が正である場合、第3のゲート信号線の走査信号の極性は負であり第4のゲート信号線の走査信号の極性は正であることを特徴とする請求項4に記載の液晶表示装置。
- 極性が正となる走査信号と極性が負となる走査信号の各波高値はほぼ等しいことを特徴とする請求項5に記載の液晶表示装置。
- 各スイッチング素子はポリシリコンを半導体とするMIS型トラジスタであることを特徴とする請求項1の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003208765A JP2005070110A (ja) | 2003-08-26 | 2003-08-26 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003208765A JP2005070110A (ja) | 2003-08-26 | 2003-08-26 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005070110A true JP2005070110A (ja) | 2005-03-17 |
Family
ID=34401920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003208765A Pending JP2005070110A (ja) | 2003-08-26 | 2003-08-26 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005070110A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010230889A (ja) * | 2009-03-26 | 2010-10-14 | Seiko Epson Corp | 電気光学装置および電子機器 |
KR101471195B1 (ko) * | 2006-08-07 | 2014-12-09 | 재팬 디스프레이 웨스트 인코포레이트 | 전기 광학 소자의 구동 방법, 화소 회로, 전기 광학 장치및 전자 기기 |
WO2016090698A1 (zh) * | 2014-12-10 | 2016-06-16 | 深圳市华星光电技术有限公司 | 液晶显示面板及其驱动方法 |
WO2019123101A1 (ja) * | 2017-12-22 | 2019-06-27 | 株式会社半導体エネルギー研究所 | 表示パネル、表示装置、入出力装置、情報処理装置 |
-
2003
- 2003-08-26 JP JP2003208765A patent/JP2005070110A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101471195B1 (ko) * | 2006-08-07 | 2014-12-09 | 재팬 디스프레이 웨스트 인코포레이트 | 전기 광학 소자의 구동 방법, 화소 회로, 전기 광학 장치및 전자 기기 |
JP2010230889A (ja) * | 2009-03-26 | 2010-10-14 | Seiko Epson Corp | 電気光学装置および電子機器 |
WO2016090698A1 (zh) * | 2014-12-10 | 2016-06-16 | 深圳市华星光电技术有限公司 | 液晶显示面板及其驱动方法 |
WO2019123101A1 (ja) * | 2017-12-22 | 2019-06-27 | 株式会社半導体エネルギー研究所 | 表示パネル、表示装置、入出力装置、情報処理装置 |
CN111417999A (zh) * | 2017-12-22 | 2020-07-14 | 株式会社半导体能源研究所 | 显示面板、显示装置、输入输出装置以及数据处理装置 |
KR20200098563A (ko) * | 2017-12-22 | 2020-08-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치 |
JPWO2019123101A1 (ja) * | 2017-12-22 | 2020-12-24 | 株式会社半導体エネルギー研究所 | 表示パネル、表示装置、入出力装置、情報処理装置 |
US11423855B2 (en) | 2017-12-22 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, display device, input/output device, and data processing device |
US20220392419A1 (en) * | 2017-12-22 | 2022-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, display device, input/output device, and data processing device |
KR102513208B1 (ko) * | 2017-12-22 | 2023-03-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치 |
CN111417999B (zh) * | 2017-12-22 | 2023-09-12 | 株式会社半导体能源研究所 | 显示面板、显示装置、输入输出装置以及数据处理装置 |
US11763766B2 (en) | 2017-12-22 | 2023-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, display device, input/output device, and data processing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6388657B2 (ja) | アレイ基板及び液晶表示パネル並びにその駆動方法 | |
JP4241238B2 (ja) | 液晶表示装置 | |
US8964140B2 (en) | Liquid crystal display | |
US7391397B2 (en) | Display device | |
WO2006098176A1 (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
KR20100100243A (ko) | 액정 표시 장치 및 액정 표시 장치의 구동 방법 | |
US10684516B2 (en) | Liquid crystal display | |
KR101136348B1 (ko) | 어레이 기판 및 이를 갖는 표시장치 | |
US9780126B2 (en) | Z-inversion type display device and method of manufacturing the same | |
KR101462163B1 (ko) | 액정 표시 장치 | |
KR101733150B1 (ko) | 액정 표시 장치 | |
KR20090036920A (ko) | 표시기판, 이를 갖는 표시장치 및 그 구동방법 | |
JP2016009719A5 (ja) | ||
JP4047626B2 (ja) | 画像表示装置 | |
KR20090043750A (ko) | 액정표시장치 | |
JP2005070110A (ja) | 液晶表示装置 | |
KR101133193B1 (ko) | 액정 표시 장치 | |
KR102481182B1 (ko) | 액정 표시 장치 | |
KR20070080143A (ko) | 액정표시장치 | |
US20240014220A1 (en) | Array substrate and display panel | |
KR20070074789A (ko) | 액정 표시 장치 | |
KR100925471B1 (ko) | 반투과형 액정 표시 장치용 박막 다이오드 표시판 | |
CN113625496A (zh) | 显示装置 | |
KR20050078759A (ko) | 박막 트랜지스터 표시판 |