KR101133193B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101133193B1
KR101133193B1 KR1020050061355A KR20050061355A KR101133193B1 KR 101133193 B1 KR101133193 B1 KR 101133193B1 KR 1020050061355 A KR1020050061355 A KR 1020050061355A KR 20050061355 A KR20050061355 A KR 20050061355A KR 101133193 B1 KR101133193 B1 KR 101133193B1
Authority
KR
South Korea
Prior art keywords
gate
pixel
odd
electrode
gate line
Prior art date
Application number
KR1020050061355A
Other languages
English (en)
Other versions
KR20070006222A (ko
Inventor
이홍우
이계헌
이종환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050061355A priority Critical patent/KR101133193B1/ko
Publication of KR20070006222A publication Critical patent/KR20070006222A/ko
Application granted granted Critical
Publication of KR101133193B1 publication Critical patent/KR101133193B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

세로줄 얼룩을 방지할 수 있는 액정 표시 장치가 제공된다. 액정 표시 장치는, 행렬 형태로 배열되어 있는 스위칭 소자에 연결된 다수의 화소 전극와, 스위칭 소자에 연결되어 있으며, 홀수번째 게이트선과 짝수번째 게이트선이 쌍을 이루어 행 방향으로 뻗은 다수의 게이트선과, 스위칭 소자에 연결되어 있으며 열 방향으로 뻗은 다수의 데이터선을 포함하며, 스위칭 소자 중 동일한 데이터선의 양쪽에 각각 연결된 제1 및 제2 스위칭 소자는 홀수번째 게이트선과 짝수번째 게이트선에 각각 연결되고, 한쌍의 홀수번째 게이트선과 짝수번째 게이트선은 각 화소 전극의 일측에 배치되는 것이 바람직하다.
LCD, 데이터선, 게이트선, 세로줄 얼룩

Description

액정 표시 장치{Liquid crystal display}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 도 1에 도시된 액정 표시 장치의 두 화소에 대한 등가 회로도이다. 도 3은 도 1의 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 등가 회로도이다.
도 4a는 본 발명의 제1 실시예에 따른 액정 표시 장치에 사용되는 박막 트랜지스터 표시판의 배치도이다.
도 4b는 본 발명의 제1 실시예에 따른 액정 표시 장치에 사용되는 컬러필터 표시판의 배치도이다.
도 4c는 도 4a의 박막 트랜지스터 표시판과 도 4b의 컬러필터 표시판의 포함하는 액정 표시 장치의 배치도이다.
도 5a는 도 4a의 박막 트랜지스터 표시판의 Ⅴa-Ⅴa'선에 대한 단면도이다.
도 5b는 도 4a의 박막 트랜지스터 표시판의 Ⅴb-Ⅴb'선에 대한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다.
(도면의 주요부분에 대한 부호의 설명)
1: 박막 트랜지스터 표시판 1a: 화소 전극
2: 컬러필터 표시판 2a: 공통 전극
2b: 색 필터 3: 액정층
4: 게이트 구동부 5: 데이터 구동부
6: 타이밍 컨트롤러 8: 계조 전압 생성부
22: 게이트선 22a: 홀수번째 게이트선
22b: 짝수번째 게이트선 24: 게이트선 끝단
26: 게이트 전극 28: 유지 용량 배선
30: 게이트 절연막 40: 반도체층
55, 56: 저항성 접촉층 패턴 62: 데이터선
65, 265: 소스 전극 66, 266: 드레인 전극
70: 보호막 74, 76, 78: 접촉 구멍
82: 화소 전극 82a: 좌측 화소 전극
82b: 우측 화소 전극 83: 절개 패턴
86: 보조 게이트선 끝단 88: 보조 데이터선 끝단
140: 공통 전극 142: 절개 패턴
본 발명은 액정 표시 장치에 관한 것으로, 보다 상세하게는 세로줄 얼룩을 방지할 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 박막 트랜지스터 표시판은 주사 신호를 전달하는 게이트선과 화상 신호를 전달하는 데이터선이 교차하여 화소를 정의하고, 각각의 화소에는 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극이 형성되어 있다.
이때, 박막 트랜지스터는 게이트선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막 등을 포함하고 있으며, 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
한편, 최근 액정 표시 장치는 고해상도와 대면적화를 구현하면서, 그에 실장되는 부품은 경박단소화를 추구하고 있다. 고해상도를 위해서는 데이터선과 게이트선이 필연적으로 늘어나게 된다. 다만, 특히 데이터선이 증가하면, 증가된 데이터선에 화상 신호를 인가하는 데이터 드라이브 IC의 수도 늘어나게 되어 액정 표시 장치의 크기가 커지게 되는 문제가 발생한다.
고해상도를 유지하면서 액정 표시 장치의 크기를 줄이기 위하여 게이트선을 따라 인접한 두 화소에 대하여 하나의 데이터선으로부터 데이터신호를 제공하는 액정 표시 장치가 개발되었다.
종래의 액정 표시 장치의 경우, 이러한 두 화소에 각각 게이트 신호를 제공 하는 한쌍의 게이트선이 화소의 상하 양쪽에 배치되어 있다. 상측 게이트선이 먼저 턴온(turn-on)되어 화소 전압이 충전된 화소는 하측 게이트선이 턴온(turn-on)될 때 하측 게이트선과 커플링(coupling)이 발생하여 상기 화소 전압이 떨어지게 되고 이로 인하여 화소간 휘도 편차가 발생하여 액정 표시 장치에 세로줄 얼룩이 시인되는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 세로줄 얼룩을 방지할 수 있는 액정 표시 장치를 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 행렬 형태로 배열되어 있는 스위칭 소자에 연결된 다수의 화소 전극와, 상기 스위칭 소자에 연결되어 있으며, 홀수번째 게이트선과 짝수번째 게이트선이 쌍을 이루어 행 방향으로 뻗은 다수의 게이트선과, 상기 스위칭 소자에 연결되어 있으며 열 방향으로 뻗은 다수의 데이터선을 포함하며, 상기 스위칭 소자 중 동일한 상기 데이터선의 양쪽에 각각 연결된 제1 및 제2 스위칭 소자는 상기 홀수번째 게이트선과 짝수번째 게이트선에 각각 연결되고, 한쌍의 상기 홀수번째 게이트선과 상기 짝수번째 게이트선은 상기 각 화소 전극의 일측에 배치되는 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면들을 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 도 1에 도시된 액정 표시 장치의 두 화소에 대한 등가 회로도이다. 도 3은 도 1의 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 등가 회로도이다.
도 1 내지 도 3을 참조하면, 액정 표시 장치는 박막 트랜지스터 표시판(1)과, 이에 연결된 게이트 구동부(4)와, 데이터 구동부(5)와, 데이터 구동부(5)에 연결된 계조 전압 생성부(8)와, 이들을 제어하는 타이밍 컨트롤러(6)를 포함한다.
박막 트랜지스터 표시판(1)는 등가 회로로 볼 때 복수의 표시 신호선(G1(odd), G1(even), …, Gn(odd), Gn(even), D1, …, Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(Px)를 포함한다.
표시 신호선(G1(odd), G1(even), …, Gn(odd), Gn(even), D1, …, Dm)은 게이트 신호를 전달하는 복수의 게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even))과, 데이터 신호를 전달하는 데이터선(D1, …, Dm)을 포함한다.
게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even))은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 각 게이트선은 홀수(odd) 및 짝수(even)의 신호선으로 이루어져 있다. 데이터선(D1, …, Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
한편, 본 발명의 박막 트랜지스터 표시판(1)의 게이트선(…, Gj-1(odd), Gj-1(even), Gj(odd), Gj(even), Gj+1(odd), Gj+1(even), …)은 홀수(odd)번째의 게이트선과 짝수(even)번째의 게이트선이 쌍을 이루어 행 방향으로 배치된다. 여기서, 한쌍의 게이트선은 이에 대응하는 화소행에 대하여 동일한 방향에 배치된다.
각 화소(Px)는 표시 신호선(G1(odd), G1(even), …, Gn(odd), Gn(even), D1, …, Dm)에 연결된 스위칭 소자(Q1, Q2)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다.
유지 축전기(Cst)는 필요에 따라 생략할 수 있다.
스위칭 소자(Q1, Q2)는 박막 트랜지스터 표시판(1)에 구비되어 있으며, 삼단자 소자로서 그 게이트 전극 및 소스 전극은 각각 게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even)) 및 데이터선(D1, …, Dm)에 연결되어 있으며, 드레인 전극은 액정 축전기(Clc) 및 유지 축전기(Cst)에 연결되어 있다.
스위칭 소자(Q1, Q2)는 데이터선을 중심으로 좌우에 위치하며, 데이터선의 좌측에 위치한 스위칭 소자(Q1)는 한 쌍의 게이트선 중 홀수 게이트선에 게이트 전극이 연결되고, 데이터선의 우측에 위치한 스위칭 소자(Q2)는 한 쌍의 게이트선 중 짝수 게이트선에 게이트 전극이 연결되어 하나의 화소행을 이룬다. 또한 이와 반대의 경우도 가능하다. 즉 데이터선의 좌측에 위치한 스위칭 소자(Q1)는 한 쌍의 게이트선 중 짝수 게이트선에 게이트 전극이 연결되고, 데이터선의 우측에 위치한 스위칭 소자(Q2)는 한 쌍의 게이트선 중 홀수 게이트선에 게이트 전극이 연결되어 하나의 화소 행을 이룰 수 있다.
또한, 하나의 데이터선의 좌측에 위치한 스위칭 소자(Q1)은 소스 전극 및 데이터선 우측에 위치한 스위칭 소자(Q2)의 소스 전극은 상기 하나의 데이터선에 연결되어 있다.
여기서, 게이트선은 홀수번째 게이트선(G1(odd), …, Gn(odd))과 짝수번째 게이트선(G1(even), …, Gn(even))이 쌍을 이루며, 한쌍의 게이트선은 하나의 데이터선에 연결된 한쌍의 소스 전극에 대하여 각각 게이트 신호를 전달한다.
액정 축전기(Clc)는 박막 트랜지스터 표시판(1)의 화소 전극(1a)과 컬러필터 표시판(2)의 공통 전극(2a)을 두 단자로 하며 두 전극(1a, 2a) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(1a)은 스위칭 소자(Q1, Q2)에 연결되며, 공통 전극(2a)은 컬러필터 표시판(2)의 전면에 형성되어 있고 공통 전압(Vcom)을 받는다. 도 2에서와는 달리 공통 전극(2a)이 박막 트랜지스터 표시판(1)에 구비되는 경우도 있으며 이때에는 두 전극(1a, 2a)이 모두 선형 또는 막대형으로 만들어진다.
유지 축전기(Cst)는 박막 트랜지스터 표시판(1)에 구비된 별개의 신호선(미 도시)과 화소 전극(1a)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가될 수 있다. 또한, 유지 축전기(Cst)는 화소 전극(1a)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(1a)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(2b)를 구비함으로써 가능하다. 도 2에서 색 필터(2b)는 컬러필터 표시판(2)의 해당 영역에 형성되어 있지만 이와는 달리 박막 트랜지스터 표시판(1)의 화소 전극(1a) 위 또는 아래에 형성할 수도 있다.
박막 트랜지스터 표시판(1) 및 컬러필터 표시판(2) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(미도시)가 부착되어 있다.
계조 전압 생성부(8)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(4)는 박막 트랜지스터 표시판(1)의 게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even))에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even))에 인가한다.
데이터 구동부(5)는 박막 트랜지스터 표시판(1)의 데이터선(D1, …, Dm)에 연결되어 계조 전압 생성부(8)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가하며 통상 복수의 집적 회로로 이루어진다.
타이밍 컨트롤러(6)는 게이트 구동부(4) 및 데이터 구동부(5) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(4) 및 데이터 구동부(5)에 제공한다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.
타이밍 컨트롤러(6)는 외부의 그래픽 제어기(미도시)로부터 적색, 녹색 및 청색의 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 타이밍 컨트롤러(6)는 입력 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 박막 트랜지스터 표시판(1)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(4)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(R', G', B')는 데이터 구동부(5)로 내보낸다.
게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.
데이터 제어 신호(CONT2)는 영상 데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D1, …, Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 '공통 전압에 대한 데이터 전압의 극성'을 줄여 '데이터 전압의 극성'이라 함)을 반전시 키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.
데이터 구동부(5)는 타이밍 컨트롤러(6)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대응하는 영상 데이터(R', G', B')를 차례로 입력받고, 계조 전압 생성부(8)로부터의 계조 전압 중 각 영상 데이터(R', G', B')에 대응하는 계조 전압을 선택함으로써, 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환한다.
게이트 구동부(4)는 타이밍 컨트롤러(6)로부터의 수직 동기 시작 신호(STV) 및 게이트 클록 신호(CPV)에 따라 1/2 H 주기를 갖는 게이트 온 전압(Von)을 홀수 및 짝수 게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even))에 인가하여 이 게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even))에 연결된 스위칭 소자(Q1, Q2)를 턴온시킨다. 여기서, 게이트 온 전압(Von)은 게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even))에 화소열 방향으로 순서대로 인가될 수도 있고, 홀수 게이트선(G1(odd), …, Gn(odd))에 화소열 방향으로 순차적으로 인가된 후 짝수 게이트선(G1(even), …, Gn(even))에 화소열 방향으로 순차적으로 인가될 수도 있다.
홀수 및 짝수 게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even))에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(Q1, Q2)가 턴온되어 있는 동안, 데이터 구동부(5)는 각 데이터 전압을 해당 데이터선(D1, …, Dm)에 공급한다. 데이터선(D1, …, Dm)에 공급된 데이터 전압은 턴온된 스위칭 소자(Q1, Q2)를 통해 해당 화소에 인가된다.
액정 분자들은 화소 전극(1a)과 공통 전극(2a)이 생성하는 전기장의 변화 에 따라 그 배열을 바꾸고 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(1, 2)에 부착된 편광자(미도시)에 의하여 빛의 투과율 변화로 나타난다.
이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1(odd), G1(even), …, Gn(odd), Gn(even))에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(5)에 인가되는 반전 신호(RVS)의 상태가 제어된다(이를 프레임 반전이라 한다). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(이를 라인 반전이라 한다), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(이를 도트 반전이라 한다).
한편, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판(1)의 화소 배열에서, 하나의 데이터선에 대하여 한쌍의 화소에 데이터 전압을 전달하므로 데이터선의 수는 절반으로 감소하며, 게이트선의 수는 두 배로 증가한다. 이 때, 박막 트랜지스터 표시판(1)의 한 쪽 또는 좌우에 게이트 구동부(4)를 집적함으로써 박막 트랜지스터 표시판(1)의 크기가 커지는 것을 방지할 수 있다.
따라서, 동일한 화면 크기에서도 화소의 수효를 두 배로 늘림으로써 종래에 비하여 두 배의 고해상도를 실현할 수 있다.
이하, 도 4a 내지 도 8b를 참조하여 도 1 내지 도 3의 액정 표시 장치의 다 양한 실시예들을 설명한다.
먼저, 도 4a 내지 도 4c를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다. 도 4a는 본 발명의 제1 실시예에 따른 액정 표시 장치에 사용되는 박막 트랜지스터 표시판의 배치도이고, 도 4b는 본 발명의 제1 실시예에 따른 액정 표시 장치에 사용되는 컬러필터 표시판의 배치도이고, 도 4c는 도 4a의 박막 트랜지스터 표시판과 도 4b의 컬러필터 표시판의 포함하는 액정 표시 장치의 배치도이다. 그리고, 도 5a는 도 4a의 박막 트랜지스터 표시판의 Ⅴa-Ⅴa'선에 대한 단면도이고, 도 5b는 도 4a의 박막 트랜지스터 표시판의 Ⅴb-Ⅴb'선에 대한 단면도이다.
도 4a, 도 4c, 도 5a 및 도 5b를 참조하면, 절연 기판(10) 위에 게이트 배선(22, 24, 26) 및 유지 용량 배선(28)이 형성되어 있다. 여기서, 게이트 배선(22, 24, 26) 및 유지 용량 배선(28)은 Al(Al합금)으로 구성된 단일층, 또는 Al(Al 합금)과 Mo(Mo 합금)이 적층된 이중층 등이 사용될 수 있다.
게이트 배선(22, 24, 26)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(22)으로 전달하는 게이트선 끝단(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 게이트선(22)은 홀수번째 게이트선(22a)와 짝수번째 게이트선(22b)이 쌍을 이루어 형성되며, 한쌍의 홀수번째 게이트선(22a)와 짝수번째 게이트선(22b)은 하나의 화소행에 대하여 어느 일측에 함께 배열된다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게 이트 배선(22, 24, 26) 및 유지 용량 배선(28)을 덮고 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터선 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 이 때, 데이터선(62)의 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 여기서, 데이터 배선(62, 65, 66, 68)은 Al(Al 합금) 또는 Mo(Mo 합금) 등의 도전막으로 구성된 단일층, 또는 이들이 하나 이상 적층된 다층 구조를 가질 수 있다.
도 4a에 도시된 바와 같이, 소스 전극(65), 드레인 전극(66) 및 게이트 전극(26)으로 이루어진 스위칭 소자는 데이터선(62)을 중심으로 좌우에 위치한다. 그리고, 데이터선(62)을 중심으로 좌측에 위치한 스위칭 소자는 홀수번째 게이트선(22a)으로부터 연장된 게이트 전극(26)이 연결되고, 데이터선(62)을 중심으로 우측 에 위치한 스위칭 소자는 짝수번째 게이트선(22b)으로부터 연장된 게이트 전극(26)에 연결된다. 여기서, 데이터선(62)을 중심으로 좌우에 위치하는 한쌍의 스위칭 소자는 동일한 하나의 데이터선(62)으로부터 각 데이터 신호를 인가받는다. 그리고, 이들 한쌍의 스위칭 소자에 연결된 홀수번째 게이트선(22a)과 짝수번째 게이트선(22b)은 하나의 화소를 중심으로 상측 또는 하측 중 어느 일측에 함께 이웃하여 배열된다. 즉, 홀수번째 게이트선(22a)과 짝수번째 게이트선(22b)이 쌍을 이루어 행 방향으로 배치되고, 한쌍의 홀수번째 및 짝수번째 게이트선(22a, 22b)은 이에 대응하는 화소행에 대하여 동일한 방향에 배치된다.
이상 설명한 스위칭 소자의 배치에 본 발명은 한정되지 않으며, 데이터선(62)을 중심으로 좌우의 스위칭 소자의 배열이 바뀔 수 있다.
또한, 도 3을 참조하면, 세로줄 얼룩 또는 플리커링을 방지하기 위해 하나의 화소열에 위치하는 스위치 소자는 화소행마다 홀수번째 게이트선 및 짝수번째 게이트선과 교대로 연결되는 것이 바람직하다. 예를 들면, 첫번째 화소행의 경우, 데이터선의 좌측에 위치하는 스위칭 소자는 홀수번째 게이트선과 연결되고, 데이터선의 우측에 위치하는 스위칭 소자는 짝수번째 게이트선에 연결된다. 그리고, 두번째 화소행의 경우, 데이터선의 좌측에 위치하는 스위칭 소자는 짝수번째 게이트선과 연결되고, 데이터선의 우측에 위치하는 스위칭 소자는 홀수번째 게이트선에 연결된다.
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적 어도 일부분이 중첩된다. 또한, 반도체층(40) 위에서 소스 전극(65)과 드레인 전극(66)이 서로 대향하는 부분은 나란히 형성될 수 있다.
데이터 배선(62, 65, 66, 68) 및 이들에 의해 노출된 반도체층(40) 상부에는 질화규소(SiNx), PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막), 및 아크클계 유기 절연막 등으로 이루어진 보호막(70)이 형성되어 있다. PECVD 방법에 의하여 증착된 a-Si:C:O 막과 a-Si:O:F 막(저유전율 CVD막)은 유전 상수가 4이하(유전 상수는 2에서 4사이의 값을 가진다.)로 유전율이 매우 낮다. 따라서 두께가 얇아도 기생 용량 문제가 발생하지 않는다. 또 다른 막과의 접착성 및 스텝 커버리지(step coverage)가 우수하다. 또한 무기질 CVD막이므로 내열성이 유기 절연막에 비하여 우수하다. 아울러 PECVD 방법에 의하여 증착된 a-Si:C:O 막과 a-Si:O:F 막(저유전율 CVD막)은 증착 속도나 식각 속도가 질화 규소막에 비하여 4 내지 10배 빠르므로 공정 시간 면에서도 매우 유리하다.
보호막(70)에는 드레인 전극(66) 및 데이터선 끝단(68)을 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소 영역에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선 끝단(24) 및 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터선 끝단(86, 88)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명 도전막으로 이루어져 있다. 화소 전극(82)에는 절개 패턴(83)이 형성될 수 있다. 절개 패턴(83)은 화소 전극(82)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로 절개 패턴과 반분된 화소 전극(82)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선 절개 패턴를 포함한다. 이 때, 상하의 사선 절개 패턴는 실질적으로 서로 수직을 이루도록 형성될 수 있다. 이는 프린지 필드(fringe field)의 방향을 4 방향으로 고르게 분산시키기 위함이다.
여기서, 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량 배선(28)을 대신하여, 화소 전극(82)을 게이트선(22)과 중첩하여 형성함으로써 유지 축전기를 이룰 수도 있다.
이와 같이, 하나의 데이터선(62)을 중심으로 좌우로 배치되어 상기 데이터선(62)을 공통으로 사용하는 한쌍의 화소 전극(82a, 82b)에 대하여 상기 한쌍의 화소 전극(82a, 82b)에 각각 대응하는 한쌍의 게이트선(22a, 22b)이 상기 한쌍의 화소 전극(82a, 82b)의 일측(상측 또는 하측)에 함께 이웃하여 배열되는 경우, 게이트선(22)과 화소 전극(82) 간의 커플링(coupling)을 줄일 수 있다. 이를 구체적으로 설명하면 다음과 같다. 우선 홀수번째 게이트선(22a)이 턴온(turn-on)되어 데이터선(62)의 좌측에 위치한 좌측 화소 전극(82a)에 화소 전압이 먼저 충전된다. 그 후, 짝수번째 게이트선(22b)이 턴온(turn-on)되어 데이터선(62)의 우측에 위치한 우측 화소 전극(82b)에 화소 전압이 충전된다. 이 때 이미 화소 전압이 충전된 좌측 화소 전극(82a)과 짝수번째 게이트선(22b) 간의 거리(W)는 커플링을 무시할 수 있을 정도로 충분 이격되어 배치되어 있으므로, 짝수번째 게이트선(22b)이 턴온되더라도 좌측 화소 전극(82a)의 화소 전압은 영향을 받지 않는다.
따라서 화소 전극(82)와 게이트선(22) 간의 커플링이 거의 없으므로, 화소 전극(82)와 게이트선(22) 간의 이격 거리를 줄임으로써 개구율을 향상시킬 수 있다. 예를 들어, 홀수번째 게이트선(22a)과 짝수번째 게이트선(22b) 중 화소 전극(82)에 더 가까이 위치하는 게이트선과 화소 전극(82) 간의 이격 거리는 약 8-13㎛ 일 수 있다. 종래 화소 전극(82)과 게이트선(22)의 커플링을 방지하기 위해 화소 전극(82)과 게이트선(22)을 적어도 13㎛ 정도 이격하여 배치하였으나, 본 실시예에 의한 액정 표시 장치에 의하면 이러한 커플링이 방지되므로 화소 전극(82)과 게이트선(22) 간의 이격 거리는 약 13㎛보다 작을 수 있다. 다만, 화소 전극(82)과 게이트선(22) 간의 단락(short)을 방지하기 위해 화소 전극(82)과 게이트선(22)은 약 8㎛ 이상 이격 거리를 두고 형성하는 것이 바람직하다.
도 4b 및 도 4c를 참조하면, 도 4b는 컬러필터 표시판의 배치도로서, 전면에 ITO 또는 IZO 등의 도전 물질로 이루어진 공통 전극(140)이 형성되어 있다. 여기서, 공통 전극(140)에는 절개 패턴(142)이 형성되어 있다. 절개 패턴(142)은 공통 전극(140)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로 절개 패턴과 반분된 공통 전극(142)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선 절개 패턴를 포함한다. 이 때, 상하의 사선 절개 패턴는 실질적으로 서로 수직을 이루도록 형성될 수 있다. 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다. 도시되지는 않았으나, 컬러필터 표시판에는 화소 영역의 둘레에 대응하는 영역에 빛샘을 방지하기 위한 블랙 매트릭스(미도시)와 적색, 녹색 또는 청색의 색필터(미도시)가 형성되어 있다.
도 4c는 도 4a의 박막 트랜지스터 표시판과 도 4c의 컬러필터 표시판을 중첩한 배치도로서, 공통 전극(140)의 사선 절개 패턴(142)는 화소 전극(82)의 사선 절개 패턴(83)를 가운데에 끼고 배열된다.
이와 같은 구조의 박막 트랜지스터 표시판과 칼라필터 기판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 액정 표시 장치의 기본 구조가 마련된다. 박막 트랜지스터 표시판과 칼라필터 기판을 정렬했을 때 화소 전극(82)의 절개 패턴(83)과 공통 전극(140)의 절개 패턴(142)는 화소 영역을 다수의 소도메인으로 분할한다. 이들 소도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류된다.
이상 본 발명의 박막 트랜지스터 표시판은 광시야각을 구현하기 위한 수단으로서 전극에 절개 패턴을 형성하는 PVA(Pattern Vertical Alignment) 방식을 이용하여 설명하였으나, 본 발명은 이에 한정되지 않으며 후술하는 유전체 돌기 형성에 의해 광시야각을 구현하는 MVA(Multi-domain Vertical Alignment) 방식에도 적용될 수 있다.
이하 도 6을 참조하여 본 발명의 제2 실시예를 설명한다. 도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다. 설명의 편의상, 상기 제1 실시예 의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 6에 나타낸 바와 같이, 도 4c에 도시된 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 즉 도 6에 도시된 바와 같이, 드레인 전극(266)은 게이트 전극(26)을 완전히 가로지르도록(cross-over) 형성된다. 이와 같이, 드레인 전극(266)이 게이트 전극(26)을 완전히 가로지르도록 형성하면, 게이트 전극(26)을 형성한 후 드레인 전극(266)을 형성할 때 사진 식각 공정의 마진 및 오버레이(overlay)의 불일치를 고려하더라도 게이트 전극(26)과 드레인 전극(266)이 항상 완전히 중첩된다. 따라서, 게이트 전극(26)과 드레인 전극(266) 사이에서 발생하는 기생 용량(parasitic capacitance)은 각 화소(pixel)에 대하여 항상 동일한 값을 가지게 된다.
다시 도 3을 참조하면, 스위칭 소자(Q1)의 게이트 전극에는 게이트 전압(Vg)이 인가되고, 소스 전극에는 데이터 전압(Vd)이 인가된다. 유지 축전기(Cst)와 액정 축전기(Clc)는 스위칭 소자(Q1)의 드레인 전극에 연결되며, 유지 축전기(Cst)의 다른 단자에는 유지 전압(Vcs)이 인가되고, 상기 액정 축전기(Clc)의 다른 단자에는 공통 전압(Vcom)이 인가된다. 게이트 전압(Vg)이 턴온(turn-on)되면, 스위칭 소자(Q1)이 턴온되어 데이터 전압(Vd)이 화소 전극에 인가됨으로써 액정 축전기(Clc)와 유지 축전기(Cst)가 충전된다. 화소 전극의 전압은 화소 전압(Vp)으로서 표현되었으며, 실제 액정 축전기(Clc)에 충전된 전압을 나타낸다. 데이터 전압(Vd)은 공통 전압(Vcom)을 기준으로 주기적으로 그 극성이 반전된다. 그러나, 스위칭 소자(Q1)가 턴온 상태에서 턴오프(turn-off) 상태로 전환될 때, 게이트 전압(Vg)의 급 격한 감소는 게이트 전극과 드레인 전극 사이의 기생 용량(Cgd)에 의한 커플링(coupling) 현상에 의해 액정 축전기(Clc)에 실제로 충전되는 전압이 킥백 전압(Vk)만큼 떨어진다. 이러한 킥백 전압에 의해 액정 축전기에 충전되는 양극성의 전하량과 음극성의 전하량은 정확하게 일치하지 않게되어 플리커링(flickering) 현상으로 인지된다. 게이트 전압(Vg)을 이용하여 킥백 전압(Vk)을 수학식으로 표현하면 아래와 같다.
Vk = {Cgd / (Clc+Cst+Cgd)} Vg
이와 같은 킥백 전압(Vk)은 게이트 전극과 드레인 전극 사이의 기생 용량(Cgd)에 의해 영향을 받게 되는데, 화소 마다 기생 용량(Cgd)이 다른 경우 화소 마다 킥백 전압의 차이를 유발하여 플리커링 형상을 증가시켜 박막 트랜지스터 표시판 전체의 화질을 떨어뜨린다.
본 발명의 액정 표시 장치의 경우, 각 화소에 대하여 게이트 전극(26)과 드레인 전극(266) 사이의 기생 용량이 실질적으로 동일한 값을 가지므로 플리커링의 발생을 억제하며, 각 화소마다 동일한 화질을 구현할 수 있다. 특히 각 화소마다 스위칭 소자의 위치가 다른 박막 트랜지스터 표시판의 경우, 게이트 배선과 데이터 배선 간의 오버레이 불일치가 발생하더라도 드레인 전극(266)이 게이트 전극(26)과 완전히 중첩되어 있으므로, 각 화소마다 기생 용량의 변화가 거의 없다. 또한, 각 화소마다 소스 전극(265)과 드레인 전극(266)이 서로 대향하는 영역이 일정하므로 각 스위칭 소자의 W/L(폭/길이) 값을 동일하게 유지할 수 있다.
나아가, 드레인 전극(266)은 반도체층(40)을 완전히 가로지르도록 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 액정 표시 장치에 의하면, 게이트선과 화소 전극 간의 커플링을 줄임으로써 화소간 휘도 편차에 의한 세로줄 얼룩을 방지할 수 있다. 또한, 각 화소마다 발생하는 기생 용량을 동일한 수준으로 유지하거나 그 변화량을 최소화하여 플러커 현상을 방지하고, 액정 표시 장치 전체의 화질을 우수하게 구현할 수 있다.

Claims (10)

  1. 행렬 형태로 배열되어 있는 스위칭 소자에 연결된 다수의 화소 전극;
    상기 스위칭 소자에 연결되어 있으며, 홀수번째 게이트선과 짝수번째 게이트선이 쌍을 이루어 행 방향으로 뻗은 다수의 게이트선; 및
    상기 스위칭 소자에 연결되어 있으며 열 방향으로 뻗은 다수의 데이터선을 포함하며,
    상기 스위칭 소자 중 동일한 상기 데이터선의 양쪽에 각각 연결된 제1 및 제2 스위칭 소자는 상기 홀수번째 게이트선과 짝수번째 게이트선에 각각 연결되고,
    한쌍의 상기 홀수번째 게이트선과 상기 짝수번째 게이트선은 상기 각 화소 전극의 일측에 배치되는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 홀수번째 게이트선과 상기 짝수번째 게이트선 중 상기 화소 전극에 더 가까이 위치하는 게이트선은 상기 화소 전극에 대하여 8 - 13㎛ 이격되어 배치되는 액정 표시 장치.
  3. 제1 항에 있어서,
    하나의 화소열에 위치하는 상기 스위칭 소자는 화소행마다 상기 홀수번째 게이트선 및 상기 짝수번째 게이트선과 교대로 연결되는 액정 표시 장치.
  4. 제1 항에 있어서,
    게이트 온 전압이 상기 게이트선에 화소열 방향으로 순차적으로 인가되는 액정 표시 장치.
  5. 제1 항에 있어서,
    게이트 온 전압이 상기 홀수 게이트선에 화소열 방향으로 순차적으로 인가된 후 상기 짝수 게이트선에 화소열 방향으로 순차적으로 인가되는 액정 표시 장치.
  6. 제1 항에 있어서,
    상기 데이터선은 상기 데이터선으로부터 분지된 소스 전극에 의해 상기 스위칭 소자와 연결되고, 상기 게이트선은 상기 게이트선으로부터 분지된 게이트 전극에 의해 상기 스위칭 소자와 연결되고, 상기 화소 전극은 상기 화소 전극과 연결된 드레인 전극에 의해 상기 스위칭 소자와 연결되며,
    상기 드레인 전극은 상기 게이트 전극을 중심으로 상기 소스 전극과 대향하며 상기 게이트 전극을 완전히 가로지르는 액정 표시 장치.
  7. 제6 항에 있어서,
    상기 홀수번째 게이트선과 상기 짝수번째 게이트선 중 상기 화소 전극에 더 가까이 위치하는 게이트선은 상기 화소 전극에 대하여 8 - 13㎛ 이격되어 배치되는 액정 표시 장치.
  8. 제6 항에 있어서,
    하나의 화소열에 위치하는 상기 스위칭 소자는 화소행마다 상기 홀수번째 게이트선 및 상기 짝수번째 게이트선과 교대로 연결되는 액정 표시 장치.
  9. 제6 항에 있어서,
    게이트 온 전압이 상기 게이트선에 화소열 방향으로 순차적으로 인가되는 액정 표시 장치.
  10. 제6 항에 있어서,
    게이트 온 전압이 상기 홀수 게이트선에 화소열 방향으로 순차적으로 인가된 후 상기 짝수 게이트선에 화소열 방향으로 순차적으로 인가되는 액정 표시 장치.
KR1020050061355A 2005-07-07 2005-07-07 액정 표시 장치 KR101133193B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050061355A KR101133193B1 (ko) 2005-07-07 2005-07-07 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061355A KR101133193B1 (ko) 2005-07-07 2005-07-07 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20070006222A KR20070006222A (ko) 2007-01-11
KR101133193B1 true KR101133193B1 (ko) 2012-04-09

Family

ID=37871511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061355A KR101133193B1 (ko) 2005-07-07 2005-07-07 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR101133193B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1940189B1 (en) 2006-12-27 2020-04-15 Samsung Electronics Co., Ltd. Apparatus and method for computing a resource allocation of a relay station
KR100892613B1 (ko) * 2007-04-25 2009-04-08 삼성전자주식회사 액정 패널 및 이를 구비하는 액정 표시 장치
KR101920888B1 (ko) 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102097024B1 (ko) 2013-01-04 2020-04-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087992A (ko) * 1998-05-11 1999-12-27 아베 아키라 액정표시장치의구동방법및구동회로
KR20020072723A (ko) * 2001-03-12 2002-09-18 삼성전자 주식회사 액정 표시 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087992A (ko) * 1998-05-11 1999-12-27 아베 아키라 액정표시장치의구동방법및구동회로
KR20020072723A (ko) * 2001-03-12 2002-09-18 삼성전자 주식회사 액정 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20070006222A (ko) 2007-01-11

Similar Documents

Publication Publication Date Title
USRE47431E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
US7830487B2 (en) Liquid crystal display with pixel electrodes having interdigitated portions
US7391397B2 (en) Display device
KR20060118208A (ko) 박막 트랜지스터 표시판
JP2005309437A (ja) 表示装置及びその駆動方法
KR20080009897A (ko) 액정 표시 장치
KR101383707B1 (ko) 액정 표시 장치
US6927808B2 (en) Liquid crystal display device
KR20110136555A (ko) 액정 표시 장치
KR20090007148A (ko) 액정 표시 장치 및 그의 구동 방법
JP2007226243A (ja) 液晶表示装置
KR20110101007A (ko) 액정 표시 장치
KR20080053644A (ko) 액정 표시 장치
KR20050035500A (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치
US20060158577A1 (en) Thin film transistor array panel for liquid crystal display and liquid crystal display
KR101133193B1 (ko) 액정 표시 장치
KR100494701B1 (ko) 프린지 필드 스위칭 액정표시장치
KR20090043750A (ko) 액정표시장치
KR102129500B1 (ko) 액정표시패널
US20150185534A1 (en) Liquid crystal display
KR102481182B1 (ko) 액정 표시 장치
KR20070080143A (ko) 액정표시장치
KR20080051852A (ko) 액정 표시 장치
KR20070076624A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee