JP2005064362A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005064362A5 JP2005064362A5 JP2003295067A JP2003295067A JP2005064362A5 JP 2005064362 A5 JP2005064362 A5 JP 2005064362A5 JP 2003295067 A JP2003295067 A JP 2003295067A JP 2003295067 A JP2003295067 A JP 2003295067A JP 2005064362 A5 JP2005064362 A5 JP 2005064362A5
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- electrode
- manufacturing
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 93
- 239000011347 resin Substances 0.000 claims description 81
- 229920005989 resin Polymers 0.000 claims description 81
- 238000004519 manufacturing process Methods 0.000 claims description 74
- 239000000853 adhesive Substances 0.000 claims description 66
- 230000001070 adhesive Effects 0.000 claims description 66
- 238000007789 sealing Methods 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 239000002313 adhesive film Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000005755 formation reaction Methods 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 8
- 239000004840 adhesive resin Substances 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 230000001681 protective Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 32
- 239000000945 filler Substances 0.000 claims 2
- 239000011241 protective layer Substances 0.000 claims 2
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000007772 electrode material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 28
- 239000010931 gold Substances 0.000 description 23
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000007788 liquid Substances 0.000 description 10
- 239000011231 conductive filler Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 229920001721 Polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 210000001736 Capillaries Anatomy 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000087 stabilizing Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Description
本発明は、チップ・オン・チップ構造の電子装置の製造方法及びその電子装置並びに半導体装置の製造方法に関するものである。
ICチップ間をバンプ電極等により直接接続するチップ・オン・チップ型半導体装置は、高い実装密度とチップ間の高速なデータ転送を実現することができる。しかしながら、このチップ・オン・チップ型半導体装置の製造方法では、設計上の制約が大きく、生産性が低いといった問題があった。
ここで、チップ・オン・チップ構造とは、親チップと呼ばれるICチップ上にこれより小さい子チップと呼ばれるICチップをバンプと呼ばれる金属突起電極を介して接続したものである。親チップは一般的にワイヤボンディングやTAB技術、あるいはフリップチップ接続技術等を用いて配線基板に電気的に接続され、チップ全体やワイヤボンディング接続部が樹脂により封止されることにより半導体パッケージが構成される。チップ・オン・チップの接続部はチップ間が電気信号伝達のために金属バンプにより接続されていると同時に、バンプ接続部分を除くチップ間が絶縁樹脂等により保護されることが信頼性上必要である。
ここで、チップ・オン・チップ構造とは、親チップと呼ばれるICチップ上にこれより小さい子チップと呼ばれるICチップをバンプと呼ばれる金属突起電極を介して接続したものである。親チップは一般的にワイヤボンディングやTAB技術、あるいはフリップチップ接続技術等を用いて配線基板に電気的に接続され、チップ全体やワイヤボンディング接続部が樹脂により封止されることにより半導体パッケージが構成される。チップ・オン・チップの接続部はチップ間が電気信号伝達のために金属バンプにより接続されていると同時に、バンプ接続部分を除くチップ間が絶縁樹脂等により保護されることが信頼性上必要である。
このチップ・オン・チップ構造の半導体パッケージの製造方法について例を用いて説明する。まず、配線基板やリードフレームといったパッケージ基板上に、Agペーストやフィルム状の接着剤などにより親チップを接着する。親チップ上には子チップと接続するためにアルミパッドあるいはAuバンプ等の電極が形成されている。また、子チップ側にも親チップと接続される電極としてAuバンプやアルミパッドが形成されている。これらの接続電極の構造はその電極の密度や配置に応じて様々なものが考えられ、上記の他にはんだバンプを用いたものも用いられる。チップ・オン・チップ接合プロセスに関しては、チップ間への絶縁樹脂の充填方法によって2つの方法に分けられる。第1の方法は、子チップと親チップをバンプにより接続した後に、毛細管現象を利用して液状の熱硬化樹脂をチップ間に注入、加熱して硬化させる方法である。子チップと親チップの電極間の接合工法としては、双方の電極がAuである場合は熱圧着工法あるいは超音波接合法、それぞれAuとAlである場合は超音波接合法などの金属間の固層拡散を用いた接合法、はんだ電極である場合は接合部をはんだの融点以上の温度に加熱、液相拡散により金属接合を得る方法が用いられる。第2の方法は液状またはフィルム状の樹脂をあらかじめ親チップ上の、子チップが接続される領域に供給しておき、この上に子チップを搭載、バンプ接続と樹脂封止を同時に行う方法である。この方法ではバンプの狭ピッチ化によりチップ間の間隙が縮小しても樹脂を充填しやすいという特徴がある。
このようにして親チップ、子チップ間のバンプ接合と樹脂封止を行った後、ワイヤボンディング法により親チップ上に形成された電極とパッケージ基板の配線を接続する。この時、当然ながら、親チップ上のパッケージ基板に接続される電極は、子チップが搭載されていない領域に形成されていなければならない。最後にチップやワイヤボンディング部をトランスファーモールド法などにより樹脂封止することにより、チップ・オン・チップ構造を含む半導体パッケージが形成される。
図5は、以上に説明したチップ・オン・チップの接合プロセスの一例を示す。親チップ20上の子チップ30が接続される領域に液状の接着樹脂40をポッティング法などにより供給する。この後、Auスタッドバンプ電極10を形成した子チップ30を、親チップ20の対応する電極に位置合わせして接合することにより、電極同士の接合と樹脂封止が行われる。しかしながらこの方法では樹脂40の量のコントロールを正確に行うことが困難であるため、子チップ接合領域からはみ出した樹脂40が親チップ20上の配線基板とワイヤボンディング等を用いて接続するための電極を汚染したり、子チップ30を搭載するためのボンディングツールを汚染するという問題が発生していた。
ここで、特許文献1には例えばポッティング法によって熱可塑性樹脂を基板のはんだボールを設けた側に設け、半導体素子の電極以外の部分に接着剤が形成された構造を採用して、ボード実装時に熱可塑性樹脂の溶融により実装強度を向上させるという半導体装置の製造方法が開示されている。
また特許文献2にはウェハのチップ領域のパッド上に金線を用いて突起付電極を形成し、突起付電極を完全に覆うように樹脂層を形成し、樹脂層を研磨して金バンプ露出面を有する金バンプと樹脂層とを形成し、ウェハを分割して半導体チップを完成させるプロセスが開示された。
しかし、前記のチップ・オン・チップ接合プロセスでは、特に樹脂の充填プロセスにおける問題により設計上の制約が大きかった。
すなわち前述の第1の方法では、チップ間に液状の熱硬化性樹脂を注入する際に、親チップ上に樹脂を供給するスペースを設ける必要があり、また、液状樹脂が親チップ上のパッケージ基板に接続される電極を汚染するという問題があるため、親チップのサイズが子チップのサイズに比較して十分大きくなくてはならないという設計上の制約があった。また、樹脂の供給はチップ単位で行わなければならないため、生産性が低いという問題があった。
また第2の方法では、液状樹脂を用いた場合は樹脂の供給量、接着剤フィルムの場合はフィルムの貼付位置精度により第1の方法と同様の親チップ、子チップのサイズに関する制約が発生し、さらに、子チップを親チップ上にフリップチップボンダにて搭載する際に、子チップを吸着保持するツールを汚染することを防ぐために、子チップの厚さが十分厚くなければならないという理由からパッケージの薄型化が困難であった。
すなわち前述の第1の方法では、チップ間に液状の熱硬化性樹脂を注入する際に、親チップ上に樹脂を供給するスペースを設ける必要があり、また、液状樹脂が親チップ上のパッケージ基板に接続される電極を汚染するという問題があるため、親チップのサイズが子チップのサイズに比較して十分大きくなくてはならないという設計上の制約があった。また、樹脂の供給はチップ単位で行わなければならないため、生産性が低いという問題があった。
また第2の方法では、液状樹脂を用いた場合は樹脂の供給量、接着剤フィルムの場合はフィルムの貼付位置精度により第1の方法と同様の親チップ、子チップのサイズに関する制約が発生し、さらに、子チップを親チップ上にフリップチップボンダにて搭載する際に、子チップを吸着保持するツールを汚染することを防ぐために、子チップの厚さが十分厚くなければならないという理由からパッケージの薄型化が困難であった。
また特許文献1に記載された技術では、半導体素子の電極を露出させたまま、電極以外の部分に選択的に接着層を形成することは、特殊なプロセスが必要になり、製造コストが上昇する。具体的には、特許文献1に示されるように、柔軟性のあるシートで電極上を覆い、金型内に保持し、シートと半導体ウェハの間に樹脂を注入するプロセスが必要となり、特殊な製造プロセス、製造設備を必要とする。
さらに、特許文献2に記載された技術では突起電極を完全に覆うように樹脂で埋め込んだ後、樹脂を研削することにより電極を露出させるという固有のプロセスが存在し特殊な製造プロセス、製造設備を必要とする。
本発明は、以上の問題に鑑みてなされたものであり、複数のICチップを、安価な方法で相互に接続し、高密度に集積化して高機能な電子装置を製造するにあたり、ICチップやパッケージ設計上の制約が少なく生産性を向上し、汎用化が容易な電子装置の製造方法及びその電子装置並びに半導体装置の製造方法を提供することを目的とする。
本発明者は、親チップ上に搭載される子チップの電極形成面全面に、ウェハ状態にて樹脂フィルムをラミネートしてダイシングすることにより接着剤層を形成し、汎用ワイヤボンダによりAuスタッドバンプを形成した親チップ上に超音波フリップチップ工法を用いて搭載することにより、接着剤層を貫通したAuスタッドバンプと子チップ電極の接合とチップ間の樹脂封止を同時に行うことができるという着想に基づき本発明に想到した。
すなわち本発明の電子装置の製造方法は、金属バンプ電極を有する第1の電子装置に搭載されると共に第1の電子装置の前記金属バンプに接続される電極を備える第2の電子装置の前記電極形成面のほぼ全面を被覆する様に第2の電子装置に接着剤層を形成する工程と、第1の電子装置に第2の電子装置を搭載する工程とより成り、第1の電子装置に第2の電子装置を搭載する工程で前記第1の電子装置上のバンプ電極が前記接着剤層を貫通して第2の電子装置上の電極と電気的に接続すると共に第1の電子装置と第2の電子装置間が前記接着剤層により封止されることを特徴とする。
また本発明の電子装置は金属バンプ電極を有する第1の電子装置に第2の電子装置を搭載して成り、前記第1の電子装置上のバンプ電極が接着剤層を貫通して第2の電子装置上の電極と電気的に接続されると共に第1の電子装置と第2の電子装置間が前記接着剤層により封止され、前記接着剤層構成成分を第1の電子装置のバンプ電極と第2の電子装置の電極間に含んでなることを特徴とする。
金属バンプ電極を有する第1の電子装置に搭載されると共に第1の電子装置の前記金属バンプに接続される電極を備える第2の電子装置の前記電極形成面のほぼ全面を被覆する様に第2の電子装置に接着剤層を形成する工程と、第1の電子装置に第2の電子装置を搭載する工程とより成り、第1の電子装置に第2の電子装置を搭載する工程で前記第1の電子装置上のバンプ電極が前記接着剤層を貫通して第2の電子装置上の電極と電気的に接続すると共に第1の電子装置と第2の電子装置間が前記接着剤層により封止され、接着剤層構成成分を第1の電子装置のバンプ電極と第2の電子装置の電極間に含んでなることを特徴とする。
さらに本発明の半導体装置の製造方法は、ICが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面に接着剤フィルムを貼り付ける工程と、前記接着剤フィルムの貼り付けられたウェハを支持体上で複数のICチップに切断分離する工程とを含み、ICチップの電極形成面上に接着剤層を形成することを特徴とする。
さらに本発明の半導体装置の製造方法は、ICが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面にスピンコート法により接着剤層をコーティングする工程と、前記接着材層の形成されたウェハを支持体上で複数のICチップに切断分離する工程を含み、ICチップの電極形成面上に接着剤層を形成することを特徴とする。
さらに本発明の半導体装置の製造方法は、支持体上に形成された接着剤層上に前記ICが複数形成されたウェハの電極形成面を貼り付け、前記ウェハと接着剤層を支持体上で切断分離する工程を含み、ICチップの電極形成面上に接着剤層を形成することを特徴とする。
本発明の半導体装置は、半導体基板と、前記半導体基板の上面に形成された複数の電極と、前記複数の電極を完全に覆う封止樹脂層とから成ることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体ウェハの上面に複数の電極を形成する工程と、前記複数の電極を完全に覆う封止樹脂層を形成する工程と、前記複数の電極が形成され且つ前記複数の電極を完全に覆う封止樹脂層が形成された半導体ウェハを複数の半導体装置に切り分ける工程とから成ることを特徴とする。
さらに、本発明の半導体装置の製造方法は、複数のバンプ電極を有する第一の半導体装置を準備する工程と、複数の電極と当該複数の電極を完全に覆う封止樹脂層とを有する第二の半導体装置を準備する工程と、前記第二の半導体装置を前記第一の半導体装置にマウントして前記バンプ電極が前記封止樹脂層を貫通するようにし前記バンプ電極と前記第二の半導体装置の電極とを接合する工程とから成ることを特徴とする。
本発明の半導体装置は、半導体基板と、前記半導体基板の上面に形成された複数の電極と、前記複数の電極を完全に覆う封止樹脂層とから成ることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体ウェハの上面に複数の電極を形成する工程と、前記複数の電極を完全に覆う封止樹脂層を形成する工程と、前記複数の電極が形成され且つ前記複数の電極を完全に覆う封止樹脂層が形成された半導体ウェハを複数の半導体装置に切り分ける工程とから成ることを特徴とする。
さらに、本発明の半導体装置の製造方法は、複数のバンプ電極を有する第一の半導体装置を準備する工程と、複数の電極と当該複数の電極を完全に覆う封止樹脂層とを有する第二の半導体装置を準備する工程と、前記第二の半導体装置を前記第一の半導体装置にマウントして前記バンプ電極が前記封止樹脂層を貫通するようにし前記バンプ電極と前記第二の半導体装置の電極とを接合する工程とから成ることを特徴とする。
本発明の電子装置の製造方法によれば、子チップのウェハに対し、ダイシングシート上にマウントされた状態で接着剤フィルムを貼付して、ダイシングすることにより、樹脂量の最適化が可能になる。一般に子チップを親チップ上に搭載し接合したときの親チップ上での封止樹脂のはみ出しは、チップ間の間隙を埋める体積以上の樹脂が供給された場合や、供給位置が的確でない場合に発生する。例えば、接合プロセス直前に液状樹脂を親チップ上に供給するポッティング法では、正確に樹脂の量をチップ間の間隙を埋める体積とするのは困難である。また、接着剤フィルムを親チップ上に貼り付ける方法でも、子チップの搭載位置に正確に貼り付けるのは困難で、現実的には500ミクロン程度の貼付位置誤差が出る。これに対し、本発明の電子装置の製造方法によれば、子チップの面積と供給する樹脂フィルムの厚さにより樹脂量は決まり、また子チップのウェハに対し、ダイシングシート上にマウントされた状態で接着剤フィルムを貼付るので樹脂の供給位置も正確に子チップ直下となる。このことにより樹脂はみだしは極めて少なくなり、また樹脂の子チップ上への這い上がりの危険も少ないことから子チップの厚さも極めて薄くすることができる。
本発明の効果として、本発明の電子装置の製造方法によれば、薄く研削された子チップのウェハに対し、ダイシングシート上にマウントされた状態で接着剤フィルムを貼付、ダイシングすることにより、樹脂量の最適化と子チップの薄チップ化が可能になり、親チップ、子チップのサイズ、厚さに関する制約が大幅に緩和され生産性が大幅に向上する。そのため設計自由度、生産性の高いチップ・オン・チップ型電子装置が得られる。
また本発明の電子装置によれば、接着剤層構成成分を第1の電子装置のバンプ電極と第2の電子装置の電極間に含んでなることにより接合圧力が局所的に集中し、例えばはんだ表面の自然酸化膜がやぶれることにより接合プロセスが安定する。この場合に第1の電子装置のバンプ電極と第2の電子装置の電極間はんだ界面に残留する接着剤層構成成分それ自体は直接的には接合には寄与することなく、接合圧力を局所的に集中させて接合プロセスを安定させるという間接的機能が認められる。
また本発明の電子装置によれば、接着剤層構成成分を第1の電子装置のバンプ電極と第2の電子装置の電極間に含んでなることにより接合圧力が局所的に集中し、例えばはんだ表面の自然酸化膜がやぶれることにより接合プロセスが安定する。この場合に第1の電子装置のバンプ電極と第2の電子装置の電極間はんだ界面に残留する接着剤層構成成分それ自体は直接的には接合には寄与することなく、接合圧力を局所的に集中させて接合プロセスを安定させるという間接的機能が認められる。
図1に示すように金属バンプ電極すなわちAuスタッドバンプ1を有する第1の電子装置すなわち親チップ2に搭載されると共に親チップ2のAuスタッドバンプ1に接続される電極を備える第2の電子装置すなわち子チップ3の子チップウェハ4の電極形成面のほぼ全面を被覆する様に子チップ3に接着剤層5を形成する工程と、親チップ2に子チップ3を搭載する工程とより成り、親チップ2に子チップ3を搭載する工程で親チップ2のAuスタッドバンプ1が接着剤層5を貫通して子チップ3上の電極と電気的に接続すると共に親チップ2と子チップ3間が接着剤層5により封止される。
以上のチップ・オン・チップ接合プロセスにおいて子チップ3と親チップ2とは表面に電子回路の形成された平板形状にされ、かつ、親チップ2は子チップ3より大きな回路面積を有する。また親チップ2は子チップ3と接続されない電極を有し、その電極が親チップ2に子チップ3を搭載した後に子チップ3との接続領域外の表面に露出している。これによって、親チップ2は他のICチップ若しくは配線基板との接続が可能となる。また親チップ2または子チップ3は少なくとも一方がICチップとされる。また親チップ2または子チップ3は少なくとも一方が配線基板であってもよい。
(実施例1)
以上のチップ・オン・チップ接合プロセスにおいて子チップ3と親チップ2とは表面に電子回路の形成された平板形状にされ、かつ、親チップ2は子チップ3より大きな回路面積を有する。また親チップ2は子チップ3と接続されない電極を有し、その電極が親チップ2に子チップ3を搭載した後に子チップ3との接続領域外の表面に露出している。これによって、親チップ2は他のICチップ若しくは配線基板との接続が可能となる。また親チップ2または子チップ3は少なくとも一方がICチップとされる。また親チップ2または子チップ3は少なくとも一方が配線基板であってもよい。
(実施例1)
図1に本発明の電子装置の製造方法におけるチップ・オン・チップ接合プロセスの実施例1を示す。図1に示されるように、この実施例では、まず裏面研削により薄型化したダイシング前の子チップウェハ4をダイシングシート6上にマウントし、この状態で接着剤フィルムのウェハ4に対する貼り付けを行う。さらにそのように接着剤フィルムを貼り付け接着剤層5を形成した状態でダイシングブレード7によって子チップウェハ4のダイシングを行うことにより子チップ3の個片化を行う。この方法により、電極を含む素子形成面の全面に接着剤層5が形成された非常に薄い子チップ3が得られる。
なお、ウェハ4上への接着剤層5の形成方法としては、液状樹脂をスピンコート法により塗布する方法を用いても良い。また、減圧雰囲気中でこれを行うことにより、気泡等を巻き込む事無く貼り付けることが可能となる。子チップ3の電極としてはAlやAuなどが望ましく、形状としては平面状のパッドであっても、メッキ法などで形成されたバンプ形状であっても良い。また子チップ3上のほぼ全面に形成され、Alパッド電極部分に開口部を有する保護膜表面すなわちポリイミドカバー膜表面から窪んだ位置に形成されたAlパッドとすることもできる。なお、保護膜材質としてはポリイミドなどの有機膜の他に、SiNなどの無機膜だけにすることもできる。
一方、配線基板上に接着剤やAgペースト等を用いて搭載された親チップ2のAlパッド電極上にワイヤボンダを用いてAuスタッドバンプ1の形成を行う。
次に、チップ・オン・チップの接合プロセスでは、周知の超音波フリップチップボンダにより親チップ2上に子チップ3を搭載し、親チップ2上に形成されたバンプ電極が子チップ3の電極上の樹脂を貫通し、子チップ3の電極と接続し、同時に子チップ3上に形成された接着剤層5により、子チップ3及び親チップ2間が樹脂封止された状態が形成できる。この工法を用いることにより、チップ間を封止する樹脂の量はウェハ状態で貼り付ける樹脂フィルムの厚さとチップサイズによりほぼ正確に決定され、子チップ3の搭載される部分に正確に樹脂が供給されることになる。このことは、子チップ3の搭載領域から樹脂が大きくはみだすことで親チップ2上に形成されたパッケージ基板に接続するための電極を汚染することや、樹脂が子チップ3上に乗り上げることを防止することが可能となり、結果として子チップ3と親チップ2のチップサイズに関する制限が小さくなり、さらに、子チップ3を薄型化できるということを意味する。
次に、チップ・オン・チップの接合プロセスでは、周知の超音波フリップチップボンダにより親チップ2上に子チップ3を搭載し、親チップ2上に形成されたバンプ電極が子チップ3の電極上の樹脂を貫通し、子チップ3の電極と接続し、同時に子チップ3上に形成された接着剤層5により、子チップ3及び親チップ2間が樹脂封止された状態が形成できる。この工法を用いることにより、チップ間を封止する樹脂の量はウェハ状態で貼り付ける樹脂フィルムの厚さとチップサイズによりほぼ正確に決定され、子チップ3の搭載される部分に正確に樹脂が供給されることになる。このことは、子チップ3の搭載領域から樹脂が大きくはみだすことで親チップ2上に形成されたパッケージ基板に接続するための電極を汚染することや、樹脂が子チップ3上に乗り上げることを防止することが可能となり、結果として子チップ3と親チップ2のチップサイズに関する制限が小さくなり、さらに、子チップ3を薄型化できるということを意味する。
上記のプロセスにおいては、子チップ3上の樹脂層は、親チップ2への接合時にチップ間に樹脂が十分に充填されるために電極表面を完全に被覆していることが必要であり、また、フリップチップボンダにより搭載する際にカメラによる子チップ3表面のパターン認識が可能であることを考慮し、35ミクロン程度以下であることが望ましい。またフィルム樹脂の特性としては、ダイシングシート6上のウェハに貼り付けることを考慮し、100℃以下の低温で接着可能な樹脂であることが望ましい。また上記プロセスでは、親チップ2のバンプ電極が樹脂を貫通、子チップ3の電極に押圧する過程において、子チップ3に対して超音波振動を印加することにより、両電極間に存在する殆どの樹脂が排除され、電極間に金属的、電気的接続を得ることが可能である。この場合フィルム樹脂の構成成分が両電極間に残存する場合もある。この際、超音波の振動エネルギーが電極間に効率的に供給されて良好な電極間の接合を得るために、接合温度において樹脂の粘度が約1000Pa・s以下に下がるような樹脂を選択することが望ましい。このような適切な樹脂や接合プロセス条件を選定することにより、電極間の接合部に含まれる接着剤層5構成成分は微量となり、或いは無くなり、高い信頼性の確保が可能となる。
以上のプロセスによりチップ・オン・チップ構造を形成した後は、一般の製造方法と同様に、ワイヤボンディングを用いて親チップ2上の電極と配線基板を接続、最後にチップやワイヤボンディング部をトランスファーモールド法などにより樹脂封止することにより、チップ・オン・チップ構造を含む半導体パッケージを形成する。
(実施例2)
(実施例2)
図2に本発明の実施例2を示す。実施例1では、親チップ2が配線基板上に搭載された状態で実施されているが、これに限らず、親チップ2をダイシングにより個片化する前の親チップウェハ8状態で子チップ3を接合しても構わない。このようにウェハ8状態で接合することにより、親チップ2、子チップ3間の高い平行度が得られ、狭ピッチの接続にも対応可能である。また、図では親チップ2上のバンプ電極として、メッキ法を用いて形成されたAuメッキバンプ1aを用いた場合を示している。親チップ2のバンプ電極としては、この他にもはんだバンプ電極を始め、各種の材料により構成されたバンプを用いることが可能である。さらに、親チップ2、子チップ3、いずれかの電極をはんだ材料により構成することで、はんだ溶融による液層拡散を用いた接合プロセスを用いることもできる。
この実施例ではバンプ電極が狭ピッチ化することによりチップ間の間隙が小さくなった場合でも、親チップ2が厚さの均一性に優れたウェハ状態でチップ・オン・チップ接合プロセスを行うことにより、親チップ2と子チップ3の平行度を保つことが容易になる。またメッキ法により狭ピッチのバンプを形成できる。さらに、はんだを用いた溶融接合法を用いることにより接合部の下部に形成された配線や素子にダメージを与える危険の小さな接合プロセスが実現できる。
(実施例3)
(実施例3)
図3に子チップ3表面への接着剤層5の形成プロセスに関する前記各実施例とは異なる実施例を示す。この実施例ではダイシングを行う際の支持体であるダイシングシート6上にはあらかじめ接着剤フィルムを貼り付けて接着剤層5が形成されており、子チップ3ウェハ4の電極形成面をこの接着材層5に貼り付けた状態でダイシングブレード7により子チップ3と接着剤層5とを共に切断することにより表面に接着剤層5の形成された子チップ3を得ることが可能である。
(実施例4)
(実施例4)
図4に本発明の実施例4を示す。実施例4では親チップ2上のバンプ電極として、メッキ法を用いて形成されたAuメッキバンプ1aを用い、子チップ3の電極部9表面に低融点材料であるはんだ12を設けた。また接着剤層5は導電性フィラー11を分散して含有する。その結果、図4(b)に示されるように、親チップ2上のAuメッキバンプ1aと子チップ3のはんだ12が接合された状態では、接合部分に導電性フィラー11が介在する。その結果、導電性フィラー11が備える性能により、接合プロセスの安定化と、接合部分の特性改善が可能となる。具体的には、導電性フィラー11が介在することにより接合圧力が局所的に集中し、はんだ表面の自然酸化膜がやぶれることにより接合プロセスが安定する。また係る介在物は導電性フィラー11に限られず、例えば絶縁性介在物を介在させることによってAuメッキバンプ1aと子チップ3のはんだ12の接合強度を向上する等、目的に応じて介在物を選択し、Auメッキバンプ1aと子チップ3のはんだ12の接合部に所要の特性を付与することが可能となる。
なお、導電性フィラー11としては、図4(b)示される導体球の他に、樹脂コアを持つものなども用いることができる。
なお、導電性フィラー11としては、図4(b)示される導体球の他に、樹脂コアを持つものなども用いることができる。
なお以上の本発明の電子装置の製造方法の実施に際し、親チップ2上に子チップ3を搭載するに当たり、子チップ3を温度管理する機構を備える電子装置製造装置を用いて子チップ3を所定に温度管理して親チップ2上に子チップ3を搭載する製造工程を実施することによって、円滑に電子装置の製造工程を進めることができる。
以上、本発明の好適な実施例について種々述べてきたが、本発明は前記実施例に限定されるものでなく、発明の精神を逸脱しない範囲でさらに多くの改変を施しえるのはもちろんのことである。
例えば、ダイシングシート6はシート状のものに限定するものでなく、ウェハをダイシングする際にウェハを支持するもの(ここでは支持体と呼ぶ)であれば良い。また、ダイシングシート6上にあらかじめ接着剤層5を形成しておき、半導体ウェハの回路形成面を接着材層5に接着、ダイシングを行うという方法を用いても良い。また、子チップ3ウェハ4上への樹脂の供給方法としては、ダイシングシート6上でのフィルム樹脂の貼付によるものだけでなく、液状樹脂をスピンコート法によりウェハ上に供給する方法を用いても良い。いずれにしても、ダイシングを行う際のウェハを支持する構造体(支持体)の上でウェハに接着剤層5が形成され、この状態でダイシングを行うことにより、薄いチップに対して接着剤層を形成することが可能になる。
バンプ接続工法に関しても、超音波併用熱圧着工法、熱圧着工法、はんだによる溶融接合法など電極構成素材に応じて最適なものを選ぶことができる。
また、ここまでは2つのICチップをチップ・オン・チップ接合する構成に関して述べてきたが、親チップ2すなわち第1の電子装置及び子チップ3すなわち第2の電子装置はそれぞれICに限定されず、いずれかが配線基板等の電子回路の形成された平板状の電子装置であっても良い。
また、ここまでは2つのICチップをチップ・オン・チップ接合する構成に関して述べてきたが、親チップ2すなわち第1の電子装置及び子チップ3すなわち第2の電子装置はそれぞれICに限定されず、いずれかが配線基板等の電子回路の形成された平板状の電子装置であっても良い。
1 Auスタッドバンプ
1a Auメッキバンプ
2 親チップ
3 子チップ
4 子チップウェハ
5 接着剤層
6 ダイシングシート
7 ダイシングブレード
8 親チップウェハ
10 Auスタッドバンプ電極
11 導電性フィラー
12 はんだ
20 親チップ
30 子チップ
40 接着樹脂
1a Auメッキバンプ
2 親チップ
3 子チップ
4 子チップウェハ
5 接着剤層
6 ダイシングシート
7 ダイシングブレード
8 親チップウェハ
10 Auスタッドバンプ電極
11 導電性フィラー
12 はんだ
20 親チップ
30 子チップ
40 接着樹脂
Claims (47)
- 金属バンプ電極を有する第1の電子装置に搭載されると共に第1の電子装置の前記金属バンプに接続される電極を備える第2の電子装置の前記電極形成面のほぼ全面を被覆する様に第2の電子装置に接着剤層を形成する工程と、第1の電子装置に第2の電子装置を搭載する工程とより成り、第1の電子装置に第2の電子装置を搭載する工程で前記第1の電子装置上のバンプ電極が前記接着剤層を貫通して第2の電子装置上の電極と電気的に接続すると共に第1の電子装置と第2の電子装置間が前記接着剤層により封止されることを特徴とする電子装置の製造方法。
- 第1の電子装置および第2の電子装置のそれぞれの表面に電子回路が形成され、第1の電子装置が第2の電子装置よりも大なる面積の領域に電子回路を有する請求項1に記載の電子装置の製造方法。
- 第1の電子装置が、第2の電子装置の電極と接続されない電極を有し、第1の電子装置に第2の電子装置を搭載して第2の電子装置の電極と第1の電子装置の電極とを接続した後に第2の電子装置の電極と接続されない第1の電子装置の電極が表面に露出している請求項1に記載の電子装置の製造方法。
- 第1の電子装置または第2の電子装置がICチップである請求項1に記載の電子装置の製造方法。
- 第1の電子装置または第2の電子装置が配線基板である請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極の表面または第2の電子装置上の電極の表面が、AuまたはCuを主成分とする金属により形成されている請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極の表面または第2の電子装置上の電極の表面が電極材料よりも融点の低い低融点材料により形成されている請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極の表面がAuを主成分とする金属により形成されており、第2の電子装置上の電極の表面がAlを主成分とする金属により形成されている請求項1に記載の電子装置の製造方法。
- 第1の電子装置が配線基板上に搭載されたICチップである請求項1に記載の電子装置の製造方法。
- 複数のICが形成された半導体ウェハの各々のICを第1の電子装置として第1の電子装置に第2の電子装置を搭載する工程が行われる請求項1に記載の電子装置の製造方法。
- 第2の電子装置がICチップである請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極がワイヤボンディング法を用いて形成されたAuスタッドバンプである請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極がメッキ法を用いて形成された金属バンプである請求項1に記載の電子装置の製造方法。
- 第2の電子装置上の電極が、第2の電子装置上に形成され前記電極部分に開口部を有する保護膜表面から窪んだ位置に形成されたAlパッドである請求項1に記載の電子装置の製造方法。
- 第2の電子装置上の電極が、AuメッキバンプまたはAuパッドである請求項1に記載の電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第1の電子装置上に複数の第2の電子装置を搭載することを特徴とする電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第1の電子装置に第2の電子装置を搭載し、第2の電子装置に対して、加熱及び加圧を行うことにより第1の電子装置上のバンプ電極と第2の電子装置上の電極とを接合すると共に接着剤層により第1の電子装置と第2の電子装置間を封止することを特徴とする電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第1の電子装置上に第2の電子装置を搭載し、第2の電子装置に対して、加熱及び加圧を行うと共に超音波を印加することにより、第1の電子装置上のバンプ電極と第2の電子装置上の電極とを接合すると共に接着剤層により第1の電子装置と第2の電子装置間を封止することを特徴とする電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第1の電子装置上に第2の電子装置を搭載し、第2の電子装置に対して、第1の工程で加熱及び加圧を行うと共に超音波を印加し、これに続く第2の工程で加圧力を上昇させることにより、第1の電子装置上のバンプ電極と第2の電子装置上の電極とを接合すると共に接着剤層により第1の電子装置と第2の電子装置間を封止することを特徴とする電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第2の電子装置を所定に温度管理することを特徴とする電子装置の製造方法。
- 金属バンプ電極を有する第1の電子装置に第2の電子装置を搭載して成り、前記第1の電子装置上のバンプ電極が接着剤層を貫通して第2の電子装置上の電極と電気的に接続されると共に第1の電子装置と第2の電子装置間が前記接着剤層により封止され、前記接着剤層構成成分を第1の電子装置のバンプ電極と第2の電子装置の電極間に含んでなることを特徴とする電子装置。
- 金属バンプ電極を有する第1の電子装置に搭載されると共に第1の電子装置の前記金属バンプに接続される電極を備える第2の電子装置の前記電極形成面のほぼ全面を被覆する様に第2の電子装置に接着剤層を形成する工程と、第1の電子装置に第2の電子装置を搭載する工程とより成り、第1の電子装置に第2の電子装置を搭載する工程で前記第1の電子装置上のバンプ電極が前記接着剤層を貫通して第2の電子装置上の電極と電気的に接続すると共に第1の電子装置と第2の電子装置間が前記接着剤層により封止され、接着剤層構成成分を第1の電子装置のバンプ電極と第2の電子装置の電極間に含んでなることを特徴とする電子装置。
- ICが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面に接着剤フィルムを貼り付ける工程と、前記接着剤フィルムの貼り付けられたウェハを支持体上で複数のICチップに切断分離する工程とを含み、ICチップの電極形成面上に接着剤層を形成することを特徴とする半導体装置の製造方法。
- ICが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面にスピンコート法により接着剤層をコーティングする工程と、前記接着材層の形成されたウェハを支持体上で複数のICチップに切断分離する工程を含み、ICチップの電極形成面上に接着剤層を形成することを特徴とする半導体装置の製造方法。
- 支持体上に形成された接着剤層上に前記ICが複数形成されたウェハの電極形成面を貼り付け、前記ウェハと接着剤層を支持体上で切断分離する工程を含み、ICチップの電極形成面上に接着剤層を形成することを特徴とする半導体装置の製造方法。
- 請求項23又は24に記載の半導体装置の製造方法において、前記ウェハを支持体上に貼り付ける工程の前に、ウェハを薄化する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項25に記載の半導体装置の製造方法において、支持体上にウェハを貼り付ける工程の後に、ウェハの電極形成面と相対する面を研削し、ウェハを薄化する工程を含むことを特徴とする半導体装置の製造方法。
- 半導体基板と、前記半導体基板の上面に形成された複数の電極と、前記複数の電極を完全に覆う封止樹脂層とから成ることを特徴とする半導体装置。
- 請求項28に記載の半導体装置において、前記封止樹脂層を完全に覆う保護層が形成され、且つ前記保護層は前記複数の電極を露出するための穴が形成されていることを特徴とする半導体装置。
- 請求項28に記載の半導体装置において、前記複数の電極は前記半導体基板の上面に形成されたパッド電極であることを特徴とする半導体装置。
- 請求項28に記載の半導体装置において、前記複数の電極はそれぞれ、前記半導体基板の上面に形成されたパッド電極と当該パッド電極上に形成されたバンプとを有することを特徴とする半導体装置。
- 請求項31に記載の半導体装置において、前記バンプはスタッド状の金属バンプであることを特徴とする半導体装置。
- 請求項28に記載の半導体装置において、前記封止樹脂層は固体分子を含むフィラーを含有して成ることを特徴とする半導体装置。
- 請求項33に記載の半導体装置において、前記固体分子は導電性を有することを特徴とする半導体装置。
- 半導体ウェハの上面に複数の電極を形成する工程と、前記複数の電極を完全に覆う封止樹脂層を形成する工程と、前記複数の電極が形成され且つ前記複数の電極を完全に覆う封止樹脂層が形成された半導体ウェハを複数の半導体装置に切り分ける工程とから成ることを特徴とする半導体装置の製造方法。
- 請求項35に記載の半導体装置の製造方法において、前記複数の電極はそれぞれ、前記半導体ウェハの上面に形成されたパッド電極と当該パッド電極上に形成されたバンプとを有し、前記バンプはプレーティングにより形成されることを特徴とする半導体装置の製造方法。
- 請求項35に記載の半導体装置の製造方法において、前記封止樹脂の形成方法は、前記半導体ウェハの上面に前記封止樹脂の樹脂材料を置く工程と、前記樹脂材料が置かれた半導体ウェハを回転させて前記樹脂材料を前記半導体ウェハ上に薄く延ばして前記封止樹脂層を形成する工程とからなることを特徴とする半導体装置の製造方法。
- 請求項35に記載の半導体装置の製造方法において、前記封止樹脂層の製造方法は、粘着性の樹脂シートを準備する工程と、前記粘着性の樹脂シートを前記半導体ウェハの上面に薄く延ばして前記封止樹脂層を形成する工程とからなることを特徴とする半導体装置の製造方法。
- 請求項35に記載の半導体装置の製造方法において、基板の第一の表面に複数のバンプ電極を形成する工程と、前記半導体装置を前記基板にマウントして前記複数のバンプ電極が前記封止樹脂層を貫通するようにし前記半導体装置の電極と前記複数のバンプ電極とを接合する工程とを追加したことを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記基板は他の半導体装置であることを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記基板は介在物であることを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記基板はワイヤボードであることを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記封止樹脂層は固体分子を含むフィラーを含有し、前記バンプ電極と前記半導体装置の電極とが接合した後、前記固体分子の一部分が前記バンプ電極と前記半導体装置の電極との間に残留することを特徴とする半導体装置の製造方法。
- 請求項43に記載の半導体装置の製造方法において、前記固体分子は導電性を有することを特徴とする半導体装置の製造方法。
- 請求項38に記載の半導体装置の製造方法において、前記粘着性の樹脂シートはダイシングシート上で薄く延ばされ、前記粘着性の樹脂シートの上に前記半導体装置が下向きにしてあてがわれることを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記基板は第二の半導体ウェハであって、前記半導体装置を前記第二の半導体ウェハにマウントした後に前記第二の半導体ウェハを複数のチップ・オン・チップ構造の半導体装置に切断分離することを特徴とする半導体装置の製造方法。
- 複数のバンプ電極を有する第一の半導体装置を準備する工程と、複数の電極と当該複数の電極を完全に覆う封止樹脂層とを有する第二の半導体装置を準備する工程と、前記第二の半導体装置を前記第一の半導体装置にマウントして前記バンプ電極が前記封止樹脂層を貫通するようにし前記バンプ電極と前記第二の半導体装置の電極とを接合する工程とから成ることを特徴とする半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003295067A JP2005064362A (ja) | 2003-08-19 | 2003-08-19 | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 |
KR1020040064361A KR100652242B1 (ko) | 2003-08-19 | 2004-08-16 | 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법 |
US10/919,411 US7238548B2 (en) | 2003-08-19 | 2004-08-17 | Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device |
TW093124940A TWI248655B (en) | 2003-08-19 | 2004-08-19 | Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device |
CN2008101610589A CN101388387B (zh) | 2003-08-19 | 2004-08-19 | 电子装置和制造电子装置的方法 |
CNB2004100577886A CN100438001C (zh) | 2003-08-19 | 2004-08-19 | 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺 |
US11/798,224 US7554205B2 (en) | 2003-08-19 | 2007-05-11 | Flip-chip type semiconductor device |
US12/257,689 US7763985B2 (en) | 2003-08-19 | 2008-10-24 | Flip-chip type semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003295067A JP2005064362A (ja) | 2003-08-19 | 2003-08-19 | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008110753A Division JP2008219039A (ja) | 2008-04-21 | 2008-04-21 | 半導体パッケージ及び製造方法 |
JP2008265799A Division JP2009065183A (ja) | 2008-10-14 | 2008-10-14 | 電子装置及びその電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005064362A JP2005064362A (ja) | 2005-03-10 |
JP2005064362A5 true JP2005064362A5 (ja) | 2005-10-06 |
Family
ID=34191076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003295067A Pending JP2005064362A (ja) | 2003-08-19 | 2003-08-19 | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7238548B2 (ja) |
JP (1) | JP2005064362A (ja) |
KR (1) | KR100652242B1 (ja) |
CN (2) | CN100438001C (ja) |
TW (1) | TWI248655B (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005093816A1 (en) * | 2004-03-05 | 2005-10-06 | Infineon Technologies Ag | Semiconductor device for radio frequency applications and method for making the same |
US7195952B2 (en) * | 2005-03-22 | 2007-03-27 | Micrel, Inc. | Schottky diode device with aluminum pickup of backside cathode |
TWI284949B (en) * | 2005-09-09 | 2007-08-01 | Chipmos Technologies Inc | Bumped structure and its forming method |
US7325381B2 (en) * | 2005-09-12 | 2008-02-05 | Waldron Joseph M | Devices and methods for introducing air into, or removing air from, containers |
US7408243B2 (en) * | 2005-12-14 | 2008-08-05 | Honeywell International Inc. | High temperature package flip-chip bonding to ceramic |
JP4774999B2 (ja) * | 2006-01-18 | 2011-09-21 | ソニー株式会社 | 半導体装置の製造方法 |
JP4758869B2 (ja) * | 2006-11-08 | 2011-08-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
US8335369B2 (en) * | 2007-02-28 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask defect analysis |
JP5014890B2 (ja) * | 2007-06-20 | 2012-08-29 | パナソニック株式会社 | 電極芯線の接合方法 |
US8323065B2 (en) | 2008-07-22 | 2012-12-04 | Lg Display Co., Ltd. | Organic electro-luminescence display device and manufacturing method thereof |
KR101281748B1 (ko) * | 2008-10-23 | 2013-07-04 | 엘지디스플레이 주식회사 | 상부 발광방식 유기전계발광소자 |
US10910364B2 (en) * | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US11018133B2 (en) * | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
JP5801531B2 (ja) | 2009-10-16 | 2015-10-28 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ及びその製造方法 |
US8138020B2 (en) * | 2010-03-25 | 2012-03-20 | International Business Machines Corporation | Wafer level integrated interconnect decal and manufacturing method thereof |
US9620455B2 (en) * | 2010-06-24 | 2017-04-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure |
JP5252007B2 (ja) * | 2011-03-08 | 2013-07-31 | 株式会社村田製作所 | 電子部品の製造方法 |
US8508029B2 (en) * | 2011-09-29 | 2013-08-13 | Broadcom Corporation | Semiconductor package including an integrated waveguide |
US9075105B2 (en) | 2011-09-29 | 2015-07-07 | Broadcom Corporation | Passive probing of various locations in a wireless enabled integrated circuit (IC) |
US9318785B2 (en) | 2011-09-29 | 2016-04-19 | Broadcom Corporation | Apparatus for reconfiguring an integrated waveguide |
US9570420B2 (en) | 2011-09-29 | 2017-02-14 | Broadcom Corporation | Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package |
JP2015504230A (ja) | 2012-01-19 | 2015-02-05 | ▲華▼▲碩▼科技(▲蘇▼州)有限公司 | コネクタ及びそれを使う電子システム |
TWI467733B (zh) * | 2012-05-16 | 2015-01-01 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
US9040349B2 (en) * | 2012-11-15 | 2015-05-26 | Amkor Technology, Inc. | Method and system for a semiconductor device package with a die to interposer wafer first bond |
KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
US9275878B2 (en) | 2013-10-01 | 2016-03-01 | Infineon Technologies Ag | Metal redistribution layer for molded substrates |
CN110246814B (zh) * | 2019-05-30 | 2021-07-06 | 全球能源互联网研究院有限公司 | 功率芯片预封装、封装方法及其结构、晶圆预封装结构 |
US11158562B2 (en) * | 2020-02-11 | 2021-10-26 | International Business Machines Corporation | Conformal integrated circuit (IC) device package lid |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0312942A (ja) | 1989-06-12 | 1991-01-21 | Sharp Corp | 半導体装置の封止方法および半導体チップ |
US5492863A (en) * | 1994-10-19 | 1996-02-20 | Motorola, Inc. | Method for forming conductive bumps on a semiconductor device |
US5672400A (en) * | 1995-12-21 | 1997-09-30 | Minnesota Mining And Manufacturing Company | Electronic assembly with semi-crystalline copolymer adhesive |
KR100443484B1 (ko) * | 1996-02-19 | 2004-09-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
JP2848357B2 (ja) * | 1996-10-02 | 1999-01-20 | 日本電気株式会社 | 半導体装置の実装方法およびその実装構造 |
JP4216346B2 (ja) * | 1997-07-04 | 2009-01-28 | 日本ゼオン株式会社 | 半導体部品接着剤 |
JPH1140522A (ja) * | 1997-07-17 | 1999-02-12 | Rohm Co Ltd | 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたicカード |
JPH1154662A (ja) * | 1997-08-01 | 1999-02-26 | Nec Corp | フリップチップ樹脂封止構造及び樹脂封入方法 |
JP3326382B2 (ja) | 1998-03-26 | 2002-09-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP3417292B2 (ja) | 1998-04-08 | 2003-06-16 | 松下電器産業株式会社 | 半導体装置 |
JP3336253B2 (ja) | 1998-04-23 | 2002-10-21 | 松下電工株式会社 | 半導体装置とその製造方法、実装方法および用途 |
CN1242602A (zh) * | 1998-07-16 | 2000-01-26 | 日东电工株式会社 | 晶片规模封装结构及其内使用的电路板 |
JP2000252320A (ja) | 1999-03-02 | 2000-09-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2000311921A (ja) * | 1999-04-27 | 2000-11-07 | Sony Corp | 半導体装置およびその製造方法 |
US6350664B1 (en) * | 1999-09-02 | 2002-02-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2001176898A (ja) | 1999-12-20 | 2001-06-29 | Mitsui High Tec Inc | 半導体パッケージの製造方法 |
JP4547523B2 (ja) | 2000-09-25 | 2010-09-22 | 太陽誘電株式会社 | チップ部品組立体とその製造方法 |
JP2002151551A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 |
US6780682B2 (en) * | 2001-02-27 | 2004-08-24 | Chippac, Inc. | Process for precise encapsulation of flip chip interconnects |
JP2002280401A (ja) | 2001-03-21 | 2002-09-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002350840A (ja) * | 2001-05-28 | 2002-12-04 | Hitachi Ltd | 反射型液晶表示装置 |
JP2003007652A (ja) * | 2001-06-26 | 2003-01-10 | Mitsubishi Electric Corp | 半導体チップの製造方法 |
JP2003168700A (ja) | 2001-09-18 | 2003-06-13 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
US6838316B2 (en) * | 2002-03-06 | 2005-01-04 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method using ultrasonic flip chip bonding technique |
-
2003
- 2003-08-19 JP JP2003295067A patent/JP2005064362A/ja active Pending
-
2004
- 2004-08-16 KR KR1020040064361A patent/KR100652242B1/ko not_active IP Right Cessation
- 2004-08-17 US US10/919,411 patent/US7238548B2/en not_active Expired - Fee Related
- 2004-08-19 TW TW093124940A patent/TWI248655B/zh active
- 2004-08-19 CN CNB2004100577886A patent/CN100438001C/zh not_active Expired - Fee Related
- 2004-08-19 CN CN2008101610589A patent/CN101388387B/zh not_active Expired - Fee Related
-
2007
- 2007-05-11 US US11/798,224 patent/US7554205B2/en not_active Expired - Fee Related
-
2008
- 2008-10-24 US US12/257,689 patent/US7763985B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005064362A5 (ja) | ||
JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
JP2003115560A (ja) | 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法 | |
KR20040103780A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
JP2002319647A (ja) | 半導体装置の製造方法 | |
CN110473796A (zh) | 用于倒装芯片封装件的多个底部填充剂 | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2003060118A (ja) | 半導体装置の製造方法 | |
US5789820A (en) | Method for manufacturing heat radiating resin-molded semiconductor device | |
KR20140029268A (ko) | 반도체 장치의 제조 방법 | |
JP3892359B2 (ja) | 半導体チップの実装方法 | |
JP2010135501A (ja) | 半導体装置の製造方法 | |
JP2002110856A (ja) | 半導体装置の製造方法 | |
US20100269333A1 (en) | Method for Mounting Flip Chip and Substrate Used Therein | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2009065183A (ja) | 電子装置及びその電子装置の製造方法 | |
JP2008219039A (ja) | 半導体パッケージ及び製造方法 | |
JP2005044989A (ja) | 半導体パッケージ及びその製造方法 | |
JP2021125643A (ja) | 半導体装置およびその製造方法 |