CN1242602A - 晶片规模封装结构及其内使用的电路板 - Google Patents

晶片规模封装结构及其内使用的电路板 Download PDF

Info

Publication number
CN1242602A
CN1242602A CN99110382A CN99110382A CN1242602A CN 1242602 A CN1242602 A CN 1242602A CN 99110382 A CN99110382 A CN 99110382A CN 99110382 A CN99110382 A CN 99110382A CN 1242602 A CN1242602 A CN 1242602A
Authority
CN
China
Prior art keywords
wafer
circuit board
encapsulating structure
scolder
metal forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99110382A
Other languages
English (en)
Inventor
井上泰史
杉本正和
长泽德
桶结卓司
中村圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to CN99110382A priority Critical patent/CN1242602A/zh
Publication of CN1242602A publication Critical patent/CN1242602A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

一种晶片规模封装结构,其中重新排列晶片的电极焊盘的电路板整体地叠置在晶片上。电路板可以分为单独的芯片尺寸封装(CSP),并包括聚酰亚胺树脂层,通过焊料突点进行晶片和电路板之间的连接,同时电路板用粘合剂叠置在晶片上。

Description

晶片规模封装结构及其内使用的电路板
本发明涉及以晶片形式一次全部地重新排列和封装电极焊盘的晶片规模封装结构，以及使用这种晶片规模封装结构的电路板。
本申请基于日本专利申请No.Hei.10-202227，在这里引入作为参考。
近些年来，随着电子设备小型化和高性能的实现，要求构成电子设备的半导体器件和安装有半导体器件的多层印制布线板小而薄，并具有高性能和高可靠性。在这种条件下，封装已小型化，并且现已开发了基本上与芯片一样大、称做芯片尺寸封装(CSP)的半导体器件。现已提出制造芯片尺寸封装的各种方法，但通常的做法是，将切下的芯片逐个地单独封装。例如，经常使用的是将每个芯片上的微小电极焊盘以栅格形式重新排列并用树脂或类似物密封的方法。
然而，由于从晶片上切下的芯片逐个地单独封装，以上提到的方法存在产量降低、成本增加等等的问题。
考虑到以上情况，本发明的目的是提供一种产量高成本低的晶片规模封装结构和晶片规模封装结构中使用的电路板。
为了达到以上的目的，本发明的第一个要点是将晶片规模封装结构设置成使重新排列的晶片的电极焊盘的电路板整体地叠置在晶片上，其中电路板可以分为单独的芯片尺寸封装(CSP)，并包括由聚酰亚胺树脂作为主要成分制成的绝缘层，通过焊料进行晶片和电路板之间的连接，同时电路板用粘合剂叠置在晶片上。此外本发明的第二要点是在以上的晶片规模封装结构中使用的电路板，以便重新排列晶片的电极焊盘，其中焊料突点形成在对应于晶片电极焊盘的电路板的电极部分中，形成电极部分和电极焊盘之间的连接。
即，设计根据本发明的晶片规模封装结构以便重新排列晶片的电极焊盘的电路板一次全部地叠置在所述晶片上。电路板为可以分为单独的芯片尺寸封装(CSP)并且由含有聚酰亚胺树脂作为主要成分的绝缘层构成的电路板。通过焊料进行晶片和电路板之间的连接，同时电路板通过粘合剂叠置在晶片上。以此方式，在根据本发明的晶片规模封装结构中，切下的芯片不用逐个地单独封装，但将芯片的电极焊盘重新排列，同时它们以晶片的形式一次全部地封装，此后它们被切成单独的CSP。因此，产量变高，成本降低。此外，在根据本发明的电路板中，焊料突点分别地形成在电路板的电极部分中。借助这些焊料突点进行晶片和电路板之间的连接，由此所有的连接可以一次全部地完成。因此，电可靠性同样很高。焊料还包括无铅的焊料，例如Bi-Sn、Ag-Sn等。
在根据本发明的晶片规模封装结构中，以上提到的绝缘层包括具有低热膨胀性的金属箔。此时，通过所述金属箔可以减小电路板的热膨胀程度，从而接近晶片的热膨胀性。因此，减少了晶片的翘曲。
在根据本发明的电路板中，焊料突点形成在对应于母板的电连接部分的电路板的电极部分中，形成电路板和母板之间的电连接。此时，电路板叠置在晶片上之后，不需要附加地安装焊料球。
在根据本发明的电路板中，提供在对应于电极焊盘的电路板的电极部分中焊料的熔点高于提供在对应于母板的电连接部分的电路板的电极部分中焊料的熔点。此时，不必担心晶片规模封装结构中的焊料(连接电极焊盘的焊料)在电路板安装在母板上时的温度下融化。因此，不必担心将电路板安装到母板上会减小连接的可靠性。
通过参考附图对实施例的详细介绍，本发明的特点和优点将很显然。
在附图中：
图1为根据本发明晶片规模封装结构的一个实施例的制造工艺的说明图；
图2为以上提到的晶片规模封装结构的制造方法的说明图；
图3为以上提到的晶片规模封装结构的制造方法的说明图；
图4为以上提到的晶片规模封装结构的制造方法的说明图；
图5为以上提到的晶片规模封装结构的制造方法的说明图；
图6为以上提到的晶片规模封装结构的制造方法的说明图；
图7为以上提到的晶片规模封装结构的制造方法的说明图；
图8为以上提到的晶片规模封装结构被切为CSP状态的说明图；
图9为以上提到的晶片规模封装结构的改型的说明图；
图10为以上提到的改型中使用的电路板的制造工艺的说明图；以及
图11为通过图10所示的工艺制造的电路板的说明图。
下面将详细介绍本发明。
根据本发明的晶片规模封装结构由晶片和用于重新排列所述晶片的电极焊盘的电路板构成。
电路板由作为导体的铜电路和优选地由聚酰亚胺树脂构成的。绝缘层材料绝缘层材料还可以从环氧树脂、酚树脂、环氧树脂玻璃等中选择。
在晶片规模封装结构中，焊料用于连接晶片的电极焊盘和电路板的铜电路。虽然所述焊料可以焊料突点的形式制备在晶片的电极焊盘上，但优选预先在电路板的铜电路中形成焊料突点。根据所述方法，与通过焊线键合的连接不同，可以一次全部地制成所有的连接。此外，由于使用焊料，电可靠性同样极高。
下面介绍晶片规模封装结构的制造方法。
即，首先制备由铜层2和聚酰亚胺树脂层(绝缘层)3构成的两层基底1(见图1)。接下来，如图2所示，腐蚀两层基底1的铜层2形成用于重新排列晶片7的电极焊盘8的电路2a(见图5)。之后，开口部分3a形成在聚酰亚胺树脂层3内。接下来，如图3所示，电路2a的表面涂敷粘合剂4并烘干。此后，在干燥的表面内形成开口，焊料突点5分别形成在这些开口部分4a内(见图4)。此外，具有预先通过钻孔等形成的开口部分4a的粘合板(未显示)放置在电路2a的位置上，并暂时地与电路2a的表面粘结后，可以形成焊料突点5。以此方式，制备了重新排列晶片7的电极焊盘8的电路板6。设计电路板6，以便它能分为如图8所示的分立CSP。接下来，晶片7的电极焊盘8放置在电路板6的开口部分4a的位置上(见图5)，并一次全部地按压以便叠置(见图6)。以此方式，晶片7的形成晶体管等的有源表面的密封和晶片7的电极焊盘8的排列可以同时以晶片规模进行。接下来，如图7所示，用于与母板(未示出)连接的焊料球9分别固定在开口部分3a内，开口部分形成在聚酰亚胺树脂层3内，并在与晶片7叠置的表面相对的表面内开口。之后，切割所述叠层以便分为分立的芯片7a。以此方式，可以得到CSP10(见图8)。在图8中，参考数字6a表示分离的电路板。
在所述的制造方法中，通过使用如气体激光器、准分子激光器等的激光、或湿法腐蚀形成以上提到的开口部分3a和4a。
此外，优选地以上提到的粘合剂4或粘合板为半硬化型或热塑型，由于它以后将叠置在晶片7上。可以使用聚酰亚胺树脂、环氧树脂、氨基甲酸乙酯树脂、聚醚酰亚胺树脂或这些树脂的混合物等。
此外，为了形成焊料突点5，可以印制焊膏并回流到开口部分4a内，或焊料球可以借助开口部分4a内的助焊剂临时地固定然后回流。此外，焊料突点5可以通过电镀形成。
切割之后固定以上提到的焊料球9。此外，形成在图4中电路板6一侧上的焊料突点5可以预先形成在晶片7一侧上。
对于本发明中使用的焊料，优选地用于连接晶片7的焊料熔点高于与母板连接的焊料熔点。这是由于如果晶片规模封装结构中的焊料(连接晶片7的电极焊盘8的焊料)在晶片规模封装结构安装在母板上时的温度下融化，那么连接的可靠性将降低。
另一方面，如果晶片尺寸增加，当电路板6叠置在晶片7的所有表面上时，有时产生翘曲。此时，如果低热膨胀性的金属箔12设置在电路板6的聚酰亚胺树脂层3内以使电路板6的热膨胀性接近于晶片7的热膨胀性时，可以改善翘曲。即，当电路板6与晶片7相互叠置时，由于加热造成的电路板6和晶片7之间热膨胀的差异产生晶片7的翘曲。因此，如果使电路板6的热膨胀性接近于晶片7的热膨胀性，可以减小翘曲。
图9示出了低膨胀性的金属箔12设置在电路板6的两层基底11的聚酰亚胺树脂层3内的晶片规模封装结构。当低膨胀性的金属箔12如上述设置在聚酰亚胺树脂层3内时，电路板6的热膨胀程度减小，即使电路板6在高温下叠置在晶片7上时，也可以抑制翘曲。
下面介绍所述两层基底11的制造方法。
即，由铜层2和聚酰亚胺树脂层3构成的两层基底1、借助钻孔等的方式预先形成在具有孔12a的低热膨胀性金属箔12(例如，Fe-Ni合金箔)、以及聚酰亚胺膜13通过插在其中的聚酰亚胺粘合剂板14相互叠置。在加压和加热下粘接他们。以此方式，可以制造图11所示的两层基底11。
这里使用的低热膨胀性的金属箔12的热膨胀性优选不大于10ppm/℃。低热膨胀性金属的一个例子包括铁-镍合金。所述合金根据组分的比例有不同的热膨胀性。对于在所述电路板中使用的铁-镍合金的组分比例，镍含量优选在31％到50％重量的范围内。如果镍含量超出所述范围，那么热膨胀性大于10ppm/℃，由此当电路板6叠置在晶片7上时，不能满意地抑制产生的翘曲。
金属箔12的厚度设置在10到200μm的范围内，优选从10到100μm的范围内，最好在10到50μm的范围内。如果厚度小于以上范围，将不能限制电路板6的热膨胀。另一方面，如果厚度大于以上范围，那么很难将晶片规模封装结构切为分立的封装。
接下来，参考附图介绍本发明的一个实施例。
图7示出了根据本发明晶片规模封装结构的一个实施例。在图7中，参考数字1表示由铜层2和聚酰亚胺树脂层3构成的两层基底。参考数字4表示粘合剂。晶片7的电极焊盘8和电路板6的电路2a表面通过提供在所述粘合剂4的开口部分4a中的焊料5连接。参考数字9表示提供在电路板6的聚酰亚胺树脂层3的开口部分3a中的焊料球。
以下面的方式制造所述晶片规模封装结构。即，首先，制备由铜层2和聚酰亚胺树脂层3构成的两层基底1(见图1)。接下来，通过腐蚀在铜层2中形成电路2a，借助准分子激光在聚酰亚胺树脂层3中形成开口部分3a(见图2)。接下来，如图3所示，在加压和加热下聚酰亚胺粘合板4粘接到两层基底1的电路2a的表面。之后，借助准分子激光形成开口。接下来，焊膏丝网印刷在这些开口部分4a中，并在氮气气氛中回流。此后，清洗助焊剂以便形成焊料突点5(见图4)。由此制造的电路板6的焊料突点5放置在晶片7的电极焊盘8上，在加压和加热下粘接，进一步在压力下加热，并马上冷却。接下来，焊料球9借助助焊剂暂时地固定到在与晶片7相对的表面内开出的开口部分3a，并在氮气气氛中回流。此后，清洗助焊剂。由此，固定焊料球9(见图7)。以此方式，可以制造所述晶片规模封装结构。之后，切割所述晶片规模封装结构由此得到大量的CSP 10。
在以上提到的实施例中，电极焊盘8一次全部地以晶片7的形式重新排列之后，如上所述晶片7被切为分立的CSP 10。因此，生产率很高，而成本很低。
虽然由铜层2和聚酰亚胺树脂层3构成的两层基底1用做以上提到的实施例中的两层基底1，但所述两层基底1可以由如图11所示的包括低热膨胀率的金属箔12的两层基底11代替。
接下来介绍实例。
例1
制备由铜层2(厚度为18μm)和聚酰亚胺树脂层3(厚度为25μm)构成的两层基底1(见图1)。接下来，通过腐蚀形成电路2a，借助准分子激光在聚酰亚胺树脂层3中形成每个直径为300μm的开口部分3a(见图2)。接下来，加热和加压下(30kg/cm2和180℃下30分钟)将聚酰亚胺粘合板4(由Nippon Steel Chemical Co.，Ltd制造；SPB-035A)与电路2a的表面粘接(见图3)。此后，借助准分子激光形成每个直径为100μm的开口部分。焊膏(由Nippon Steel ChemicalCo.，Ltd制造；Sn8RA-3AMQ，熔点240℃)丝网印刷在这些开口部分4a中，并在氮气气氛中回流。此后，清洗助焊剂以便形成焊料突点5(见图4)。由此制造的电路板6的焊料突点5放置在晶片7的电极焊盘8上(进行Au快速电镀)，在加压和加热下(40kg/cm2和175℃下1小时)粘接，进一步在压力下加热到260℃，并马上冷却。接下来，借助助焊剂焊料球9(每个直径为500μm，熔点183℃)暂时地固定到在与晶片7相对的表面内开出的开口部分3a，并在氮气气氛中回流。此后，清洗助焊剂。由此，固定焊料球9(见图7)。
例2
使用具有聚酰亚胺树脂层3中低热膨胀性的金属箔12的两层基底11(见图11)代替例1中使用的由铜层2和聚酰亚胺树脂层3构成的两层基底1。除了以上提到的之外，以和例1中相同的方式制造晶片规模封装结构。
以上提到的具有金属箔12的两层基底11制备如下。
由例1中使用的铜层2和聚酰亚胺树脂层3构成的两层基底1、具有预先通过钻孔形成的每个直径为500μm的开口12a的Fe-Ni合金箔12(Ni含量：重量的36％，厚度：30μm)、以及聚酰亚胺膜13(由Du Pont-Toray Co.，Ltd制造；Kapton 25μm厚)通过聚酰亚胺板14(Nippon Steel Chemical Co.，Ltd；SPB-035A)叠置，如图10所示，在加压和加热条件下(40kg/cm2和200℃下1小时)粘接，由此制造两层基底11。
由此制造的例1和2中的晶片规模封装结构在切割成分立的封装之后用做芯片尺寸封装(CSP)。
如上所述，根据本发明的晶片规模封装结构，一次全部地以晶片的形式同时进行晶片功能表面的密封和晶片电极焊盘的重新排列。因此，可以非常有效地制造CSP，由此生产率变高，成本变低。此外，在根据本发明的电路板中，焊料突点分别形成在电路板的电极部分中。借助焊料突点进行晶片和电路板之间的连接，由此可以一次进行所有的连接。因此，电可靠性同样非常高。
在根据本发明的晶片规模封装结构中，以上提到的绝缘层包括低热膨胀性的金属箔。此时，电路板的热膨胀性可以通过所述金属箔降低，并接近于晶片的热膨胀程度。因此，可以减小晶片的翘曲。
在根据本发明的电路板中，焊料突点形成在对应于母板的电连接部分的电路板的电极部分中，形成电路板和母板之间的电连接。此时，电路板叠置在晶片上之后，不需要安装焊料球。
根据本发明，提供在对应于焊盘的电连接部分的电路板的电极部分中的焊料熔点高于提供在对应于母板的电连接部分的电路板的电极部分中焊料的熔点。此时，不必担心晶片规模封装结构中的焊料(连接电极焊盘的焊料)在电路板安装在母板上时的温度融化。因此，不必担心将电路板安装到母板上会减小连接的可靠性。因此，不必担心由于电路板安装到母板上会降低连接的可靠性。
虽然在带有某种程度的特殊性的优选形式中介绍了本发明，但应该理解优选形式的本公开可以改变结构的细节和部件的排列和组合，同时不脱离下文要求的本发明的精神和范围。

Claims (18)

1.一种晶片规模封装结构，包括：
具有电极焊盘的晶片；
电路板，叠置在所述晶片上以重新排列所述晶片的所述电极焊盘，可以由绝缘树脂作为主要成分的绝缘层制成；
将所述电路板叠置在所述晶片上的粘合剂；以及
连接所述晶片的所述电极焊盘和所述电路板的导电构件，
其中所述晶片和所述电路板同时分为分立的芯片尺寸的封装。
2.根据权利要求1的晶片规模封装结构，其中所述绝缘层包括低热膨胀性的金属箔。
3.根据权利要求2的晶片规模封装结构，其中所述金属箔的热膨胀性不大于10ppm/℃。
4.根据权利要求2的晶片规模封装结构，其中所述金属箔包括铁-镍合金。
5.根据权利要求4的晶片规模封装结构，其中所述金属箔的铁-镍合金的镍含量在31到50％的重量百分比范围内。
6.根据权利要求1的晶片规模封装结构，其中所述导电构件包括焊料。
7.根据权利要求6的晶片规模封装结构，其中所述导电构件包括形成在所述电路板的电极部分上的焊料突点。
8.根据权利要求6的晶片规模封装结构，其中所述焊料的熔点高于连接所述电路板和母板使用的焊料的熔点。
9.一种电路板，其将一次全部地叠置在晶片上，由此形成晶片规模封装结构以重新排列晶片的电极焊盘，所述电路板包括：
由绝缘树脂层作为主要成分制成的绝缘层；
形成在所述绝缘层上的电路；以及
连接晶片的电极焊盘和所述电路的导电构件，所述导电构件形成在对应于晶片的电极焊盘的所述电路的电极部分上，形成所述电路的所述电极部分和晶片的电极焊盘之间的连接。
10.根据权利要求9的电路板，其中所述绝缘层包括低热膨胀性的金属箔。
11.根据权利要求10的电路板，其中所述金属箔的热膨胀性不大于10ppm/℃。
12.根据权利要求10的电路板，其中所述金属箔包括铁-镍合金。
13.根据权利要求12的电路板，其中所述金属箔的铁-镍合金的镍含量在31到50％的重量百分比范围内。
14.根据权利要求9的电路板，其中所述导电构件包括焊料。
15.根据权利要求14的电路板，其中所述导电构件包括形成在对应于母板的连接部分的所述电路板的电极部分上的焊料突点，产生所述电路和母板之间的电连接。
16.根据权利要求15的电路板，其中所述焊料的熔点高于连接所述电路板和母板使用的焊料的熔点。
17.根据权利要求1的晶片规模封装结构，其中所述绝缘树脂是从聚酰亚胺树脂、环氧树脂、酚树脂、环氧树脂玻璃的组中选择的。
18.根据权利要求9的电路板，其中所述绝缘树脂是从聚酰亚胺树脂、环氧树脂、酚树脂、环氧树脂玻璃的组中选择的。
CN99110382A 1998-07-16 1999-07-15 晶片规模封装结构及其内使用的电路板 Pending CN1242602A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN99110382A CN1242602A (zh) 1998-07-16 1999-07-15 晶片规模封装结构及其内使用的电路板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP202227/98 1998-07-16
CN99110382A CN1242602A (zh) 1998-07-16 1999-07-15 晶片规模封装结构及其内使用的电路板

Publications (1)

Publication Number Publication Date
CN1242602A true CN1242602A (zh) 2000-01-26

Family

ID=5274531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99110382A Pending CN1242602A (zh) 1998-07-16 1999-07-15 晶片规模封装结构及其内使用的电路板

Country Status (1)

Country Link
CN (1) CN1242602A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315168C (zh) * 2002-01-30 2007-05-09 威盛电子股份有限公司 晶圆级封装制作工艺及其晶片结构
CN100428465C (zh) * 2004-12-21 2008-10-22 精工爱普生株式会社 半导体装置及其制造方法、电路基板、以及电子仪器
CN100433318C (zh) * 2005-07-07 2008-11-12 精工爱普生株式会社 半导体装置制造用基板、半导体装置的制造方法
CN100438001C (zh) * 2003-08-19 2008-11-26 恩益禧电子股份有限公司 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
CN101202254B (zh) * 2006-12-13 2012-03-28 雅马哈株式会社 半导体装置及其制造方法
CN101312904B (zh) * 2005-11-23 2012-09-05 Vti技术有限公司 制造微机电元件的方法以及该微机电元件
CN108695295A (zh) * 2018-07-27 2018-10-23 上海泽丰半导体科技有限公司 一种芯片转换板及其制造方法
CN111128979A (zh) * 2019-11-22 2020-05-08 中国电子科技集团公司第十三研究所 一种晶圆级的3d芯片制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315168C (zh) * 2002-01-30 2007-05-09 威盛电子股份有限公司 晶圆级封装制作工艺及其晶片结构
CN100438001C (zh) * 2003-08-19 2008-11-26 恩益禧电子股份有限公司 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
CN100428465C (zh) * 2004-12-21 2008-10-22 精工爱普生株式会社 半导体装置及其制造方法、电路基板、以及电子仪器
CN100433318C (zh) * 2005-07-07 2008-11-12 精工爱普生株式会社 半导体装置制造用基板、半导体装置的制造方法
CN101312904B (zh) * 2005-11-23 2012-09-05 Vti技术有限公司 制造微机电元件的方法以及该微机电元件
CN101202254B (zh) * 2006-12-13 2012-03-28 雅马哈株式会社 半导体装置及其制造方法
CN108695295A (zh) * 2018-07-27 2018-10-23 上海泽丰半导体科技有限公司 一种芯片转换板及其制造方法
CN111128979A (zh) * 2019-11-22 2020-05-08 中国电子科技集团公司第十三研究所 一种晶圆级的3d芯片制备方法

Similar Documents

Publication Publication Date Title
US5990545A (en) Chip scale ball grid array for integrated circuit package
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US6333469B1 (en) Wafer-scale package structure and circuit board attached thereto
CN1085891C (zh) 芯片载体及使用它的半导体装置
US6489685B2 (en) Component built-in module and method of manufacturing the same
US6355131B1 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
US20070262470A1 (en) Module With Built-In Semiconductor And Method For Manufacturing The Module
US20060087020A1 (en) Semiconductor device and method for producing the same
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
JP2001257288A (ja) フリップチップ型半導体装置及びその製造方法
JP3207174B2 (ja) 電気素子搭載配線基板およびその製造方法
US20030127725A1 (en) Metal wiring board, semiconductor device, and method for manufacturing the same
US6781849B2 (en) Multi-chip package having improved heat spread characteristics and method for manufacturing the same
KR100606295B1 (ko) 회로 모듈
JP4882562B2 (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP2004311598A (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
CN1242602A (zh) 晶片规模封装结构及其内使用的电路板
JP3061059B2 (ja) Ｉｃパッケージ
US6958262B2 (en) Mounting structure of semiconductor device and mounting method thereof
JPH10275522A (ja) 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ
US6462282B1 (en) Circuit board for mounting bare chip
JP2004200665A (ja) 半導体装置およびその製造方法
JP2000312068A (ja) 配線基板およびその製造方法
KR101018218B1 (ko) 와이어 본딩 구조체 및 그 제조방법
JP3305574B2 (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication