JP2005026659A - フラッシュ素子のビットライン形成方法 - Google Patents

フラッシュ素子のビットライン形成方法 Download PDF

Info

Publication number
JP2005026659A
JP2005026659A JP2003416902A JP2003416902A JP2005026659A JP 2005026659 A JP2005026659 A JP 2005026659A JP 2003416902 A JP2003416902 A JP 2003416902A JP 2003416902 A JP2003416902 A JP 2003416902A JP 2005026659 A JP2005026659 A JP 2005026659A
Authority
JP
Japan
Prior art keywords
bit line
film
hard mask
metal
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003416902A
Other languages
English (en)
Inventor
Byung Seok Lee
炳 錫 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005026659A publication Critical patent/JP2005026659A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 ビットラインマスクパターン形成の前にビットラインハードマスクパターンを形成してビットラインパターン間の層間絶縁膜の損失を減らすことができ、金属膜形成前の洗浄工程条件を調節してビットライン間の間隔が減少することを防止することが可能なフラッシュ素子のビットライン形成方法を提供する。
【解決手段】 ビットラインコンタクトプラグが設けられた半導体基板上にバリア膜、層間絶縁膜及び金属ハードマスク膜を順次形成する段階と、前記金属ハードマスク膜をパターニングし、前記ビットラインコンタクトプラグと対応するビットライン領域を開放する金属ハードマスク膜パターンを形成する段階と、前記金属ハードマスク膜パターンをエッチングマスクとするエッチング工程によって層間絶縁膜及びバリア膜をエッチングしてビットライン用トレンチを形成する段階と、前記ビットライン用トレンチが埋め込まれるようにビットライン用金属膜を形成する段階と、平坦化工程を行い、前記層間絶縁膜上の前記ビットライン用金属膜及び前記金属ハードマスク膜パターンを除去する段階とを含む。【選択図】 図５

Description

本発明は、フラッシュ素子のビットライン形成方法に係り、特に、ビットライン間の間隔を充分維持してクロストーク(Crosstalk)現象を減らすことが可能なフラッシュ素子のビットライン形成方法に関する。
１００ナノ級以下のフラッシュ素子では、下部素子のパターンサイズが減少し、これによりビットラインのパターン間のスペースも段々減ってカップリングキャパシターによるＲＣディレイ (Delay)問題が深刻に台頭している。
図１は従来のフラッシュ素子のビットライン間のパターンサイズ減少による問題を説明するための断面図である。
図１を参照すると、Ａビットラインと隣接したカップリングキャップを生じさせうる金属膜には、まず、下部のワードラインＷ／Ｌと、隣接したビットラインＢ及びＣと、上部の金属配線Ｍ２などがある。ワードラインＷ／ＬとＡビットラインは第１層間絶縁膜によって分離されているが、これらの間で第１インターキャパシタンスＣ０１が存在する。また、Ａビットラインと隣接したビットラインＢ及びＣとの間も第２層間絶縁膜によって電気的に分離されているが、これらの間にも第２インターキャパシタンスＣ１１が存在する。また、Ａビットラインと上部の金属配線間Ｍ２も第３層間絶縁膜によって電気的に分離されているが、これらの間にも第３インターキャパシタンスＣ１２が存在する。
このようなサクライモデル (SAKURAI Model1)によってＡビットラインに連係されたカップリングキャップを計算すると、次の通りである。まず、ワードラインＷ／ＬとビットラインＢ／Ｌ間の間隔を「Ｄ」、ビットラインの高さを「Ｔ」、ビットラインの厚さを「Ｗ」、隣接したビットライン間の間隔を「Ｓ」、ビットラインと上部金属配線間の間隔を「Ｈ」、第１インターキャパシタンスを「Ｃ０１」、第２インターキャパシタンスを「Ｃ１１」、第３インターキャパシタンスを「Ｃ１２」として説明する。
サクライモデルによって第１〜第３インターキャパシタンスは数式１の通りである。
第１〜第３インターキャパシタンスによるビットラインに発生しうる全体キャパシタンスＣはＣ０１＋２Ｃ１１＋Ｃ１２になる。
数式１に示すように、カップリングキャップはビットラインパターンの厚さＷと隣接したビットライン間の間隔Ｓが重要な要素であることが分かる。すなわち、ビットラインキャップを減らすためには、ビットラインの厚さＷは減少させ、隣接したビットライン間の間隔Ｓは増加させることが有利である。ところが、ビットラインの厚さＷとビットライン間の間隔Ｓをあまり狭くすると、ビットラインの抵抗が増加するという問題が生ずるため、２つの要素を考慮して最適の条件を見出すべきである。ところが、前記数式１とシミュレーションを行って最適の条件を見出してもビットライン形成工程上で問題が発生してこれを適用し難いという問題点がある。
図２は従来のフラッシュ素子のビットライン形成方法上の問題点を説明するためのレイアウト図である。
図２を参照すると、ビットラインＢ／Ｌは下部のワードラインＷ／Ｌと垂直な方向に形成される。この際、破線は目標とするビットラインパターンであり、実線は従来の工程によって形成されたビットラインパターンである。図２に示すように、目標とするビットライン間の間隔はＳ１０であるが、従来の工程によって形成されるビットライン間の間隔はＳ２０になる。すなわち、目標とするビットライン間の間隔Ｓ１０に比べて形成されるビットライン間の間隔Ｓ２０が小さくなる。したがって、前記数式１によってＣ１１が大きくなり、これによりビットラインＢ／Ｌの全体キャパシターが増加してＲＣ遅延による問題が激しくなる。
図３ａないし図３ｃは図２のII−II’線に沿った断面図である。図３ａないし図３ｃを参照すると、下部にワードライン（図示せず）及びビットライン用コンタクトプラグ12が設けられた基板10上にバリア膜14、層間絶縁膜16を順次形成する。感光膜パターン18を用いて層間絶縁膜16とバリア膜14をエッチングしてビットライン用トレンチ20を形成する。ビットライン用トレンチ20を金属で埋め込んだ後、化学機械的研磨工程を用いた平坦化工程を行ってビットライン30を形成する。ビットライン用トレンチ20形成のためのエッチング工程の際に感光膜パターン18の一部も共にエッチングされ、目標とするビットライン30間の間隔Ｓ１０を維持し難いという問題が生ずる。また、金属埋込み前の前処理洗浄工程の際にも層間絶縁膜16の一部が共にエッチングされ、ビットライン用トレンチ20間の間隔Ｓ１０をさらに減少させるという問題が発生する。図３ｂの破線は目標とするビットライン用トレンチの形状であり、実線は実際のエッチング工程後に形成されるビットライン用トレンチの形状である。これにより、ビットライン間の間隔（Ｓ１０とＳ２０との差）を目標の臨界寸法に合わせて設定するにおいて多くの問題が発生する。一般に、ビットライン用トレンチ20の形成のためのエッチング工程の際に層間絶縁膜16の損失は約２５ｎｍ程度が発生し、金属埋込み前の前処理洗浄工程の際に層間絶縁膜16の損失は約３０ｎｍ程度が発生する。
したがって、本発明は、かかる問題点を解決するためのもので、その目的は、ビットラインマスクパターン形成の前にビットラインハードマスクパターンを形成してビットラインパターン間の層間絶縁膜の損失を減らすことができ、金属膜形成前の洗浄工程条件を調節してビットライン間の間隔が減少することを防止することが可能なフラッシュ素子のビットライン形成方法を提供することにある。
上記目的を達成するための本発明は、ビットライン用コンタクトプラグが設けられた半導体基板上にバリア膜、層間絶縁膜及び金属ハードマスク膜を順次形成する段階と、前記金属ハードマスク膜をパターニングし、前記ビットライン用コンタクトプラグと対応するビットライン領域を開放する金属ハードマスク膜パターンを形成する段階と、前記金属ハードマスク膜パターンをエッチングマスクとするエッチング工程によって層間絶縁膜及びバリア膜をエッチングしてビットライン用トレンチを形成する段階と、前記ビットライン用トレンチが埋め込まれるようにビットライン用金属膜を形成する段階と、平坦化工程を行い、前記層間絶縁膜上の前記ビットライン用金属膜及び前記金属ハードマスク膜パターンを除去する段階とを含むフラッシュ素子のビットライン形成方法を提供する。
本発明は、ビットラインマスクパターンの形成前にビットライン形成用金属ハードマスクパターンを形成してビットラインパターン間の層間絶縁膜の損失を減らすことができる。
また、本発明は、金属膜形成前の洗浄工程条件を調節して、ビットライン間の間隔減少を防止することができる。
また、ビットライン形成のための平坦化工程の際に金属ハードマスク膜を共に除去することにより、別途の追加除去工程を不要とする。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ここで、本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。一方、図面上において、同一の符号は同一の要素を示す。
図４は本発明に係るフラッシュ素子のビットラインのレイアウト図である。図４を参照すると、下部のワードラインＷ／Ｌ、ＤＳＬ、ＳＳＬ及びビットライン用コンタクトプラグ112が形成された半導体基板上にビットラインパターニング工程を行い、ビットラインＢ／Ｌパターンを形成する。本発明のビットラインＢ／Ｌはハードマスク膜と洗浄工程の工程条件を調節して目標のビットライン間の間隔を維持することができる。次に、１００ナノ級以下のＮＡＮＤフラッシュ素子の製造工程を一例として説明する。ビットラインＢ／Ｌの厚さは約２５００Åとし、ビットラインＢ／Ｌのピッチは約２７０ｎｍとすることが好ましい。
図５ａないし図５ｄは本発明に係るフラッシュ素子のビットライン形成方法を説明するための図４のＶ−Ｖ’線に沿った断面図である。
図５ａを参照すると、トランジスターやキャパシターなどの半導体素子を含んでいろいろの要素が設けられた半導体基板110上に第１層間絶縁膜114をパターニングしてビットライン用コンタクトプラグ112を形成する。ビットライン用コンタクトプラグ112が設けられた半導体基板110上にバリア膜116、第２層間絶縁膜118及び金属ハードマスク膜120を形成する。
ＤＳＬ、ＳＳＬ及びセルストリング（ワードライン：Ｗ／Ｌ）間の孤立のために全体構造上に第１層間絶縁膜114を形成した後、第１層間絶縁膜114をパターニングし、ＤＳＬトランジスターの接合部を開放するコンタクトホール（図示せず）を形成する。前記コンタクトホールを金属物質で埋め込んでビットライン用コンタクトプラグ112を形成することが好ましい。
第１層間絶縁膜114上に下部構造物を保護し、後続のビットライン用トレンチ形成のためのエッチング工程の際にエッチング防止の役割を果たすためのバリア膜116を形成する。バリア膜116は第１及び第２層間絶縁膜114及び118とのエッチング選択比差の大きい物質膜で形成することが好ましい。第２層間絶縁膜118はビットラインパターンが形成される物質膜であって、低誘電率の物質膜を用いて形成することが好ましい。第１及び第２層間絶縁膜114及び118ではＢＰＳＧ(Boron Phosphorus Silicate Glass)系列の酸化膜、ＰＳＧ(Phosphorus Silicate Glass)系列の酸化膜、ＦＳＧ(Fluorinated Silicate Glass)系列の酸化膜、ＰＥ−ＴＥＯＳ(Tetra Ethyl Ortho Silicate)系列の酸化膜、ＰＥ−ＳｉＨ４(Plasma Enhanced SiH4)、ＨＤＰ(High Density Plasma)、ＵＳＧ(Undoped Silicate Glass)系列の酸化膜、ＨＤＰ ＰＳＧ系列の酸化膜及びＡＰＬ(Advanced Planarization Layer)系列の酸化膜の少なくとも一つの物質膜で形成することが好ましい。第１及び第２層間絶縁膜114及び118として前記物質膜を使用する場合、バリア膜116はプラズマエンハンスト系列の窒化膜 (PE Nitride)及び／又はオキシナイトライド (Oxynitride)膜を使用することが好ましい。前述したエッチング選択比は互いに異なる第１及び第２物質膜が一定のエッチング条件下でエッチングを行う場合、そのエッチングされる比率が異なることを示す。例えば、酸化膜と窒化膜が所定のエッチングガスに露出された場合、酸化膜は秒当たり１０Åがエッチングされ、窒化膜は１Åがエッチングされることをエッチング選択比（エッチング時に除去される比率）の差という。これは一定の条件下で酸化膜はよくエッチングされ、窒化膜はエッチングされないことを示す。
金属ハードマスク膜120は、後続のビットライン用トレンチを埋め込んだ後、化学機械的研磨工程を用いた平坦化工程の際に第２層間絶縁膜118上の金属ハードマスク膜120の除去を容易にするため、ビットラインを構成する金属膜と同一の物質膜を使用することが好ましい。金属ハードマスク膜120は第２層間絶縁膜118に対するエッチング選択比差の大きい金属物質膜を使用することが好ましい。これにより、後続のビットライン用トレンチ形成のためのエッチング工程と、その後の洗浄工程時にビットラインラインの臨界寸法が大きくなる現象を防止することができる。本実施例では金属ハードマスク膜120としてタングステンＷ膜を使用することが好ましい。タングステン薄膜の厚さは後続の酸化膜エッチング時に十分なエッチングバリアとして耐えられるように５００〜１０００Å程度にすることが好ましい。
図５ｂ及び図５ｃを参照すると、金属ハードマスク膜120、第２層間絶縁膜118及びバリア膜116をパターニングしてビットライン用トレンチ124を形成する。この際、下部の第１層間絶縁膜114の一部もエッチングして下部のビットライン用コンタクトプラグ112との電気的接触を強化することができる。
全体構造上に感光膜を塗布した後、ビットラインマスクを用いたフォトエッチング工程を行い、ビットラインが形成されるべき領域を開放する感光膜パターン122を形成する。感光膜パターン122をエッチングマスクとするエッチング工程を行い、金属ハードマスク膜120をエッチングして金属ハードマスク膜パターンを形成することが好ましい。その後、感光膜パターンを除去して後続の工程を行うことができる。金属ハードマスク膜120は目標のビットラインパターンと同一の形状となるように形成する。金属ハードマスク膜120パターンはビットライン領域の第２層間絶縁膜118のみを開放し、ビットライン間の領域には金属ハードマスク膜120を残留させる。金属ハードマスク膜120パターンの残留する幅は、図４におけるＳ１１０となるようにすることが好ましい。タングステンを用いた金属ハードマスク膜120のエッチングはＳＦ６ガスを含むエッチングを行うことが好ましい。
金属ハードマスク膜120をエッチングマスクとするエッチング工程を行い、第２層間絶縁膜118をエッチングする。露出したバリア膜116をエッチングし、第１層間絶縁膜114の一部をエッチングしてビットライン用トレンチ124を形成することが好ましい。その上、酸化膜と窒化膜間のエッチング選択比の差がないエッチング条件と、金属ハードマスク膜120をエッチングマスクとするエッチング工程を行い、第２層間絶縁膜118及びバリア膜116をエッチングし、オーバーエッチングによって第１層間絶縁膜114の一部をエッチングしてビットライン用トレンチ124を形成することができる。
図５ｄを参照すると、洗浄工程を行い、ビットライン用トレンチ124の内部を洗浄した後、ビットライン用トレンチ124が埋め込まれるようにビットライン用金属膜（図示せず）を蒸着する。化学機械的研磨工程を行い、第２層間絶縁膜118上のビットライン用金属膜と金属ハードマスク膜120を除去してビットライン130を形成する。この際、ビットライン間を電気的に孤立させるために過度平坦化を行うこともある。
洗浄工程はプラズマを用いたドライ洗浄工程又は高周波スパッタリングによる洗浄工程を行うことが好ましい。これは、ウェット洗浄工程を行う場合、洗浄工程の洗浄溶液によって金属ハードマスク膜120の下部の第２層間絶縁膜118の損失が発生するおそれがあるためである。従って、プラズマを用いたドライ洗浄工程又は高周波スパッタリングによる洗浄工程を行うと、金属ハードマスク膜120はエッチング防止膜の役割をして下部の第２層間絶縁膜118がエッチングされる現象を防止してビットライン130パターンの臨界寸法が大きくなると現象（ビットライン間の臨界寸法は小さくなる）を防止することができる。ドライ洗浄はマイクロウェーハを用いてプラズマをターンオンする装置を使用し、ＣＦ４とＯ２との混合ガス及びＮＦ３ガスを用いて高圧力と低電圧の下で行うことが好ましい。高周波スパッタリングは金属膜の蒸着前に高周波を用いたエッチングを行うことをいい、Ａｒガスを用いて高い高周波バイアスを用いてスパッタリングすることが好ましい。
ビットライン用金属膜は、タングステン、アルミニウム及び銅の少なくとも一つの膜を用いて形成することができる。本実施例ではタングステンを用いて形成することが好ましい。
平坦化工程は、第２層間絶縁膜118上に形成された金属膜を除去することをターゲットとして行うことが好ましい。本実施例の化学機械的研磨工程のみを行ってビットライン130パターンの形成時に第２層間絶縁膜118上の金属ハードマスク膜120も共に除去することができる。これはビットライン用金属膜と金属ハードマスク膜120として同一の物質膜を用いるため、金属ハードマスク膜120を除去するための別途の追加工程が不要になる。
このように従来のビットライン形成工程の際に発生したビットライン間の臨界寸法が小さくなる現象を十分防止することができる。したがって、本発明の形成工程によって形成されたビットラインは図１において目標としたビットラインの厚さＷ及び隣接したビットライン間の間隔Ｓを保つことができる。
従来のフラッシュ素子のビットライン間のパターンサイズ減少による問題を説明するための断面図である。 従来のフラッシュ素子のビットライン形成方法上の問題点を説明するためのレイアウト図である。 図２のII−II’線に沿った断面図である。 本発明に係るフラッシュ素子のビットラインのレイアウト図である。 本発明に係るフラッシュ素子のビットライン形成方法を説明するための図４のＶ−Ｖ’線に沿った断面図である。
符号の説明
Ａ、Ｂ、Ｃ、Ｂ／Ｌ …ビットライン
Ｃ０１、Ｃ１１、Ｃ１２ …インターキャパシタンス
Ｗ／Ｌ、ＤＳＬ、ＳＳＬ …ワードライン
Ｍ２ …金属配線
10 …基板
12 …ビットラインコンタクトプラグ
14 …バリア膜
16 …層間絶縁膜
18 …感光膜パターン
20 …ビットライン用トレンチ
30 …ビットライン
110 …半導体基板
112 …ビットライン用コンタクトプラグ
114 …第１層間絶縁膜
116 …バリア膜
118 …第２層間絶縁膜
120 …金属ハードマスク膜
122 …感光膜パターン
124 …ビットライン用トレンチ
130 …ビットライン

Claims (5)

  1. ビットライン用コンタクトプラグが設けられた半導体基板上にバリア膜、層間絶縁膜及び金属ハードマスク膜を順次形成する段階と、
    前記金属ハードマスク膜をパターニングして、前記ビットライン用コンタクトプラグと対応するビットライン領域を開放する金属ハードマスク膜パターンを形成する段階と、
    前記金属ハードマスク膜パターンをエッチングマスクとするエッチング工程によって層間絶縁膜及びバリア膜をエッチングしてビットライン用トレンチを形成する段階と、
    前記ビットライン用トレンチが埋め込まれるようにビットライン用金属膜を形成する段階と、
    平坦化工程を行い、前記層間絶縁膜上の前記ビットライン用金属膜及び前記金属ハードマスク膜パターンを除去する段階とを含むフラッシュ素子のビットライン形成方法。
  2. 前記ビットライン用トレンチを形成する段階の後、前記ビットライン用金属膜を形成する段階の前に、
    プラズマを用いたドライ洗浄工程又は高周波スパッタリングによる洗浄工程を行い、前記ビットライン用トレンチの内部を洗浄する段階をさらに含む請求項１記載のフラッシュ素子のビットライン形成方法。
  3. 前記ドライ洗浄工程はＣＦ４とＯ２との混合ガス及びＮＦ３ガスを用いて行い、前記高周波スパッタリングによる洗浄工程はＡｒガスを用いて行う請求項２記載のフラッシュ素子のビットライン形成方法。
  4. 前記金属ハードマスク膜と前記ビットライン用金属膜は同一の金属物質を用いて形成する請求項１記載のフラッシュ素子のビットライン形成方法。
  5. 前記金属ハードマスク膜はタングステンを用いて形成するが、後続の前記層間絶縁膜のエッチング時にエッチングバリアとして耐えられるように５００〜１０００Åの厚さに形成する請求項１記載のフラッシュ素子のビットライン形成方法。
JP2003416902A 2003-06-30 2003-12-15 フラッシュ素子のビットライン形成方法 Pending JP2005026659A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043798A KR100568425B1 (ko) 2003-06-30 2003-06-30 플래시 소자의 비트라인 형성 방법

Publications (1)

Publication Number Publication Date
JP2005026659A true JP2005026659A (ja) 2005-01-27

Family

ID=33536409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003416902A Pending JP2005026659A (ja) 2003-06-30 2003-12-15 フラッシュ素子のビットライン形成方法

Country Status (5)

Country Link
US (1) US6964921B2 (ja)
JP (1) JP2005026659A (ja)
KR (1) KR100568425B1 (ja)
DE (1) DE10358767A1 (ja)
TW (1) TWI243445B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245538A (ja) * 2005-02-28 2006-09-14 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2008205470A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 半導体素子の微細金属配線パターンの形成方法
KR100859006B1 (ko) * 2007-08-22 2008-09-18 삼성전기주식회사 인쇄회로기판 제조방법
WO2008126776A1 (en) * 2007-04-10 2008-10-23 Tokyo Electron Limited Fabrication method of a semiconductor device and a semiconductor device
US9099285B2 (en) 2012-10-29 2015-08-04 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US6919592B2 (en) * 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US8937575B2 (en) * 2009-07-31 2015-01-20 Nantero Inc. Microstrip antenna elements and arrays comprising a shaped nanotube fabric layer and integrated two terminal nanotube select devices
EP1631812A4 (en) * 2003-05-14 2010-12-01 Nantero Inc SENSOR PLATFORM HAVING A HORIZONTAL NANOPHONE ELEMENT
US7583526B2 (en) * 2003-08-13 2009-09-01 Nantero, Inc. Random access memory including nanotube switching elements
KR100546782B1 (ko) * 2003-12-30 2006-01-25 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
US7330709B2 (en) * 2004-06-18 2008-02-12 Nantero, Inc. Receiver circuit using nanotube-based switches and logic
US7161403B2 (en) 2004-06-18 2007-01-09 Nantero, Inc. Storage elements using nanotube switching elements
WO2006121461A2 (en) 2004-09-16 2006-11-16 Nantero, Inc. Light emitters using nanotubes and methods of making same
EP1792320A4 (en) * 2004-09-21 2010-08-04 Nantero Inc RESISTIVE ELEMENTS USING CARBON NANOTUBES
CA2590684A1 (en) * 2004-12-16 2006-06-22 Nantero, Inc. Aqueous carbon nanotube applicator liquids and methods for producing applicator liquids thereof
KR100632658B1 (ko) * 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US9390790B2 (en) 2005-04-05 2016-07-12 Nantero Inc. Carbon based nonvolatile cross point memory incorporating carbon based diode select devices and MOSFET select devices for memory and logic applications
US8941094B2 (en) 2010-09-02 2015-01-27 Nantero Inc. Methods for adjusting the conductivity range of a nanotube fabric layer
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
US9287356B2 (en) 2005-05-09 2016-03-15 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8217490B2 (en) 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
TWI324773B (en) 2005-05-09 2010-05-11 Nantero Inc Non-volatile shadow latch using a nanotube switch
US7394687B2 (en) 2005-05-09 2008-07-01 Nantero, Inc. Non-volatile-shadow latch using a nanotube switch
US8513768B2 (en) 2005-05-09 2013-08-20 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7835170B2 (en) 2005-05-09 2010-11-16 Nantero, Inc. Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US9196615B2 (en) 2005-05-09 2015-11-24 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8013363B2 (en) 2005-05-09 2011-09-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8008745B2 (en) * 2005-05-09 2011-08-30 Nantero, Inc. Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements
US9911743B2 (en) * 2005-05-09 2018-03-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US7781862B2 (en) 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
US8183665B2 (en) 2005-11-15 2012-05-22 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7575693B2 (en) * 2005-05-23 2009-08-18 Nantero, Inc. Method of aligning nanotubes and wires with an etched feature
US20060292716A1 (en) * 2005-06-27 2006-12-28 Lsi Logic Corporation Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes
CA2621924A1 (en) 2005-09-06 2007-03-06 Nantero, Inc. Carbon nanotubes for the selective transfer of heat from electronics
EP1922743A4 (en) * 2005-09-06 2008-10-29 Nantero Inc METHOD AND SYSTEM FOR USING NANOTUBE TISSUES AS OHMIC HEATING ELEMENTS FOR MEMORIES AND OTHER APPLICATIONS
WO2008112764A1 (en) 2007-03-12 2008-09-18 Nantero, Inc. Electromagnetic and thermal sensors using carbon nanotubes and methods of making same
US8134220B2 (en) * 2007-06-22 2012-03-13 Nantero Inc. Two-terminal nanotube devices including a nanotube bridge and methods of making same
EP2062515B1 (en) * 2007-11-20 2012-08-29 So, Kwok Kuen Bowl and basket assembly and salad spinner incorporating such an assembly
US8659940B2 (en) * 2008-03-25 2014-02-25 Nantero Inc. Carbon nanotube-based neural networks and methods of making and using same
US9263126B1 (en) 2010-09-01 2016-02-16 Nantero Inc. Method for dynamically accessing and programming resistive change element arrays
WO2010019441A1 (en) 2008-08-14 2010-02-18 Nantero, Inc. Nonvolatile nanotube programmable logic devices and field programmable gate array
US7915637B2 (en) 2008-11-19 2011-03-29 Nantero, Inc. Switching materials comprising mixed nanoscopic particles and carbon nanotubes and method of making and using the same
KR101094380B1 (ko) * 2008-12-29 2011-12-15 주식회사 하이닉스반도체 금속콘택을 갖는 반도체장치 제조 방법
US8574673B2 (en) 2009-07-31 2013-11-05 Nantero Inc. Anisotropic nanotube fabric layers and films and methods of forming same
US8128993B2 (en) * 2009-07-31 2012-03-06 Nantero Inc. Anisotropic nanotube fabric layers and films and methods of forming same
WO2011050331A2 (en) * 2009-10-23 2011-04-28 Nantero, Inc. Method for passivating a carbonic nanolayer
US8895950B2 (en) 2009-10-23 2014-11-25 Nantero Inc. Methods for passivating a carbonic nanolayer
EP2534181B1 (en) 2010-02-12 2018-04-11 Nantero, Inc. Methods for controlling density, porosity, and/or gap size within nanotube fabric layers and films
US20110203632A1 (en) * 2010-02-22 2011-08-25 Rahul Sen Photovoltaic devices using semiconducting nanotube layers
US10661304B2 (en) 2010-03-30 2020-05-26 Nantero, Inc. Microfluidic control surfaces using ordered nanotube fabrics
WO2011123560A1 (en) 2010-03-30 2011-10-06 Nantero, Inc. Methods for arranging nanoscopic elements within networks, fabrics, and films
CN103377991B (zh) * 2012-04-18 2016-02-17 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN103531526B (zh) * 2012-07-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
US9650732B2 (en) 2013-05-01 2017-05-16 Nantero Inc. Low defect nanotube application solutions and fabrics and methods for making same
US10654718B2 (en) 2013-09-20 2020-05-19 Nantero, Inc. Scalable nanotube fabrics and methods for making same
US9299430B1 (en) 2015-01-22 2016-03-29 Nantero Inc. Methods for reading and programming 1-R resistive change element arrays
US9793204B2 (en) * 2015-11-17 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Method of manufacturing semiconductor structure comprising plurality of through holes using metal hard mask
US9947400B2 (en) 2016-04-22 2018-04-17 Nantero, Inc. Methods for enhanced state retention within a resistive change cell
US9934848B2 (en) 2016-06-07 2018-04-03 Nantero, Inc. Methods for determining the resistive states of resistive change elements
US9941001B2 (en) 2016-06-07 2018-04-10 Nantero, Inc. Circuits for determining the resistive states of resistive change elements
US10355206B2 (en) 2017-02-06 2019-07-16 Nantero, Inc. Sealed resistive change elements
US10431492B1 (en) * 2018-05-28 2019-10-01 Nanya Technology Corporation Method of manufacturing a semiconductor structure
CN114446931A (zh) * 2020-11-04 2022-05-06 联华电子股份有限公司 具有空气间隙的晶体管结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092929A (ja) * 1996-09-19 1998-04-10 Kawasaki Steel Corp 半導体装置の製造方法
JPH10200075A (ja) * 1996-11-14 1998-07-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1117156A (ja) * 1997-06-27 1999-01-22 Toshiba Corp 不揮発性半導体メモリ装置およびその製造方法
JP2000236021A (ja) * 1999-02-10 2000-08-29 Samsung Electronics Co Ltd 半導体装置のコンタクトホール埋め込み方法
JP2001284329A (ja) * 2000-03-31 2001-10-12 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2002076300A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW389988B (en) * 1998-05-22 2000-05-11 United Microelectronics Corp Method for forming metal interconnect in dielectric layer with low dielectric constant
KR100315039B1 (ko) 1999-11-04 2001-11-24 박종섭 반도체 소자의 금속배선 형성방법
KR100413830B1 (ko) 2001-04-30 2003-12-31 삼성전자주식회사 트렌치 소자분리 구조를 가지는 반도체 소자 및 그 제조방법
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US20030062596A1 (en) * 2001-10-02 2003-04-03 Actel Corporation Metal-to-metal antifuse employing carbon-containing antifuse material

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092929A (ja) * 1996-09-19 1998-04-10 Kawasaki Steel Corp 半導体装置の製造方法
JPH10200075A (ja) * 1996-11-14 1998-07-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1117156A (ja) * 1997-06-27 1999-01-22 Toshiba Corp 不揮発性半導体メモリ装置およびその製造方法
JP2000236021A (ja) * 1999-02-10 2000-08-29 Samsung Electronics Co Ltd 半導体装置のコンタクトホール埋め込み方法
JP2001284329A (ja) * 2000-03-31 2001-10-12 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2002076300A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245538A (ja) * 2005-02-28 2006-09-14 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2008205470A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 半導体素子の微細金属配線パターンの形成方法
WO2008126776A1 (en) * 2007-04-10 2008-10-23 Tokyo Electron Limited Fabrication method of a semiconductor device and a semiconductor device
JP2008262996A (ja) * 2007-04-10 2008-10-30 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置
US8124523B2 (en) 2007-04-10 2012-02-28 Tokyo Electron Limited Fabrication method of a semiconductor device and a semiconductor device
KR100859006B1 (ko) * 2007-08-22 2008-09-18 삼성전기주식회사 인쇄회로기판 제조방법
US9099285B2 (en) 2012-10-29 2015-08-04 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Also Published As

Publication number Publication date
TWI243445B (en) 2005-11-11
KR100568425B1 (ko) 2006-04-05
DE10358767A1 (de) 2005-01-20
KR20050002420A (ko) 2005-01-07
US6964921B2 (en) 2005-11-15
US20040266106A1 (en) 2004-12-30
TW200503155A (en) 2005-01-16

Similar Documents

Publication Publication Date Title
JP2005026659A (ja) フラッシュ素子のビットライン形成方法
JP5062969B2 (ja) 半導体素子のランディングプラグコンタクト形成方法
JP2006303488A (ja) 微細コンタクトを備える半導体素子及びその製造方法
JP2007150257A (ja) 半導体素子のストレージノードコンタクトプラグの形成方法
JP2006179853A (ja) 半導体素子のキャパシタストレージノードの形成方法
JP2005005669A (ja) 半導体素子の製造方法
JP4860189B2 (ja) 半導体メモリ素子の金属配線形成方法
JP4530624B2 (ja) 半導体素子の製造方法
KR100744672B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100672780B1 (ko) 반도체 소자 및 그 제조 방법
KR100685677B1 (ko) 반도체 소자 제조 방법
US7384823B2 (en) Method for manufacturing a semiconductor device having a stabilized contact resistance
US6800522B2 (en) Method for fabricating semiconductor device with storage node contact structure
JP2008258632A (ja) フラッシュメモリ素子の製造方法
JP2007013081A (ja) 深いコンタクトホールを有する半導体素子の製造方法
US6958289B2 (en) Method of forming metal line in semiconductor device
JP2003197775A (ja) 半導体素子の製造方法
KR100643568B1 (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100695514B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR101043734B1 (ko) 반도체 소자 제조 방법
KR20050046428A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법
KR100609036B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100670681B1 (ko) 반도체 소자 제조 방법
KR20070002839A (ko) 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413