JP2008258632A - フラッシュメモリ素子の製造方法 - Google Patents

フラッシュメモリ素子の製造方法 Download PDF

Info

Publication number
JP2008258632A
JP2008258632A JP2008097751A JP2008097751A JP2008258632A JP 2008258632 A JP2008258632 A JP 2008258632A JP 2008097751 A JP2008097751 A JP 2008097751A JP 2008097751 A JP2008097751 A JP 2008097751A JP 2008258632 A JP2008258632 A JP 2008258632A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
metal layer
contact plug
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008097751A
Other languages
English (en)
Inventor
Jae Heon Kim
載 憲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080015341A external-priority patent/KR100965045B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008258632A publication Critical patent/JP2008258632A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】フラッシュメモリ素子のコンタクトホール形成時に発生したボーイング部分を効果的に除去するフラッシュメモリ素子の製造方法を提供する。
【解決手段】層間絶縁膜１０８にセル領域の接合領域１０１ａが露出する第1のコンタクトホール１１０を形成して内部に第1のコンタクトプラグ１１４ａを形成し、第1のコンタクトプラグ１１４ａの最も幅が広い部分が露出されるように層間絶縁膜１０８の上部をエッチングし、更に層間絶縁膜１０８に周辺回路領域の接合領域１０１ｂが露出する第2のコンタクトホール１１６を形成し、第2のコンタクトホール１１６が満たされるように第1のコンタクトプラグ１１４ａ及び層間絶縁膜１０８上に第2の金属層を形成し、層間絶縁膜１０８の上部の第2の金属層及び第1のコンタクトプラグ１１４ａの露出された部分を除去して第2のコンタクトホール１１６の内部に第2のコンタクトプラグ１２０ａを形成する。
【選択図】図１ｈ

Description

本発明は、フラッシュメモリ素子の製造方法に関するものであり、隣接したドレインコンタクトプラグ(DrainContact Plug)の間にブリッジ(bridge)の発生を防止し得るフラッシュメモリ素子の製造方法に関するものである。
ナンドフラッシュ素子のセルアレイ(Cell Array)は、多数のセルブロックを含み、それぞれのセルブロックは一般のフラッシュ素子とは異なり、セルアレイがストリング(String)に区分されて動作している。このような特性上、ストリングの両端にビットライン(Bit Line)で連結されるドレインコンタクト(DrainContact)とグローバルグラウンド(Global Ground)のためのソースコンタクト(Source Contact)が位置するようになり、これらコンタクトは、ストリングの制御のためのセレクトトランジスタ(SelectTransistor)のジャンクションと連結される。
一般的なフラッシュ素子のドレインコンタクトプラグ形成工程を簡略に説明する。半導体基板には、ソースセレクトトランジスタ、多数のメモリセル及びドレインセレクトトランジスタを含む多数のストリング構造が形成される。次いで、所定の工程を通じてソースコンタクトプラグ(Source Contact Plug)を形成し、これらの上部に層間絶縁膜を形成した後、ドレインセレクトトランジスタのドレインが露出されるようにコンタクトホールを形成する。その後、コンタクトホールを含む層間絶縁膜上にタングステン(W)を蒸着した後、化学的機械的研磨(Chemical Mechanical Polishing; CMP)工程で平坦化してコンタクトホールを満たすドレインコンタクトプラグ(DrainContact Plug)を形成する。
上記工程においてドレインコンタクトホールを形成する時、エッチングしなければならない絶縁膜の厚さが厚過ぎてコンタクトホールの中間深さの幅が広くなるボーイング(Bowing)現象が発生する。ボーイング現象が激しくなれば、コンタクトホールが連結され、これらの内部に形成されるコンタクトプラグが互いに連結されることがある。このような問題を解決するために、コンタクトホールを含む層間絶縁膜上にドレインコンタクトプラグを形成するための金属層(例えば、タングステン層)を形成した後、ボーイングが発生した深さまで金属層と層間絶縁膜をエッチング工程で共に除去する。この時、エッチング工程は、化学的機械的研磨工程(CMP)で行うことができる。
しかし、コンタクトプラグの形成のために、タングステン(W) CMP工程を進行する場合、 CMP工程時に酸化膜(Oxide)対比タングステン(W)が約50〜80倍速く研磨されることにより、酸化膜の除去が容易ではなくなるため、ドレインコンタクトホールの上部に形成されたボーイング発生部分を効果的に除去することができない。これにより、CMP進行後にドレインコンタクトホールとドレインコンタクトホールを隔離させる酸化膜の幅(Width)が小さくなり、ドレインコンタクトプラグ間のブリッジ(Bridge)が発生し、素子の工程歩留まり及び信頼性が低下する。
本発明の目的は、コンタクトホール形成時に発生したボーイング(Bowing)現象を効果的に除去し、隣接したドレインコンタクトプラグ(DrainContact Plug)間にブリッジ(bridge)の発生を防止し得るフラッシュメモリ素子の製造方法を提供することにある。
本発明の一実施例によるフラッシュメモリ素子の製造方法は、半導体基板上に層間絶縁膜を形成する段階、層間絶縁膜をエッチングしてセル領域の接合領域を露出させる第1のコンタクトホールを形成する段階、第1のコンタクトホールの内部に第1のコンタクトプラグを形成する段階、第1のコンタクトプラグの最も幅が広い部分が露出されるように層間絶縁膜の上部をエッチングする段階、層間絶縁膜をエッチングして周辺回路領域の接合領域を露出させる第2のコンタクトホールを形成する段階、第2のコンタクトホールが満たされるように第1のコンタクトプラグ及び層間絶縁膜上に第2の金属層を形成する段階及び層間絶縁膜の上部の第2の金属層及び第1のコンタクトプラグの露出された部分を除去して第2のコンタクトホールの内部に第2のコンタクトプラグを形成する段階を含む。
上記において、第1のコンタクトプラグ及び第2のコンタクトプラグは、タングステン(W)で形成される。
第1のコンタクトプラグを形成する段階は、第1のコンタクトホールの一部が満たされるように第1のコンタクトホールを含む層間絶縁膜上に第1のバリア金属層を形成する段階、第1のコンタクトホールが満たされるように第1のバリア金属層上に第1の金属層を形成する段階及び2段階のエッチバック(etchback)工程で層間絶縁膜上に形成された第1のバリア金属層及び第1の金属層を除去する段階をさらに含む。
第1の金属層はタングステン(W)で形成され、第1のバリア金属層はTi/TiNで形成される。
エッチバック工程の1段階では層間絶縁膜上に形成された第1の金属層を除去し、後続のエッチバック工程の2段階では層間絶縁膜上に形成された第1のバリア金属層を除去する。
エッチバック工程の1段階は、エッチングガスとしてSF6及びN2ガスを用い、SF6ガスの流量をN2ガスの流量より8〜12倍多く注入する。エッチバック工程の2段階は、エッチングガスとしてCl2及びBCl3ガスを用い、Cl2ガスの流量をBCl3ガスの流量より10〜12倍多く注入する。
層間絶縁膜の上部をエッチングする段階は、第1のコンタクトプラグより層間絶縁膜に対して高いエッチング選択比を有するエッチングレシピを用いたブランケットエッチバック(blanket etchback)工程で行われる。ブランケットエッチバック工程は、CxFy(ただし、4≦x≦5、6≦y≦8)/Ar/O2ガスの組合わせを用いた混合ガスを用いる。
第1のコンタクトプラグの露出された部分を除去する段階は、化学的機械的研磨(Chemical Mechanical Polishing; CMP)工程で行われる。
第1のコンタクトプラグの露出された部分の除去時に、層間絶縁膜を層間絶縁膜の表面から500〜1000Åの深さで研磨することをさらに行う。
本発明は、次のような効果がある。
第1に、層間絶縁膜の上部をエッチングしてコンタクトホールの形成時に発生したボーイング(Bowing)現象を露出させた後、後続の金属配線コンタクトプラグの形成のためのCMP工程でボーイング現象を効果的に除去し、コンタクトホールとコンタクトホール間のブリッジマージンを改善し、隣接したドレインコンタクトプラグ間のブリッジ(bridge)の発生を防止し得る。
第2に、金属配線コンタクトプラグ形成のためのCMP工程時に層間絶縁膜の上部を共に研磨する場合、ボーイング現象を除去すると共にホールとホールを隔離させる層間絶縁膜の幅をより増加させて隣接したドレインコンタクトプラグ間のブリッジの発生を根本的に抑制することができ、層間絶縁膜に残存し得る金属残留物の除去を通じて隣接したドレインコンタクトプラグ間のブリッジの発生を抑制することができる。
第3に、隣接したドレインコンタクトプラグ間のブリッジの発生抑制を通じて工程歩留まり及び素子の信頼性を向上させることができる。
第4に、高価のスラリー(Slurry)を用いるCMP工程を既存の2回から1回に減らして製造費用を節減することができる。
第5に、新規装備の投資なしにドレインコンタクトプラグ間のブリッジマージンを効果的に改善し、製造原価の増加なしに安定した工程の進行が可能である。
以下、添付した図面を参照し、本発明の一実施例をさらに詳しく説明する。しかし、本発明の実施例は、様々な異なる形態で変形されることができ、本発明の範囲が以下に詳述する実施例により限定されるものと解釈されてはならず、当業界で普遍的な知識を有する者に本発明をより完全に説明するために提供されるものとと解釈されることが好ましい。
図1a〜図3cは、本発明の一実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。
図1aを参照すれば、半導体基板(100)のセル領域にソースセレクトトランジスタ、多数のメモリセル及びドレインセレクトトランジスタを含む多数のストリング構造(ドレインセレクトトランジスタのドレインのみ示される;101a)を形成する。一方、周辺回路領域にはトランジスタの接合領域(101b)を形成する。次いで、図面には示されていないが、ソースセレクトトランジスタのソース上にソースコンタクトプラグ(Source Contact Plug)を形成するための工程を行う。次いで、半導体基板(100)上にはバッファ酸化膜(102)、窒化膜(104)及び酸化膜(106)の積層構造を有する層間絶縁膜(108)を形成する。酸化膜(106)は、酸化膜系列の物質であれば、いずれも適用可能であり、例えば、SOG(SpinOn Glass)、BPSG(Boron-Phosphorus Silicate Glass)、PETEOS(Plasma Enhanced TetraEthyl Ortho Silicate)及びUSG(Undoped Silicate Galss)、PSG(Phosphorus SilicateGlass)から選択されるいずれかの手法で形成され得る。
その後、層間絶縁膜(108)の一部領域をエッチングしてドレイン領域(101a)を露出させる第1のコンタクトホール(110)を形成する。ここで、第1のコンタクトホール(110)はドレインコンタクトホールとなる。一方、エッチング過程で第1のコンタクトホール(110)を形成するために、エッチングされる層間絶縁膜(108)の厚さが厚くて第1のコンタクトホール(110)のアスペクト比が増加するにつれて第1のコンタクトホール(110)の上部で幅が広くなるボーイング(Bowing)現象(A)を有するようになる。
図1bを参照すれば、ボーイング現象(A)を有する第1のコンタクトホール(110)の一部が満たされるように第1のコンタクトホール(110)を含む層間絶縁膜(108)上に第1のバリア金属層(112)を形成する。この時、第1のバリア金属層(112)はTi/TiNの積層膜で形成することが好ましい。
次いで、第1のコンタクトホール(110)が満たされるように第1のコンタクトホール(110)を含む第1のバリア金属層(112)上に第1の金属層(114)を形成する。この時、第1の金属層(112)はコンタクト抵抗(Rc)を向上させるためにタングステン(W)で形成することが好ましい。
図2aを参照すれば、層間絶縁膜(108)の上部の第1の金属層(図1bの114)及び第1のバリア金属層(112)を除去するためのエッチング工程を行う。ここで、エッチング工程は乾式エッチング(dryetch)工程で行い、望ましくは、乾式エッチング工程はエッチバック(etchback)工程で行うことができる。
この時、エッチバック工程は2段階に分けて適用し、1段階で層間絶縁膜(108)の上部の第1の金属層(図1bの114)を除去し、後続で2段階で層間絶縁膜(108)の上部の第1のバリア金属層(112)を除去する。
具体的には、エッチバック工程の1段階では、エッチングガスとしてSF6及びN2ガスを用い、この時、SF6ガスの流量をN2ガスの流量より8〜12倍多く注入し、第1の金属層(図1bの114)のエッチング比(etch rate)を第1のバリア金属層(112)のエッチング比より約4〜6倍速くして層間絶縁膜(108)の上部の第1の金属層(図1bの114)を除去する。
また、エッチバック工程の2段階では、エッチングガスとしてCl2及びBCl3ガスを用い、この時、Cl2ガスの流量をBCl3ガスの流量より約10〜12倍多く注入して第1のバリア金属層(112)のエッチング比率を第1の金属層(図1bの114)のエッチング比より約3〜5倍速くして第1のコンタクトホール(110)の内部に形成された第1の金属層(112)の損失(loss)を最小化し、層間絶縁膜(108)の上部の第1のバリア金属層(112)を除去する。
これにより、第1の金属層(114)及び第1のバリア金属層(112)の水平部は除去され、水平部に比べて厚く形成された垂直部が残って第1のコンタクトホール(110)の内部にのみ第1の金属層(114)及び第1のバリア金属層(112)が残留する。この時、残留した第1の金属層(114)からなるドレインコンタクトプラグ(114a)が形成される。しかし、第1のコンタクトホール(110)のボーイング現象(A)により、この部分でドレインコンタクトプラグ(114a)間の間隔が狭くなり、甚だしい場合、ブリッジ(bridge)が発生することがある。
図2bを参照すれば、第1のコンタクトホール(110)の最も幅が広い部分であるボーイング現象(A)が発生した深さまで層間絶縁膜(108)をエッチングする。ここで、エッチング工程は、乾式エッチング工程で行い、望ましくは、乾式エッチング工程はブランケットエッチバック(blanket etchback)工程で行うことができる。
この時、ブランケットエッチバック工程は、ドレインコンタクトプラグ(114a)及び第1のバリア金属層(112)をエッチングしないながら層間絶縁膜(108)の酸化膜(106)のみを選択的にエッチングするために、ドレインコンタクトプラグ(114a)及び第1のバリア金属層(112)より層間絶縁膜(108)に対してエッチング選択比が高いエッチングレシピ(recipe)を用いて行う。特に、ブランケットエッチバック工程は、層間絶縁膜(108)のうち、酸化膜(106)の一部のみを選択的にエッチングするために、ドレインコンタクトプラグ(114a)及び第1のバリア金属層(112)より酸化膜(106)に対してエッチング選択比が高いエッチングレシピを用いて行うことが好ましい。
本発明の一実施例では、ドレインコンタクトプラグ(114a)をタングステン膜で形成し、第1のバリア金属層(112)をTi/TiNの積層膜で形成するため、ブランケットエッチバック工程は、タングステン膜及びTi/TiN膜より酸化膜に対してエッチング選択比が高いエッチングレシピを用いて行う。このために、ブランケットエッチバック工程は、エッチングガスとしてCxFy(ただし、4≦x≦5、6≦y≦8)/Ar/O2ガスの組合わせを用いた混合ガスを用いる。
その結果、ブランケットエッチバック工程により層間絶縁膜(108)のうち、酸化膜(106)の上部が選択的にエッチングされ、ドレインコンタクトプラグ(114a)の最も幅が広い部分(即ち、ボーイング現象(A))が露出される。
図2cを参照すれば、マスク(図示せず)を用いたエッチング工程で半導体基板(100)に形成された周辺回路領域の接合領域(101b)に対応する層間絶縁膜(108)をエッチングする。ここで、マスクとしてはフォトレジストパターンが用いられ、この場合、フォトレジストパターンはドレインコンタクトプラグ(114a)及び層間絶縁膜(108)上にフォトレジストを塗布してフォトレジスト膜(図示せず)を形成した後、既に設計されたマスクを用いた露光及び現像により周辺回路領域の接合領域(101b)に対応する層間絶縁膜(108)が露出されるようにパターニングして形成することができる。
これにより、エッチング工程により周辺回路領域の接合領域(101b)を露出させる第2のコンタクトホール(116)が形成される。ここで、第2のコンタクトホール(116)は、金属配線用コンタクトホールとなる。その後、フォトレジストパターンを除去する。
図3aを参照すれば、第2のコンタクトホール(116)の一部が満たされるように、第2のコンタクトホール(116)を含む層間絶縁膜(108)及びドレインコンタクトプラグ(114a)上に第2のバリア金属層(118)を形成する。この時、第2のバリア金属層(118)は、Ti/TiNの積層膜で形成することが好ましい。
次いで、第2のコンタクトホール(116)が満たされるように、第2のコンタクトホール(116)を含む第2のバリア金属層(118)上に第2の金属層(120)を形成する。この時、第2の金属層(120)はタングステン(W)で形成することができる。
図3bを参照すれば、層間絶縁膜(108)の上部の第2の金属層(図3aの120)、ドレインコンタクトプラグ(図3aの114a)及び第1及び第2のバリア金属層(図3aの112、118)を除去するためのエッチング工程を行う。
この時、エッチング工程は、平坦化エッチング工程、例えば、化学的機械的研磨(ChemicalMechanical Polishing; CMP)工程で行うことができる。CMP工程は、層間絶縁膜(108)を研磨停止膜として用いて層間絶縁膜(108)の表面が露出される時点まで第2の金属層(図3aの120)、ドレインコンタクトプラグ(図3aの114a)及び第1及び第2のバリア金属層(図3aの112、118)を研磨して除去する。
その結果、第1のコンタクトホール(110)の形成時に発生し、後続の工程で露出されたボーイング現象(図3aのA)が完全に除去される。また、第2のコンタクトホール(116)の内部にのみ第2のバリア金属層(118)及び第2の金属層(図3aの120)が残留する。この時、第2の金属層(図3aの120)からなる金属配線コンタクトプラグ(120a)が形成される。
図3cを参照すれば、図3aを形成した後、層間絶縁膜(108)の上部の第2の金属層(図3aの120)、ドレインコンタクトプラグ(図3aの114a)及び第1及び第2のバリア金属層(図3aの112、118)を除去するためのエッチング工程を行う。
この時、エッチング工程は、平坦化エッチング工程、例えば、CMP工程で行うことができる。特に、CMP工程は層間絶縁膜(108)を研磨停止膜として用いるが、ドレインコンタクトプラグ(114a)間にブリッジマージン(bridge margin)を確保するために、層間絶縁膜(108)の表面から500〜1000Åの深さまで第2の金属層(図3aの120)、ドレインコンタクトプラグ(図3aの114a)及び第1及び第2のバリア金属層(図3aの112、118)を研磨する。一方、CMP工程時に層間絶縁膜(108)の一部をエッチングする場合には、最終的に形成しようとする目標のドレインコンタクトプラグ(114a)または金属配線コンタクトプラグ(120a)の高さを考慮し、層間絶縁膜(108)のエッチングターゲット(etch target)を決定する。
これにより、第1のコンタクトホール(110)形成時に発生し、後続の工程で露出されたボーイング現象(図3aのA)が完全に除去される。また、第2のコンタクトホール(116)の内部に第2のバリア金属層(118)及び第2の金属層(図3aの120)が残留する。この時、第2の金属層(図3aの120)からなる金属配線コンタクトプラグ(120a)が形成される。
このように、本発明の一実施例によれば、エッチバック工程でドレインコンタクトプラグを形成した後、層間絶縁膜の上部を選択的にエッチングしてコンタクトホール形成時に発生したボーイング現象を露出させる。その後、後続の金属配線コンタクトプラグの形成のためのCMP工程で層間絶縁膜の上部の金属層とドレインコンタクトプラグの露出された部分を除去してボーイング現象を除去する。
この場合、CMP工程時に金属層とドレインコンタクトプラグ間に研磨率の差が小さいため、ボーイング現象を効果的に除去することができる。従って、従来の工程マージンの不足により発生するホールとホールのブリッジマージンを改善し、ホールとホールを隔離させる層間絶縁膜の幅(width)を増加させ、隣接したドレインコンタクトプラグ間のブリッジの発生を防止することができ、これを通じて工程歩留まり及び素子の信頼性を向上させることができる。
特に、図3cのように金属配線コンタクトプラグ形成のためのCMP工程時に層間絶縁膜の一部も共に研磨して除去する場合には、ボーイング現象を効果的に除去すると共に図3bよりホールとホールを隔離させる層間絶縁膜の幅をさらに増加させて隣接したドレインコンタクトプラグ間のブリッジの発生を根本的に抑制することができる。また、層間絶縁膜に残存し得る金属残留物の除去を通じて隣接したドレインコンタクトプラグ間のブリッジの発生を抑制することができる。
さらに、高価のスラリー(Slurry)を用いるCMP工程を既存の2回から1回に減らして製造費用を節減することができ、新規装備の投資なしにドレインコンタクトプラグ間のブリッジマージンを効果的に改善し、製造原価の増加なしに安定した工程進行を可能にする。
本発明は、上記で記述した実施例により限定されるものではなく、互いに異なる多様な形態で具現されることができ、上記実施例は、本発明の開示が完全であるようにして通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。従って、本発明の範囲は、本願の特許請求の範囲により理解されなければならない。
本発明の一実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。 本発明の一実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。 本発明の一実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。 本発明の一実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。 本発明の一実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。 本発明の一実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。 本発明の一実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。 本発明の一実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。
符号の説明
100 :半導体基板
101a :ドレインセレクトトランジスタのドレイン領域
101b :周辺回路領域の接合領域
108 :層間絶縁膜
110 :第1のコンタクトホール
112 :第1のバリア金属層
114 :第1の金属層
114a :ドレインコンタクトプラグ
116 :第2のコンタクトホール
118 :第2のバリア金属層
120 :第2の金属層
120a :金属配線コンタクトプラグ

Claims (12)

  1. 半導体基板上に層間絶縁膜を形成する段階;
    上記層間絶縁膜をエッチングしてセル領域の接合領域を露出させる第1のコンタクトホールを形成する段階;
    上記第1のコンタクトホールの内部に第1のコンタクトプラグを形成する段階;
    上記第1のコンタクトプラグの最も幅が広い部分が露出されるように上記層間絶縁膜の上部をエッチングする段階;
    上記層間絶縁膜をエッチングして周辺回路領域の接合領域を露出させる第2のコンタクトホールを形成する段階;
    上記第2のコンタクトホールが満たされるように上記第1のコンタクトプラグ及び上記層間絶縁膜上に第2の金属層を形成する段階;及び
    上記層間絶縁膜の上部の上記第2の金属層及び上記第1のコンタクトプラグの露出された部分を除去し、上記第2のコンタクトホールの内部に第2のコンタクトプラグを形成する段階を含むフラッシュメモリ素子の製造方法。
  2. 上記第1のコンタクトプラグ及び上記第2のコンタクトプラグは、タングステン(W)で形成される請求項1に記載のフラッシュメモリ素子の製造方法。
  3. 上記第1のコンタクトプラグを形成する段階は、
    上記第1のコンタクトホールの一部が満たされるように上記第1のコンタクトホールを含む上記層間絶縁膜上に第1のバリア金属層を形成する段階;
    上記第1のコンタクトホールが満たされるように上記第1のバリア金属層上に第1の金属層を形成する段階;及び
    2段階のエッチバック工程で上記層間絶縁膜上に形成された上記第1のバリア金属層及び上記第1の金属層を除去する段階をさらに含む請求項1に記載のフラッシュメモリ素子の製造方法。
  4. 上記第1の金属層は、タングステン(W)で形成される請求項3に記載のフラッシュメモリ素子の製造方法。
  5. 上記第1のバリア金属層は、Ti/TiNで形成される請求項3に記載のフラッシュメモリ素子の製造方法。
  6. 上記エッチバック工程の1段階では上記層間絶縁膜上に形成された上記第1の金属層を除去し、後続で上記エッチバック工程の2段階では上記層間絶縁膜上に形成された上記第1のバリア金属層を除去する請求項3に記載のフラッシュメモリ素子の製造方法。
  7. 上記エッチバック工程の1段階は、エッチングガスとしてSF6及びN2ガスを用い、上記SF6ガスの流量を上記N2ガスの流量より8〜12倍多く注入する請求項6に記載のフラッシュメモリ素子の製造方法。
  8. 上記エッチバック工程の2段階は、エッチングガスとしてCl2及びBCl3ガスを用い、上記Cl2ガスの流量を上記BCl3ガスの流量より10〜12倍多く注入する請求項6に記載のフラッシュメモリ素子の製造方法。
  9. 上記層間絶縁膜の上部をエッチングする段階は、上記第1のコンタクトプラグより上記層間絶縁膜に対して高いエッチング選択比を有するエッチングレシピを用いたブランケットエッチバック工程で行われる請求項1に記載のフラッシュメモリ素子の製造方法。
  10. 上記ブランケットエッチバック工程は、CxFy(ただし、4≦x≦5、6≦y≦8)/Ar/O2ガスの組合わせを用いた混合ガスを用いる請求項9に記載のフラッシュメモリ素子の製造方法。
  11. 上記第1のコンタクトプラグの露出された部分を除去する段階は、化学的機械的研磨(CMP)工程で行われる請求項1に記載のフラッシュメモリ素子の製造方法。
  12. 上記第1のコンタクトプラグの露出された部分の除去時に、
    上記層間絶縁膜を上記層間絶縁膜の表面から500〜1000Åの深さで研磨することをさらに行う請求項11に記載のフラッシュメモリ素子の製造方法。
JP2008097751A 2007-04-06 2008-04-04 フラッシュメモリ素子の製造方法 Pending JP2008258632A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070034228 2007-04-06
KR1020080015341A KR100965045B1 (ko) 2007-04-06 2008-02-20 플래시 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
JP2008258632A true JP2008258632A (ja) 2008-10-23

Family

ID=39827322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008097751A Pending JP2008258632A (ja) 2007-04-06 2008-04-04 フラッシュメモリ素子の製造方法

Country Status (2)

Country Link
US (1) US7582528B2 (ja)
JP (1) JP2008258632A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385005B2 (en) * 2012-12-14 2016-07-05 Fudan University Semiconductor device and method of making
US9209268B2 (en) * 2012-12-14 2015-12-08 Fudan University Semiconductor device and method of making
US9716103B2 (en) * 2014-09-09 2017-07-25 Kabushiki Kaisha Toshiba Stacked type semiconductor memory device
US9793216B2 (en) * 2016-01-26 2017-10-17 Globalfoundries Inc. Fabrication of IC structure with metal plug
US11488905B2 (en) * 2020-12-08 2022-11-01 Nanya Technology Corporation Semiconductor device structure with manganese-containing conductive plug and method for forming the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783471A (en) * 1992-10-30 1998-07-21 Catalyst Semiconductor, Inc. Structure and method for improved memory arrays and improved electrical contacts in semiconductor devices

Also Published As

Publication number Publication date
US7582528B2 (en) 2009-09-01
US20080248646A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
JP2005026659A (ja) フラッシュ素子のビットライン形成方法
JP2006190945A (ja) 半導体素子のランディングプラグコンタクト形成方法
JP2005005669A (ja) 半導体素子の製造方法
JP4860189B2 (ja) 半導体メモリ素子の金属配線形成方法
JP2005175420A (ja) Ｎａｎｄフラッシュ素子の製造方法
JP4530624B2 (ja) 半導体素子の製造方法
JP2008258632A (ja) フラッシュメモリ素子の製造方法
JP3786413B2 (ja) 半導体素子の形成方法
KR100672780B1 (ko) 반도체 소자 및 그 제조 방법
KR100685677B1 (ko) 반도체 소자 제조 방법
KR20100008942A (ko) 반도체 소자 및 그 제조 방법
JP4498568B2 (ja) 自己整列コンタクトをもつ半導体素子の製造方法
US7179744B2 (en) Method for fabricating semiconductor device
KR100965045B1 (ko) 플래시 메모리 소자의 제조 방법
KR101062833B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100854868B1 (ko) 플래시 메모리 소자의 제조 방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR101043734B1 (ko) 반도체 소자 제조 방법
KR100695514B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20080002487A (ko) 반도체 소자의 랜딩 플러그 형성방법
KR100701425B1 (ko) 반도체소자 제조 방법
KR100571627B1 (ko) 반도체 소자 제조 방법
KR101068149B1 (ko) 반도체 소자의 랜딩 플러그 형성방법
KR100981511B1 (ko) 반도체 소자의 제조 방법
KR20090044909A (ko) 반도체 메모리 소자의 콘택 플러그 형성방법