KR100670681B1 - 반도체 소자 제조 방법 - Google Patents

Abstract

본 발명은 자기 정렬 콘택홀 식각시 콘택마스크의 탑 어택을 방지하여 콘택플러그 간의 절연 마진을 개선하는데 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴 사이를 채우면서 상기 게이트 패턴의 상부를 노출시키는 층간절연막을 형성하는 단계; 상기 층간절연막 상에 하드마스크를 형성하는 단계; 상기 하드마스크 상에 반사방지막과 콘택마스크를 적층 형성하는 단계; 상기 콘택마스크를 식각베리어로 상기 반사방지막을 식각하되, 폴리머를 발생시켜 식각 단면이 버티컬한 수직 형상을 갖도록 제 1가스를 이용하여 식각하는 단계; 상기 콘택마스크를 식각베리어로 상기 하드마스크를 식각하되, 상기 폴리머의 증착과 제거가 동시에 발생하는 조건으로 제 2가스를 이용하여 식각하는 단계; 잔류하는 상기 하드마스크는 상기 폴리머를 발생시켜 식각 단면이 버티컬한 수직 형상을 갖도록 제 1가스를 이용하여 제거하는 단계; 및 상기 콘택마스크를 식각베리어로 상기 층간절연막을 식각하여 상기 게이트 패턴 사이를 오픈시키는 콘택홀을 형성하는 단계를 포함한다.

DRAM, 반도체 소자, 절연 특성

Description

반도체 소자 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1b 내지 도 1c는 종래 기술에 따른 반도체 소자 제조 방법을 도시한 공정 단면도,

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

31 : 반도체 기판 32 : 소자분리막

33 : 게이트 전도막 34 : 게이트하드마스크

35 : 게이트 스페이서 36 : 층간절연막

37 : 콘택마스크 38 : 반사방지막

39 : 포토레지스트 패턴 40 : 랜딩 콘택 플러그

본 발명은 반도체 제조 기술에 관한 것으로, 특히, 자기 정렬 콘택(Self Align Contact)을 적용한 랜딩 플러그 콘택 형성 방법에 관한 것이다.

일반적으로, 반도체 소자는 그 내부에 다수의 단위 소자들을 포함하여 이루어진다. 반도체 소자가 고집적화되면서 일정한 셀(Cell) 면적 상에 고밀도로 소자들을 형성하여야 하며, 이로 인하여 단위 소자, 예를 들면 트랜지스터와 캐패시터들의 크기는 점차 줄어들고 있다. 특히 DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 소자에서 디자인 룰(Design rule)이 감소하면서 셀의 내부에 형성되는 반도체 소자들의 크기가 점차 작아지고 있다. 실제로 최근 반도체 DRAM 장치의 최소 선폭은 0.1㎛ 이하로 형성되며, 80nm 이하까지도 요구되고 있다. 따라서, 셀을 이루는 반도체 소자들의 제조 공정에 많은 어려움들이 발생하고 있다.

80nm 이하의 선폭을 갖는 반도체 소자에서 193nm의 파장을 갖는 ArF(불화아르곤) 노광을 이용하여 포토리소그라피 공정을 적용할 경우, 기존의 식각 공정 개념(정확한 패턴 형성과 수직한 식각 프로파일 등)에 식각 도중 발생되는 포토레지스트의 변형(Deformation)의 억제라는 추가의 요구 조건이 필요하게 된다. 이에 따라 80nm 이하의 반도체 소자 제조시에는, 식각의 관점에서 기존의 요구조건과 패턴 변형 방지라는 새로운 요구 조건을 동시에 만족하기 위한 공정 조건의 개발이 주요한 과제가 되었다.

한편, 반도체 소자의 고집적화가 가속화됨에 따라 반도체 소자를 이루는 여러 요소들은 적층 구조를 이루게 되었고, 이에 따라 도입된 것이 콘택 플러그(또는 패드) 개념이다.

이러한 콘택 플러그를 형성함에 있어서, 하부에서의 최소의 면적으로 접촉 면적을 넓히며 상부에서는 후속 공정에 대한 공정 마진을 넓히기 위해 콘택되는 하부에 비해 그 상부의 면적이 큰 일명, 랜딩 플러그 콘택(Landing plug contact) 기술이 도입되어 통상적으로 사용되고 있다.

랜딩 플러그 콘택 공정은 비트라인 콘택 및 스토리지노드 콘택이 형성된 게이트 패턴 사이의 간극에 미리 전도성 물질을 매립시킴으로써 후속 콘택 공정시 오버레이 마진을 확보하는 기술이다.

한편, 이러한 콘택 형성을 위해서는 고종횡비를 갖는 구조물 사이를 식각해야 하는 어려움이 있으며, 이 때 두 물질 예컨대, 산화막과 질화막간의 식각 선택비를 이용하여 식각 프로파일을 얻는 SAC 공정이 도입되었다.

SAC 공정을 위해서는 CF 및 CHF 계열의 가스를 이용하며, 이 때 하부의 도전패턴에 대한 어택을 방지하기 위해 질화막 등을 이용한 식각정지막과 스페이서 등이 필요하다.

예컨대, 게이트 전극의 경우 그 상부 및 측면에 질화막 계열의 스페이서를 형성하고 있으며, 종횡비가 증가함에 따라 복수의 질화막이 적층된 구조로 스페이서를 이용하며, 이러한 질화막간 또는 질화막과 기판 간의 스트레스 발생으로 인한 크랙(Crack) 등의 문제와 소자의 신뢰성 측면을 고려하여 질화막 사이에 버퍼 산화막을 사용한다. 그 대표적인 예가 질화막/산화막/질화막의 3중 구조의 스페이서이다. 셀 콘택시 어택 방지를 위해 이러한 3중 구조의 상부에 질화막 계열의 식각정지막을 추가로 형성하여 사용한다.

한편, SAC 공정시 식각 타겟을 최소화하기 위해 층간절연막 증착 후 화학기계적연마(Chamical Mechanical Polishing; 이하 CMP라 함) 등의 평탄화 공정을 통해 게이트하드마스크 상부까지 콘택마스크와 스페이서 및 층간절연막을 제거하는 공정을 적용하고 있다.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자 제조 방법에 관한 공정 단면도이다.

도 1a에 도시된 바와 같이, 소자분리막(12)이 형성된 반도체 기판(11) 표면에 게이트 절연막(도시하지 않음)을 성장시킨다.

이어서, 반도체 기판(11) 전면에 게이트 전도막(예컨대 폴리실리콘막 또는 금속막, 13)을 증착하고, 게이트 전도막(13) 상에 게이트 하드마스크(14)을 증착한다.

이어서, 게이트 전극용 포토마스크를 사용한 사진 및 식각 공정을 실시하여 게이트 하드마스크(14)을 패터닝하고, 패터닝된 게이트 하드마스크(14)을 식각마스크로 사용하여 게이트 전도막(13)와 게이트 절연막을 패터닝하여 게이트 전도막(13)과 게이트 하드마스크(14)가 적층된 게이트 패턴(13,14)을 형성한 후, 게이트 패턴 측벽에 스페이서(15)를 형성한다.

계속해서, 게이트 패턴이 형성된 전체 구조 상에 층간절연막(16)을 증착하고, 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 또는 전면 식각을 실시하여 층간절연막(16)을 평탄화시킨다.

이어서, 평탄화된 층간절연막(16) 상에 랜딩 플러그 콘택홀 형성을 위한 콘 택마스크(17)를 증착한다.

계속해서, 콘택마스크(17) 상에 유기 반사방지막(Organic Bottom Anti Reflection Coating, 18)을 증착하고, 상기 유기 반사방지막(18) 상에 포토레지스트 패턴(19)을 형성한다.

이어서, 포토레지스트 패턴(19)을 식각베리어로 유기 반사방지막(18)을 식각한다.

도 1b에 도시된 바와 같이, 포토레지스트 패턴(19)을 식각베리어로 콘택마스크(18a)를 식각한다. 이 때, 콘택마스크(18a)를 식각하면서 포토레지스트 패턴(19a) 및 반사방지막(18a)의 식각 손실이 발생하고, 포토레지스트 패턴(19a)과 반사방지막(18a)의 프로파일(A)이 슬롭하게 되며, 게이트 하드마스크(15a)의 탑 어택(B)이 발생한다.

계속해서, 포토레지스트 패턴(19a)를 식각베리어로 층간절연막(16)을 식각하고, 랜딩 콘택홀(20)이 형성된다.

도 1c에 도시된 바와 같이, 게이트 하드마스크(14a)의 탑 어택이 발생한 상태에서 진행된 자기 정렬 콘택 공정에 의해 게이트 하드마스크(15)의 탑부가 어택받게 되며, 이러한 탑 어택은 랜딩 플러그 콘택 패턴을 왜곡시킨다.

이어서, 포토레지스트 패턴(19a) 및 콘택마스크(18a)를 스트립하고 기판 전면에 랜딩 플러그용 폴리실리콘을 증착하고, CMP 또는 전면 식각을 실시하여 폴리실리콘을 평탄화하여 랜딩 플러그(21)을 형성한다.

상술한 바와 같이, 포토레지스트 패턴을 식각베리어로 콘택마스크와 층간절 연막을 한번에 식각함으로써, 포토레지스트 패턴의 손실 및 콘택마스크가 어택된 상태로 자기 정렬 콘택홀 식각을 실시하면 콘택마스크의 탑부가 과도하게 손실되어되어 게이트 패턴 사이에 위치하는 플러그 간의 절연 역할을 하지 못하게 된다.

따라서, 이를 해결하기 위해, PET(Post Etch Treatment) 공정을 실시하는데, PET 공정은 포토레지스트 패턴을 식각베리어로 랜딩 플러그 콘택홀 형성을 위한 콘택마스크를 식각한 후, 포토레지스트 패턴을 스트립하고, 콘택마스크를 식각베리어로 층간절연막을 식각하는 공정이다.

그러나, PET 공정을 도입하므로써 공정 단계가 증가하고 비용이 추가되는 문제가 있으며, 종래 기술에 따라 PET 공정을 도입하여도 SAC 공정에 의한 어택이 발생하는 문제가 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 자기 정렬 콘택홀 식각시 콘택마스크의 탑 어택을 방지하여 콘택플러그 간의 절연 마진을 개선하는데 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 일 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 게이트 패턴을 형성하는 단계, 상기 게이트 패턴 사이를 채우면서 상기 게이트 패턴의 상부를 노출시키는 층간절연막을 형성하는 단계, 상기 층간 절연막 상에 하드마스크를 형성하는 단계, 상기 하드마스크 상에 반사방지막과 콘택마스크를 적층 형성하는 단계, 상기 콘택마스크를 식각베리어로 상기 반사방지막을 식각하되, 폴리머를 발생시켜 식각 단면이 버티컬한 수직 형상을 갖도록 제 1가스를 이용하여 식각하는 단계, 상기 콘택마스크를 식각베리어로 상기 하드마스크를 식각하되, 상기 폴리머의 증착과 제거가 동시에 발생하는 조건으로 제 2가스를 이용하여 식각하는 단계, 잔류하는 상기 하드마스크는 상기 폴리머를 발생시켜 식각 단면이 버티컬한 수직 형상을 갖도록 제 1가스를 이용하여 제거하는 단계, 및 상기 콘택마스크를 식각베리어로 상기 층간절연막을 식각하여 상기 게이트 패턴 사이를 오픈시키는 콘택홀을 형성하는 단계를 포함한다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도이다.

도 2a에 도시된 바와 같이, 소자분리막(32)이 형성된 반도체 기판(31) 표면에 게이트 절연막(도시하지 않음)을 성장시킨다.

이어서, 반도체 기판(31) 전면에 게이트 전도막(예컨대 폴리실리콘막 또는 금속막, 33)을 증착하고, 게이트 전도막(33) 상에 게이트 하드마스크(34)을 증착한다.

이어서, 게이트 전극용 포토마스크를 사용한 사진 및 식각 공정을 실시하여 게이트 하드마스크(34)을 패터닝하고, 패터닝된 게이트 하드마스크(34)을 식각마스크로 사용하여 게이트 전도막(33)와 게이트 절연막을 패터닝하여 게이트 전도막(33)과 게이트 하드마스크(34)가 적층된 게이트 패턴(33,34)을 형성한 후, 게이트 패턴 측벽에 스페이서(35)를 형성한다.

계속해서, 게이트 패턴이 형성된 전체 구조 상에 층간절연막(36)을 증착하고, 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 또는 전면 식각을 실시하여 층간절연막(36)을 평탄화시킨다.

한편, 층간절연막(36)으로는 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phospho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하거나, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용한다.

이어서, 평탄화된 층간절연막(36) 상에 랜딩 플러그 콘택홀 형성을 위한 콘택마스크(37)를 증착한다.

계속해서, 콘택마스크(37) 상에 유기 반사방지막(38)을 증착하고, 상기 유기 반사방지막(38) 상에 포토레지스트 패턴(39)을 형성한다.

도 2b에 도시된 바와 같이, 포토레지스트 패턴(39)을 식각베리어로 유기 반사방지막(38)을 식각한다.

이 때, 식각 가스로는 CHF₃, CH₂F₂와 같은 폴리머 부화가스(polymer rich gas)를 이용하여 포토레지스트 패턴(39)의 탑부와 유기 반사방지막(38a) 측면부에 폴리머(40)를 생성시켜 흡착시키므로써 초기 모양을 버티컬하게 형성할 수 있다.

이 때, 식각가스는 폴리머 부화가스와 비활성가스와의 비율을 2:1 ∼ 4:1로 하고, 총유량은 50sccm∼200sccm, 챔버 압력은 50mT∼350mT 조건으로 실시한다. 폴리머 부화가스에 의해 발생된 폴리머(40)에 의해 식각에 의한 포토레지스트 패턴(39)의 손실을 최소화할 수 있다.

도 2c에 도시된 바와 같이, 포토레지스트 패턴(39)를 식각베리어로 콘택마스크(37a)을 식각한다.

이 때, 콘택마스크(37a) 식각은 폴리머의 증착과 제거가 평형 상태가 되는 CF₄/CHF₃ 가스를 동일 비율로 플로우시킴으로써 과도한 폴리머 생성으로 인한 식각 단면이 슬롭한 모양이 되지 않게 한다.

이어서, 남아있는 콘택마스크(37a) 잔유물을 제거하기 위해 과도 식각을 실시한다. 과도식각시에도 식각 가스로는 CHF₃, CH₂F₂와 같은 폴리머 부화가스(polymer rich gas)를 이용한다.

이 때, 식각가스는 폴리머 부화가스와 비활성가스와의 비율을 2:1 ∼ 4:1로 하고, 총유량은 50sccm∼200sccm, 챔버 압력은 50mT∼350mT 조건으로 실시한다.

랜딩 콘택홀 식각 공정이 끝나면, 세정을 실시하여 식각 부산물 및 폴리머를 제거한다.

도 2d에 도시된 바와 같이, 랜딩 콘택홀이 형성된 기판 전면에 플러그 물질을 증착한 후, CMP 또는 전면 식각을 실시하여 플러그 물질을 평탄화시켜 랜딩 플러그(40)를 형성한다.

상술한 바와 같이, PET 공정을 실시하지 않고, 각 막별로 다른 식각 조건을 적용하여 마스크 패턴의 식각 손실 및 그로 인한 하부 구조의 디펙 없이 식각을 진행하여 랜딩 콘택홀에 플러그 물질을 매립하여 랜딩 플러그 간의 절연 특성을 향상시켜 결과적으로 소자의 특성을 개선할 수 있다.

본 발명은 기타 유사한 반도체 공정에 모두 적용할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은 반사방지막 및 콘택마스크 식각시 각 막별로 식각 조건을 다르게 하여 포토레지스트 패턴의 이상 왜곡을 방지하여 PET 단계를 생략하고, 콘택마스크와 포토레지스트 패턴이 적층된 마스크 패턴이 존재하는 상태에서 자기 정렬 콘택 식각을 진행하여 콘택마스크 및 게이트 패턴의 페일 없이 콘택홀을 형성하여 콘택 플러그의 절연 효과를 개선할 수 있다.

Claims (7)

1. 반도체 기판 상에 게이트 패턴을 형성하는 단계;

   상기 게이트 패턴 사이를 채우면서 상기 게이트 패턴의 상부를 노출시키는 층간절연막을 형성하는 단계;

   상기 층간절연막 상에 하드마스크를 형성하는 단계;

   상기 하드마스크 상에 반사방지막과 콘택마스크를 적층 형성하는 단계;

   상기 콘택마스크를 식각베리어로 상기 반사방지막을 식각하되, 폴리머를 발생시켜 식각 단면이 버티컬한 수직 형상을 갖도록 제 1가스를 이용하여 식각하는 단계;

   상기 콘택마스크를 식각베리어로 상기 하드마스크를 식각하되, 상기 폴리머의 증착과 제거가 동시에 발생하는 조건으로 제 2가스를 이용하여 식각하는 단계;

   잔류하는 상기 하드마스크는 상기 폴리머를 발생시켜 식각 단면이 버티컬한 수직 형상을 갖도록 제 1가스를 이용하여 제거하는 단계; 및

   상기 콘택마스크를 식각베리어로 상기 층간절연막을 식각하여 상기 게이트 패턴 사이를 오픈시키는 콘택홀을 형성하는 단계

   를 포함하는 반도체 소자 제조 방법.
2. 제 1 항에 있어서,

   제 1가스는 폴리머 부화가스로서, CHF계 가스를 사용하는 반도체 소자 제조 방법.
3. 제 2 항에 있어서,

   상기 폴리머 부화가스는 CHF₃ 또는 CH₂F₂ 가스를 사용하는 반도체 소자 제조 방법.
4. 제 1 항에 있어서,

   상기 반사방지막 식각은 상기 제 1가스와 비활성가스와의 비율을 2:1 ∼ 4:1로 하고, 총유량은 50sccm∼200sccm, 챔버 압력은 50mT∼350mT 조건으로 실시하는 반도체 소자 제조 방법.
5. 제 1 항에 있어서,

   상기 제 2가스는 폴리머의 흡착과 제거가 평형 상태를 유지하도록 CF 계열의 가스와 CHF 계열의 가스를 동일 비율로 플로우하는 반도체 소자 제조 방법.
6. 제 5 항에 있어서,

   상기 제 2가스는 CF₄, C₄F₈ 가스와 CHF₃ 가스를 사용하는 반도체 소자 제조 방법.
7. 제 1 항에 있어서,

   상기 하드마스크 식각은 상기 제 1가스와 비활성가스와의 비율을 2:1 ∼ 4:1로 하고, 총유량은 50sccm∼200sccm, 챔버 압력은 50mT∼350mT 조건으로 실시하는 반도체 소자 제조 방법.

Images