JP2007043194A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007043194A JP2007043194A JP2006275659A JP2006275659A JP2007043194A JP 2007043194 A JP2007043194 A JP 2007043194A JP 2006275659 A JP2006275659 A JP 2006275659A JP 2006275659 A JP2006275659 A JP 2006275659A JP 2007043194 A JP2007043194 A JP 2007043194A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor
- semiconductor device
- rewiring
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 294
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000007789 sealing Methods 0.000 claims abstract description 59
- 230000002093 peripheral effect Effects 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 222
- 238000007747 plating Methods 0.000 claims description 18
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 54
- 238000004519 manufacturing process Methods 0.000 abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 31
- 239000010703 silicon Substances 0.000 abstract description 31
- 229910052710 silicon Inorganic materials 0.000 abstract description 31
- 238000000034 method Methods 0.000 abstract description 22
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 205
- 239000012790 adhesive layer Substances 0.000 description 50
- 239000010953 base metal Substances 0.000 description 40
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- 230000001681 protective effect Effects 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 複数の半導体装置に対応するサイズのベース板21上の接着層22上に、シリコン基板24上に再配線32、柱状電極33および封止膜34を設けてなる半導体構成体23を配置する。半導体構成体の封止膜34の上面は柱状電極33の上面と同一平面上に位置している。次に、半導体構成体23の周側面に封止膜35を形成する。次に、第1の上層絶縁膜36、第1の上層再配線39、第2の上層絶縁膜41、第2の上層再配線44、第3の上層絶縁膜45を順次、積層状に形成し、最後に、半田ボール47を形成する。
【選択図】 図1
Description
請求項2に記載の発明は、各々が、半導体基板と、該半導体基板の上面に設けられた複数の再配線、前記各再配線の一端部上に形成された柱状電極および前記半導体基板上において前記柱状電極間に設けられ、その上面が前記柱状電極の上面と同一平面に位置する封止膜を有し、互いに離間して配置された複数の半導体構成体と、該各半導体構成体の柱状電極を除く上面全体および前記各半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記いずれかの半導体構成体の周側面より外側の前記延出部上に配置されていることを特徴とするものである。
請求項3に記載の発明は、請求項1または2に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられていることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記半導体構成体の周側面を覆って設けられた前記絶縁膜の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とするものである。
請求項5に記載の発明は、請求項1または2に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記絶縁膜に形成された開口を介して直接前記柱状電極に電気的に接続され、前記絶縁膜に形成された前記開口は前記柱状電極の幅の1/2以下の幅を有することを特徴とするものである。
請求項6に記載の発明は、請求項1または2に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記各柱状電極上および前記最下層の絶縁膜上に形成されためっき層を含むことを特徴とするものである。
請求項7に記載の発明は、請求項1または2に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の柱状電極と前記上層再配線とを接続する層間再配線が設けられていることを特徴とするものである。
請求項8に記載の発明は、請求項1または2に記載の発明において、前記柱状電極は50μm以上の高さを有することを特徴とするものである。
請求項9に記載の発明は、請求項1または2に記載の発明において、前記上層再配線を含む前記絶縁膜の上面に前記上層再配線の前記接続パッドの少なくとも一部を除く部分に最上層絶縁膜が設けられていることを特徴とするものである。
請求項10に記載の発明は、請求項9に記載の発明において、前記上層再配線の前記接続パッド上に突起状の接続端子が設けられていることを特徴とするものである。
請求項11に記載の発明は、請求項9に記載の発明において、前記最上層絶縁膜上に電子部品がいずれかの前記上層再配線の接続パッド部に接続されて設けられていることを特徴とするものである。
請求項12に記載の発明は、請求項9〜11のいずれかに記載の発明において、前記半導体構成体およびその周側面に設けられた前記絶縁膜の下面に放熱層が設けられていることを特徴とするものである。
請求項13に記載の発明は、請求項1または2に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられ、該半導体構成体の周側面に設けられた前記絶縁膜はベース板上に設けられていることを特徴とするものである。
請求項14に記載の発明は、請求項1または2に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられ、該半導体構成体の周側面に設けられた前記絶縁膜上にフレキシブル配線板が配置され、該フレキシブル配線板に形成された接続端子がいずれかの前記上層再配線の前記接続パッドに接続されていることを特徴とするものである。
請求項15に記載の発明は、請求項1または2に記載の発明において、前記半導体構成体上にフレキシブル配線板が配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記上層再配線の前記接続パッドに接続されていることを特徴とするものである。
請求項16に記載の発明は、請求項15に記載の発明において、前記フレキシブル配線板上に突起状の接続端子が導電接続されて設けられていることを特徴とするものである。
請求項17に記載の発明は、請求項1または2に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられ、該半導体構成体の周側面に形成された前記絶縁膜を覆って最外周絶縁膜が設けられていることを特徴とするものである。
請求項18に記載の発明は、請求項17に記載の発明において、前記最外周絶縁膜は前記半導体構成体の周側面に形成された前記絶縁膜よりも厚く形成されていることを特徴とするものである。
請求項19に記載の発明は、請求項17に記載の発明において、前記最外周絶縁膜は前記半導体構成体の周側面に形成された前記絶縁膜よりも薄く形成されていることを特徴とするものである。
請求項20に記載の発明は、請求項9に記載の発明において、前記最上層絶縁膜上に電子部品がいずれかの前記上層再配線の接続パッドに接続されて設けられ、他のいずれかの前記上層再配線の外部端子にフレキシブル配線板に形成された接続端子が接続されていることを特徴とするものである。
請求項21に記載の発明は、請求項1または2に記載の発明において、上面に前記絶縁膜および前記上層再配線が設けられた前記半導体構成体を複数個有し、前記各半導体構成体上面の上層再配線がフレキシブル配線板により接続されていることを特徴とするものである。
請求項22に記載の発明は、請求項21に記載の発明において、前記半導体構成体が互いの下面を対向して積層されていることを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス、樹脂、金属などからなる平面正方形状のベース板21を備えている。ベース板21の上面には、接着剤、粘着シート、両面接着テープなどからなる接着層22が設けられている。
接着層22の上面中央部には、ベース板21のサイズよりもやや小さいサイズの平面正方形状の半導体構成体23の下面が接着されている。この場合、半導体構成体23は、CSP(chip size package)と呼ばれるものであり、接着層22の上面中央部に接着されたシリコン基板(半導体基板)24を備えている。シリコン基板24の上面周辺部にはアルミニウムなどからなる複数の接続パッド25が設けられ、接続パッド25の中央部を除くシリコン基板24の上面には酸化シリコンなどからなる絶縁膜26が設けられている。
図3に示す製造工程において、接着層22を半導体構成体23のシリコン基板24の下面に設け、この接着層22をベース板21の上面の各所定の箇所に接着した場合には、図16に示すこの発明の第2実施形態としての半導体装置が得られる。
図17はこの発明の第3実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図1に示す半導体装置と異なる点は、ベース板21および接着層22を備えていないことである。
図19はこの発明の第5実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図1に示す半導体装置と異なる点は、接着層22の下面に放熱用の金属層61が接着されていることである。金属層61は、厚さ数十μmの銅箔などからなっている。
図11に示す場合には、互いに隣接する半導体構成体23間において切断したが、これに限らず、2個またはそれ以上の半導体構成体23を1組として切断し、例えば、図20に示すこの発明の第6実施形態のように、3個の半導体構成体23を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、3個で1組の半導体構成体23は同種、異種のいずれであってもよい。
図20に示す場合には、第2の上層再配線44の接続パッド部上に半田ボール47のみを設けているが、これに限らず、例えば、図21に示すこの発明の第7実施形態のように、第2の上層再配線44の接続パッド部上に接続パッド62を形成し、その上に半田ボール47、LSIなどからなる半導体チップ63、コンデンサや抵抗などからなるチップ部品64を設けるようにしてもよい。
図21では、3個の半導体構成体23を1組としたものの中央部上にチップ部品64などを搭載し、周辺部上に半田ボール47を形成しているが、これに限らず、例えば図22に示すこの発明の第8実施形態のように、1個の半導体構成体23の周囲における封止膜35のサイズをある程度大きくし、第3の上層絶縁膜45の中央部上に配置された接続パッド62上にチップ部品64などを搭載し、周辺部上に配置された接続パッド62上に接続ピン67の下部を半田(図示せず)を介して接続するようにしてもよい。この接続ピン67は、接続パッド62に半田付けされており、図示はしないが、回路基板に形成されたスルーホール内に挿入され、裏面側でスルーホールの周囲に形成されたパッド部に半田付けされるものである。
図23はこの発明の第9実施形態としての半導体装置の断面図を示したものである。次に、この半導体装置の構造についてその製造方法と併せ説明する。まず、図20を参照して説明すると、図20において、半田ボール47を形成せず、ベース板21を除去してなるものを用意する。以下、この用意したものを半導体ブロック71という。
図24はこの発明の第10実施形態としての半導体装置の断面図を示したものである。次に、この半導体装置の構造についてその製造方法と併せ説明する。まず、この場合も、図20を参照して説明すると、図20において、半田ボール47を形成せず、ベース板21および接着層22を除去してなるものを用意する。以下、この用意したものを半導体ブロック81という。ただし、第2の上層再配線(第2の下地金属層を含む)44の配置は、図示の都合上、図20と図24とでは異なっている。また、図24では、第3の上層絶縁膜45の上面の各所定の箇所に接続パッド82が第2の上層再配線44の接続パッド部に接続されて形成されている。
なお、図24に示す場合において、図25に示すこの発明の第10実施形態のように、周辺部の封止膜90の厚さが半導体ブロック81の周面近傍の封止膜90の厚さよりも薄くなるようにしてもよい。この場合、封止膜90はモールド法により形成する。
図26はこの発明の第12実施形態としての半導体装置の断面図を示したものである。次に、この半導体装置の構造についてその製造方法と併せ説明する。まず、この場合も、図20を参照して説明すると、図20において、ベース板21および接着層22を除去してなるものを用意する。以下、この用意したものを半導体ブロック101という。この場合、半田ボール47は形成されているが、図20に示す場合よりも径がやや小さい半田ボール(47A)が形成されている。
図27はこの発明の第13実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図20に示す半導体装置と大きく異なる点は、半田ボール47を1つも備えておらず、その代わりに、フレキシブル配線板121を備えていることである。
図28はこの発明の第14実施形態としての半導体装置の断面図を示したものである。この半導体装置では、例えば図20に示すものにおいてベース板21を除去したものからなる半導体ブロック131と、例えば図21に示すものにおいてベース板21および接着層22を除去し且つ半田ボール47を形成しないものからなる半導体ブロック132とが接着層22を介して接着されている。この場合、上側の半導体ブロック132上には複数の半導体チップ63のみが搭載されている。
図29はこの発明の第15実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図28に示す場合と大きく異なる点は、フレキシブル配線板121を長くして下側の半導体ブロック131の第3の上層絶縁膜45の下面に接着層151を介して接着したことである。
22 接着層
23 半導体構成体
24 シリコン基板
25 接続パッド
31 下地金属層
32 再配線
33 柱状電極
34 封止膜
35 封止膜
36 第1の上層絶縁膜
38 第1の下地金属層
39 第1の上層再配線
41 第2の上層絶縁膜
43 第2の下地金属層
44 第2の上層再配線
45 第3の上層絶縁膜
47 半田ボール
Claims (22)
- 半導体基板の上面に設けられた複数の再配線、前記各再配線の一端部上に形成された柱状電極および前記半導体基板上において前記柱状電極間に設けられ、その上面が前記柱状電極の上面と同一平面に位置する封止膜を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置されていることを特徴とする半導体装置。
- 各々が、半導体基板と、該半導体基板の上面に設けられた複数の再配線、前記各再配線の一端部上に形成された柱状電極および前記半導体基板上において前記柱状電極間に設けられ、その上面が前記柱状電極の上面と同一平面に位置する封止膜を有し、互いに離間して配置された複数の半導体構成体と、該各半導体構成体の柱状電極を除く上面全体および前記各半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記いずれかの半導体構成体の周側面より外側の前記延出部上に配置されていることを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられていることを特徴とする半導体装置。
- 請求項3に記載の発明において、前記半導体構成体の周側面を覆って設けられた前記絶縁膜の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記絶縁膜に形成された開口を介して直接前記柱状電極に電気的に接続され、前記絶縁膜に形成された前記開口は前記柱状電極の幅の1/2以下の幅を有することを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記各柱状電極上および前記最下層の絶縁膜上に形成されためっき層を含むことを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の柱状電極と前記上層再配線とを接続する層間再配線が設けられていることを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記柱状電極は50μm以上の高さを有することを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記上層再配線を含む前記絶縁膜の上面に前記上層再配線の前記接続パッドの少なくとも一部を除く部分に最上層絶縁膜が設けられていることを特徴とする半導体装置。
- 請求項9に記載の発明において、前記上層再配線の前記接続パッド上に突起状の接続端子が設けられていることを特徴とする半導体装置。
- 請求項9に記載の発明において、前記最上層絶縁膜上に電子部品がいずれかの前記上層再配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
- 請求項9〜11のいずれかに記載の発明において、前記半導体構成体およびその周側面に設けられた前記絶縁膜の下面に放熱層が設けられていることを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられ、該半導体構成体の周側面に設けられた前記絶縁膜はベース板上に設けられていることを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられ、該半導体構成体の周側面に設けられた前記絶縁膜上にフレキシブル配線板が配置され、該フレキシブル配線板に形成された接続端子がいずれかの前記上層再配線の前記接続パッドに接続されていることを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記半導体構成体上にフレキシブル配線板が配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記上層再配線の前記接続パッドに接続されていることを特徴とする半導体装置。
- 請求項15に記載の発明において、前記フレキシブル配線板上に突起状の接続端子が導電接続されて設けられていることを特徴とする半導体装置。
- 請求項1または2に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられ、該半導体構成体の周側面に形成された前記絶縁膜を覆って最外周絶縁膜が設けられていることを特徴とする半導体装置。
- 請求項17に記載の発明において、前記最外周絶縁膜は前記半導体構成体の周側面に形成された前記絶縁膜よりも厚く形成されていることを特徴とする半導体装置。
- 請求項17に記載の発明において、前記最外周絶縁膜は前記半導体構成体の周側面に形成された前記絶縁膜よりも薄く形成されていることを特徴とする半導体装置。
- 請求項9に記載の発明において、前記最上層絶縁膜上に電子部品がいずれかの前記上層再配線の接続パッドに接続されて設けられ、他のいずれかの前記上層再配線の外部端子にフレキシブル配線板に形成された接続端子が接続されていることを特徴とする半導体装置。
- 請求項1または2に記載の発明において、上面に前記絶縁膜および前記上層再配線が設けられた前記半導体構成体を複数個有し、前記各半導体構成体上面の上層再配線がフレキシブル配線板により接続されていることを特徴とする半導体装置。
- 請求項21に記載の発明において、前記半導体構成体が互いの下面を対向して積層されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006275659A JP4337860B2 (ja) | 2006-10-06 | 2006-10-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006275659A JP4337860B2 (ja) | 2006-10-06 | 2006-10-06 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002232289A Division JP3918681B2 (ja) | 2002-08-09 | 2002-08-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043194A true JP2007043194A (ja) | 2007-02-15 |
JP4337860B2 JP4337860B2 (ja) | 2009-09-30 |
Family
ID=37800809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006275659A Expired - Fee Related JP4337860B2 (ja) | 2006-10-06 | 2006-10-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4337860B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8791561B2 (en) | 2010-02-04 | 2014-07-29 | Fujitsu Limited | Semiconductor device and its manufacture method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217381A (ja) * | 2000-01-28 | 2001-08-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2001250836A (ja) * | 2000-03-06 | 2001-09-14 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2004071998A (ja) * | 2002-08-09 | 2004-03-04 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
-
2006
- 2006-10-06 JP JP2006275659A patent/JP4337860B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217381A (ja) * | 2000-01-28 | 2001-08-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2001250836A (ja) * | 2000-03-06 | 2001-09-14 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2004071998A (ja) * | 2002-08-09 | 2004-03-04 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8791561B2 (en) | 2010-02-04 | 2014-07-29 | Fujitsu Limited | Semiconductor device and its manufacture method |
Also Published As
Publication number | Publication date |
---|---|
JP4337860B2 (ja) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3918681B2 (ja) | 半導体装置 | |
JP3888267B2 (ja) | 半導体装置およびその製造方法 | |
US7618886B2 (en) | Semiconductor device and method of manufacturing the same | |
US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
US7727862B2 (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
TW577160B (en) | Semiconductor device and manufacturing method thereof | |
US11676906B2 (en) | Chip package and manufacturing method thereof | |
JP4379102B2 (ja) | 半導体装置の製造方法 | |
JP2003298005A (ja) | 半導体装置およびその製造方法 | |
JP4349376B2 (ja) | 半導体装置およびその製造方法 | |
JP4135390B2 (ja) | 半導体装置およびその製造方法 | |
JP2005005632A (ja) | チップ状電子部品及びその製造方法、並びにその実装構造 | |
JP3951854B2 (ja) | 半導体装置およびその製造方法 | |
JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
JP4056360B2 (ja) | 半導体装置及びその製造方法 | |
JP4337859B2 (ja) | 半導体装置 | |
JP4337858B2 (ja) | 半導体装置 | |
JP4337860B2 (ja) | 半導体装置 | |
JP4297154B2 (ja) | 半導体装置の製造方法 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JP4297153B2 (ja) | 半導体装置の製造方法 | |
JP4131256B2 (ja) | 半導体装置及びその製造方法 | |
JP4214969B2 (ja) | 半導体装置の製造方法 | |
JP2005011856A (ja) | チップ状電子部品及びその製造方法、並びにその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |