JP5624699B1 - 電子部品パッケージおよびその製造方法 - Google Patents
電子部品パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP5624699B1 JP5624699B1 JP2014528752A JP2014528752A JP5624699B1 JP 5624699 B1 JP5624699 B1 JP 5624699B1 JP 2014528752 A JP2014528752 A JP 2014528752A JP 2014528752 A JP2014528752 A JP 2014528752A JP 5624699 B1 JP5624699 B1 JP 5624699B1
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- metal
- plating layer
- layer
- metal plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 471
- 239000002184 metal Substances 0.000 claims abstract description 471
- 238000007747 plating Methods 0.000 claims abstract description 318
- 239000011888 foil Substances 0.000 claims abstract description 162
- 238000000034 method Methods 0.000 claims abstract description 88
- 229920005989 resin Polymers 0.000 claims abstract description 80
- 239000011347 resin Substances 0.000 claims abstract description 80
- 238000007789 sealing Methods 0.000 claims abstract description 65
- 239000002243 precursor Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 423
- 239000000853 adhesive Substances 0.000 claims description 57
- 230000001070 adhesive effect Effects 0.000 claims description 57
- 239000012790 adhesive layer Substances 0.000 claims description 36
- 125000006850 spacer group Chemical group 0.000 claims description 36
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- 230000017525 heat dissipation Effects 0.000 description 12
- 239000010936 titanium Substances 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 206010040844 Skin exfoliation Diseases 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229920002050 silicone resin Polymers 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052580 B4C Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052586 apatite Inorganic materials 0.000 description 1
- INAHAJYZKVIDIZ-UHFFFAOYSA-N boron carbide Chemical compound B12B3B4C32B41 INAHAJYZKVIDIZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- VSIIXMUUUJUKCM-UHFFFAOYSA-D pentacalcium;fluoride;triphosphate Chemical compound [F-].[Ca+2].[Ca+2].[Ca+2].[Ca+2].[Ca+2].[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O VSIIXMUUUJUKCM-UHFFFAOYSA-D 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920003050 poly-cycloolefin Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/0382—Applying permanent coating, e.g. in-situ coating
- H01L2224/03825—Plating, e.g. electroplating, electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2746—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2746—Plating
- H01L2224/27462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
電子部品パッケージを製造するための方法は、(i)電子部品の電極が封止樹脂層の表面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を形成する工程、(ii)電子部品の電極の露出面と接合するように第1金属めっき層を形成する工程、(iii)第1金属めっき層に対して離隔した状態で金属箔を対向配置する工程、ならびに、(iv)第2金属めっき層を形成する工程を含んで成る。工程(iv)では、第1金属めっき層および金属箔に挟まれた間隙部が満たされるように第2金属めっき層を形成し、それによって、金属箔と第1金属めっき層と第2金属めっき層とを一体化させる。
Description
本発明は、電子部品パッケージおよびその製造方法に関する。より詳細には、本発明は電子部品を備えたパッケージ品およびその製造方法に関する。
電子機器の進展に伴い、エレクトロニクス分野では様々な実装技術が開発されている。例示すると、ICやインダクタなどの電子部品の実装技術(パッケージング技術)として、回路基板やリードフレームを用いた実装技術が存在する。つまり、一般的な電子部品のパッケージ形態としては「回路基板を用いたパッケージ」および「リードフレームを用いたパッケージ」などが存在する。
「回路基板を用いたパッケージ」(図16(a)参照)は、回路基板上に電子部品が実装された形態を有している。かかるパッケージの種類としては「ワイヤボンディング型(W/B型)」と「フリップチップ型(F/C型)」とが一般に存在する。「リードフレーム・タイプ」(図16(b)参照)は、リードやダイパッドなどから成るリードフレームを含んだ形態を有している。リードフレーム・タイプのパッケージ、回路基板を用いたパッケージともに、各種の電子部品がはんだ付けなどでボンディングされている。
しかしながら、従来の技術においては、放熱特性および高密度実装における接続信頼性の点で十分ではないという問題がある。
本発明は、かかる点に鑑みてなされてものであり、放熱特性および高密度実装における接続信頼性の向上を実現する電子部品パッケージおよびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る電子部品パッケージの製造方法は、
(i)電子部品の電極が封止樹脂層の表面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を形成する工程、
(ii)電子部品の電極の露出面と接合するように第1金属めっき層を形成する工程、
(iii)第1金属めっき層に対して離隔した状態で金属箔を対向配置する工程、ならびに
(iv)第2金属めっき層を形成する工程
を含んで成り、
工程(iv)では、第1金属めっき層および金属箔に挟まれた間隙部が満たされるように第2金属めっき層を形成し、それによって、金属箔と第1金属めっき層と第2金属めっき層とを一体化させることを特徴とする。
(i)電子部品の電極が封止樹脂層の表面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を形成する工程、
(ii)電子部品の電極の露出面と接合するように第1金属めっき層を形成する工程、
(iii)第1金属めっき層に対して離隔した状態で金属箔を対向配置する工程、ならびに
(iv)第2金属めっき層を形成する工程
を含んで成り、
工程(iv)では、第1金属めっき層および金属箔に挟まれた間隙部が満たされるように第2金属めっき層を形成し、それによって、金属箔と第1金属めっき層と第2金属めっき層とを一体化させることを特徴とする。
また、本発明の一態様に係る電子部品パッケージは、
封止樹脂層、
封止樹脂層に埋設された電子部品、
電子部品の電極に接合されている金属配線層
を有して成り、
金属配線層が、電子部品の電極に直接的に接合された第1金属めっき層、第1金属めっき層に直接的に接合された第2金属めっき層、および、第2金属めっき層に直接的に接合された金属箔から構成されており、
第1金属めっき層と金属箔との間に第2金属めっき層が少なくとも位置付けられていることを特徴とする。
封止樹脂層、
封止樹脂層に埋設された電子部品、
電子部品の電極に接合されている金属配線層
を有して成り、
金属配線層が、電子部品の電極に直接的に接合された第1金属めっき層、第1金属めっき層に直接的に接合された第2金属めっき層、および、第2金属めっき層に直接的に接合された金属箔から構成されており、
第1金属めっき層と金属箔との間に第2金属めっき層が少なくとも位置付けられていることを特徴とする。
本発明の電子部品パッケージによれば、電子部品に、直接、金属めっき層を形成することにより、放熱特性および高密度実装における接続信頼性の向上を実現することができる。
(本発明の基礎となった知見)
本発明者は、「背景技術」の欄において記載した従来のパッケージ技術に関し、以下の問題が生じることを見出した。
本発明者は、「背景技術」の欄において記載した従来のパッケージ技術に関し、以下の問題が生じることを見出した。
「回路基板を用いたパッケージ」(図16(a)参照)は、高密度実装を実現できるものの、回路基板を用いているので放熱性の点では課題を残している。また、基板コスト自体も無視できず、コスト的には必ずしも満足のいくものとはいえない。更に、そもそもワイヤーボンディグやフリップチップ実装を行うためのコストも無視できず、更なるコスト低減が望まれている(例えば、フリップチップ実装では高価なマウンターが必要である)。
「リードフレーム・タイプ」(図16(b)参照)は、リードフレームが微細な加工が困難であるため、高密度な実装には向かない。更に両タイプともに、はんだ付けがなされているので、全体を樹脂で封止した場合、いわゆる“はんだフラッシュ”の問題が懸念され、接続信頼性の点では必ずしも満足のいくものとはいえない。つまり、モジュール実装はんだ付けにおける加熱に際して、パッケージ内の部品接合に用いられているはんだ材料が、再溶融してしまい、微細な隙間に浸み出たり(フラッシュ)、短絡を起こしたりする虞がある。
本発明はかかる事情に鑑みて為されたものである。即ち、本発明の主たる目的は、好適な放熱特性および高密度実装における接続信頼性の向上を実現することである。
このため、本願発明者らは、従来技術の延長線上で対応するのではなく、新たな方向で対処することによって上記目的の達成を試みた。その結果、上記目的が達成された電子部品パッケージおよびその製造方法の発明に至った。具体的には、本発明の一態様では、電子部品パッケージを製造するための方法であって、
(i)電子部品の電極が封止樹脂層の表面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を形成する工程、
(ii)電子部品の電極の露出面と接合するように第1金属めっき層を形成する工程、
(iii)第1金属めっき層に対して離隔した状態で金属箔を対向配置する工程、ならびに
(iv)第2金属めっき層を形成する工程
を含んで成り、
工程(iv)では、第1金属めっき層および金属箔に挟まれた間隙部が満たされるように第2金属めっき層を形成し、それによって、金属箔と第1金属めっき層と第2金属めっき層とを一体化させることを特徴とする、電子部品パッケージの製造方法が提供される。
(i)電子部品の電極が封止樹脂層の表面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を形成する工程、
(ii)電子部品の電極の露出面と接合するように第1金属めっき層を形成する工程、
(iii)第1金属めっき層に対して離隔した状態で金属箔を対向配置する工程、ならびに
(iv)第2金属めっき層を形成する工程
を含んで成り、
工程(iv)では、第1金属めっき層および金属箔に挟まれた間隙部が満たされるように第2金属めっき層を形成し、それによって、金属箔と第1金属めっき層と第2金属めっき層とを一体化させることを特徴とする、電子部品パッケージの製造方法が提供される。
かかる本発明の一態様に係る電子部品パッケージの製造方法の特徴の1つは、第1金属めっき層および金属箔に挟まれた間隙部が満たされるように第2金属めっき層を形成し、それによって、金属箔と第1金属めっき層と第2金属めっき層との一体化部材を形成することである。
また、本発明の一態様では、上記製造方法によって得られる電子部品パッケージも提供される。かかる電子部品パッケージは、
封止樹脂層、
封止樹脂層に埋設された電子部品、
電子部品の電極に接合されている金属配線層
を有して成り、
金属配線層が、電子部品の電極に直接的に接合された第1金属めっき層、第1金属めっき層に直接的に接合された第2金属めっき層、および、第2金属めっき層に直接的に接合された金属箔から構成されており、
第1金属めっき層と金属箔との間に第2金属めっき層が少なくとも位置付けられていることを特徴とする。
封止樹脂層、
封止樹脂層に埋設された電子部品、
電子部品の電極に接合されている金属配線層
を有して成り、
金属配線層が、電子部品の電極に直接的に接合された第1金属めっき層、第1金属めっき層に直接的に接合された第2金属めっき層、および、第2金属めっき層に直接的に接合された金属箔から構成されており、
第1金属めっき層と金属箔との間に第2金属めっき層が少なくとも位置付けられていることを特徴とする。
本発明の一態様に係る電子部品パッケージの特徴の1つは、金属配線層が「電子部品の電極に直接的に接合された第1金属めっき層」、「第1金属めっき層に直接的に接合された第2金属めっき層」および「第2金属めっき層に直接的に接合された金属箔」と3つの金属層から構成されていると共に、第1金属めっき層と金属箔との間に第2金属めっき層が少なくとも位置付けられていることである。
上述したように本発明の一態様に従えば、望ましい放熱特性および接続信頼性を達成できると共に、低廉な実装コストのパッケージングが実現される。
“放熱特性”についていえば、本発明の一態様ではワイヤボンディングやバンプを介した実装が為されておらず(即ち、パッケージがワイヤボンディングレス・バンプレスとなっており)、金属配線層を介して効率よく放熱されるようになっている。特に、本発明の一態様における金属配線層は、金属箔が含まれているので、より厚く設けることが容易であり、放熱特性を特に高くすることができる。つまり、金属配線層を構成する第1金属めっき層、第2金属めっき層および金属箔は熱伝導性の高い銅などの材質から形成でき、かつ、“厚みの大きい金属配線層”として設けることができるので、それを介して効率よく熱を外部へと逃がすことができる。
また、本発明の一態様では“はんだ付け”を行わずにパッケージングを達成しており、即ち“はんだ材料”を用いないパッケージが実現されている。それゆえ、“はんだフラッシュ”なる不都合は回避されており、その点で“接続信頼性”の向上を図ることができる。
更には、本発明の一態様に係るパッケージは“基板レス構造”となっている。“基板レス”ゆえ、基板を用いていないので、その分だけ低コスト製造に寄与する。また、ワイヤボンディングやフリップチップ実装などと比べて簡易なプロセスでパッケージングできるので、その点でも低コスト化を図ることができる。さらに、“厚みの大きい金属箔”を利用することで、“厚みの大きい金属配線層”を短時間で形成でき、その点でも低コスト化を図ることができる。
以下にて、本発明の一態様に係る電子部品パッケージおよびその製造方法を詳細に説明する。尚、図面に示す各種の要素は、本発明の理解のために模式的に示したにすぎず、寸法比や外観などは実物と異なり得ることに留意されたい。
[本発明の製造方法]
本発明の一態様に係る電子部品パッケージの製造方法について説明する。図1(a)〜(h)および図2(a)〜(c)に本発明の一態様に係る製造方法に関連したプロセスを模式的に示している。
本発明の一態様に係る電子部品パッケージの製造方法について説明する。図1(a)〜(h)および図2(a)〜(c)に本発明の一態様に係る製造方法に関連したプロセスを模式的に示している。
本発明の一態様に係る製造方法では、まず工程(i)として、パッケージ前駆体の形成工程を実施する。かかるパッケージ前駆体の形成は、粘着性キャリアに貼り付けられるように電子部品を粘着性キャリアに配置する工程と、電子部品を覆うように粘着性キャリア上に封止樹脂層を形成する工程、ならびに、封止樹脂層から粘着性キャリアを剥離して封止樹脂層の表面から電子部品の電極を露出させる工程を含んで成ることが好ましい。
具体的に説明すると、まず図1(a)および図1(b)に示すように、粘着性キャリア20上に少なくとも1種類の電子部品30を配置する。つまり、粘着性キャリア20に対して電子部品30を実装する。かかる電子部品30の配置は、その電極部分35が粘着性キャリア20と接するように行うことが好ましい。これによって、後刻の剥離操作において電子部品30の電極35を好適に露出させることができる。
電子部品30は、エレクトロニクス実装分野で用いられる回路部品・回路素子であれば、いずれの種類のものを用いてよい。あくまでも例示にすぎないが、かかる電子部品の種類としては、IC(例えばコントロールIC)、インダクタ、半導体素子(例えば、MOS(金属酸化物半導体))、コンデンサ、パワー素子、発光素子(例えばLED)、チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。
粘着性キャリア20は、例えば、基板と粘着層とから構成されたキャリアシートであってよい。つまり、図1(a)に示すように、支持基材24上に粘着層26が設けられた2層構造のキャリアシートを用いてよい。後刻で好適な離型処理を行う点でいえば、支持基材24は可撓性を有していることが好ましい。
支持基材24としては、後刻に行われる“電子部品の配置”や“封止樹脂層の形成”などのプロセスに支障をきたすものでなければ、いずれのシート状部材であってもよい。例えば、支持基材24の材質は、樹脂、金属および/またはセラミックなどであってよい。支持基材24の樹脂としては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル樹脂、ポリメタクリル酸メチルなどのアクリル樹脂、ポリシクロオレフィン樹脂、ポリカーボネートなどを挙げることができる。支持基材24の金属としては、例えば、鉄、銅、アルミニウムもしくはそれらの合金などを挙げることができる(1つ例示すると、SUSなどのステンレス材であってよい)。支持基材24のセラミックスとしては、例えば、アパタイト、アルミナ、シリカ、炭化ケイ素、窒化ケイ素、炭化ホウ素等を挙げることができる。支持基材自体の厚さは、“シート状”ゆえ、好ましくは0.1mm〜2.0mm、より好ましくは0.2mm〜1.0mm(例えば、約1.0mm)である。
一方、粘着層26は、電子部品に対して粘着性を有するものであれば特に制限はない。例えば、粘着層自体は、アクリル樹脂系接着剤、ウレタン樹脂系接着剤、シリコーン樹脂系粘着剤およびエポキシ樹脂系接着剤から成る群から選択される少なくとも1種以上の接着性材料を含んで成るものであってよい。粘着層26の厚さは、好ましくは2μm〜50μm、より好ましくは5μm〜20μm(例えば10μm)である。尚、粘着層26としては、粘着両面テープを用いてもよい(例えばPETフィルムなどの樹脂薄層の両主面に対して接着剤層が形成されたテープを用いてもよい)。
粘着性キャリア20上への電子部品30の配置に引き続いて、図1(c)に示すように、電子部品30を覆うように粘着性キャリア20上に封止樹脂層40を形成し、電子部品封止体を得る。封止樹脂層40は、樹脂原料をスピンコート法やドクターブレード法などにより粘着性キャリア20の粘着面に塗布した後で熱処理や光照射などに付すことによって設けることができる(即ち、塗布した樹脂原料を熱硬化または光硬化させることによって封止樹脂層40を設けることができる)。あるいは、別法にて粘着性キャリア20の粘着面に対して樹脂フィルムなどを貼り合わせることによって封止樹脂層40を設けてもよい。さらには、未硬化状態の粉体状もしくは液状の封止樹脂を金型に充填し、加熱硬化により封止樹脂層40を設けることができる。
封止樹脂層40の材質は、絶縁性を供するものであればいずれの種類の材質であってもよく、例えば、エポキシ系樹脂やシリコーン系樹脂などであってよい。封止樹脂層40の厚さは、好ましくは0.5mm〜5.0mm程度、より好ましくは1.2mm〜1.8mm程度である。
封止樹脂層の形成に引き続いて、図1(d)に示すように、電子部品封止体から粘着性キャリア20を剥離する。これによって、封止樹脂層40の表面から電子部品30の電極35を露出させ、パッケージ前駆体100’を得る。
このようにしてパッケージ前駆体100’を得た後、工程(ii)を実施する。つまり、図1(e)に示すように、電子部品の電極の露出面と接合するように第1金属めっき層50'を形成する。好ましくは、電極面が露出する封止樹脂層の主面に対して乾式めっき法を実施し、第1金属めっき層50'として「電子部品の電極露出面と接合する乾式めっき層」を形成する。
乾式めっき法は、真空めっき法(PVD法)と化学気相めっき法(CVD法)とを含んでおり、真空めっき法(PVD法)が更にスパッタリング、真空蒸着およびイオンプレーディングなどを含んで成る。例えば、乾式めっき法としてスパッタリングを実施し、それによって、電子部品の電極露出面と接合する第1金属めっき層50'を形成してよい。
第1金属めっき層50'は、例えば、Ti(チタン)、Cr(クロム)、Ni(ニッケル)、Cu(銅)、およびAl(アルミニウム)から成る群から選択される少なくとも1種類の金属材料を含んでいることが好ましい。
乾式めっき法によって形成される第1金属めっき層50'、即ち、乾式めっき層の厚さは比較的薄く、例えば好ましくは50nm〜50μm、より好ましくは、100nm〜5μmの厚さ(例えば、約150nm)である。
尚、あくまでも一例にすぎないが、第1金属めっき層50'は、単一層として形成することに限らず、複数の層として形成してもよい。例えば、スパッタリングによりTi薄膜層とCu薄膜層とを形成してよい(より具体的には、Ti薄膜層を形成した後にCu薄膜層を形成してよい)。
工程(ii)に引き続いて工程(iii)を実施する。つまり、図1(f)に示すように、第1金属めっき層50'に対して離隔した状態で金属箔55を対向配置する。
金属箔55の対向配置に際しては、図3(a)に示されるようなスペーサ手段60を利用してもよい。つまり、第1金属めっき層50'と金属箔55との間にスペーサ手段60を局所的に介在させることによって、金属箔55を第1金属めっき層50'に離隔して対向配置させることができる。
尚、スペーサ手段60は、図3(a)に示すように第1金属めっき層50'および金属箔55とは別個の部材であってもよいし、あるいは、図3(b)および3(c)に示すように、第1金属めっき層50'または金属箔55と一体化したものであってもよい。第1金属めっき層50'および金属箔55とは別部材となるスペーサ手段60においては、金属箔55の対向配置に先立って、スペーサ手段60を第1金属めっき層50'上に配置しておくことが好ましい。特に、後刻に行う第2金属めっき層形成の観点から、電子部品の電極とは重ならない領域(例えば、パッケージ前駆体100’の周縁領域)にスペーサ手段60を配置することが好ましい。別部材となるスペーサ手段60は、金属箔55の離隔配置(第1金属めっき層に対する離隔配置)に供するものであれば、いずれの材料から成るものであってよく(例えば、金属材料から成るものであってよいし、あるいは樹脂材料から成るものであってもよい)、また、いずれのサイズを有するものであってもよい。一方、第1金属めっき層50'または金属箔55と一体化したスペーサ手段60では、図3(b)および3(c)に示すような形態の第1金属めっき層50および金属箔55を用いることが好ましい。つまり、「局所的な突起部60’を少なくとも1つ備えた第1金属めっき層50'」または「局所的な突起部60’を少なくとも1つ備えた金属箔55」を用いればよい。このような突起部60’は、例えばパターニング処理や導電ペーストの印刷、パンチング加工によって形成できる。また、突起部60’の形状は、特に制限はされず、円柱、円錐、多角形または角錐などのいずれでもよい。突起部60’の幅寸法(たとえば、最大径寸法)は、好ましくは50μm〜1mmであり、また、突起部60’の高さ寸法は好ましくは100μm以下である。複数の突起部60’は、ある程度の距離を空けて設けることが好ましく、例えば0.5mm〜10mm間隔となっていてよい。
対向配置される金属箔55は、その厚さが好ましくは9μm〜2000μm、より好ましくは18μm〜1000μm、更に好ましくは200μm〜500μm(例えば、300μm)である。また、金属箔55の材質としては、Cu(銅)、Ni(ニッケル)および、Al(アルミニウム)から成る群から選択される少なくとも1種類の金属材料を含むことが望ましい(あくまでも例示にすぎないが、例えば金属箔55として銅箔を用いてよい)。
工程(iii)に引き続いて工程(iv)を実施する。つまり、図1(g)に示すように、第2金属めっき層50''を形成する。図示されるように、第1金属めっき層50'および金属箔55に挟まれた間隙部が満たされるように第2金属めっき層50''を形成し、それによって、金属箔55と第1金属めっき層50'と第2金属めっき層50''とを相互に一体化させる。
好ましくは、湿式めっき法を実施し、それによって、第2金属めっき層50''として「第1金属めっき層50'と金属箔55との間隙部を満たす湿式めっき層」を形成する。湿式めっき法としては、電気めっき法(例えば電解めっき)、化学めっき法または溶融めっき法などを実施してよい。
本発明の製造方法の特徴の1つは、「電子部品の電極露出面に対してダイレクトに金属層を形成する」といったプロセス的特徴を有していることである。具体的には、工程(ii)で乾式めっき法を実施して電子部品の電極露出面と接合する第1金属めっき層50'を形成した後、工程(iv)で湿式めっき法を実施して第1金属めっき層50'と接合する第2金属めっき層50''を形成する。特に第2金属めっき層50''は厚く設けることができる。このような工程では、乾式めっき法を実施するからこそ、後刻の湿式めっき法で厚くかつ密着力良くめっき層を形成できるといえる。
また、本発明の製造方法では、第1金属めっき層50'と金属箔55との間隙部を満たすように湿式めっき層の第2金属めっき層50''を形成し、それによって、金属箔55と第1金属めっき層50'と第2金属めっき層50''とを一体化させている。それゆえ、金属箔55と第1金属めっき層50'との間を接合させるために第2金属めっき層50''の湿式めっき層を形成すると捉えることもできる。この点、本発明では金属箔55を用いているので、その分厚くできるだけでなく、その接合に用いる第2金属めっき層50''自体も湿式めっき層として厚く形成できるので、全体として「金属箔55と第1金属めっき層50'と第2金属めっき層50''との一体化金属部材50」を厚くできる。
工程(iv)の第2金属めっき層50''は、第1金属めっき層50'および金属箔55の双方の表面からめっき成長することによって形成することが好ましい。つまり、第1金属めっき層50'と金属箔55との間隙部にて、第1金属めっき層50'の表面を起点にして成長するように第2金属めっき層50''を形成すると共に、金属箔55の表面を起点としても成長するように第2金属めっき層50''を形成することが好ましい(図8参照)。これにより、比較的厚く設けられる第2金属めっき層50''の形成時間を効果的に減じることができる。
工程(iv)によって得られる「金属箔55と第1金属めっき層50'と第2金属めっき層50''との一体化金属部材50」は、パターニング処理に付すことが好ましい。具体的には、図1(g)および1(h)に示すように、一体化金属部材50をパターニング処理することによって、金属配線層70(配線回路)を形成することが好ましい。換言すれば、パターンニング処理によって所望の配線形成(例えば、取り出し電極を含む所望の配線パターン形成など)を行うことができる。かかるパターンニング処理自体は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成〜露光・現像〜エッチングなどを実施するフォトリソグラフィーを利用することによって所望のパターニング処理を実施してよい。なお、金属配線層には、電子部品の電極と接合された金属配線層の他に、電子部品の電極に接しない金属配線層が存在しても良いことは言うまでもない。封止樹脂面や電子部品の電極露出面以外から直接放熱させることができるからである。
パターンニング処理自体は、一体化金属部材50に対して一括して施すことができるものの、個々の構成要素に対しても予め施しておいてもよい。具体的には、金属箔55に対して予めパターンニング処理を行っておいてもよく、例えば金属めっき層との接合に先立って行ってよい。同様に、第1金属めっき層50'に対して予めパターンニング処理を行っておいてもよく、例えば金属箔の対向配置に先立って行ってよい。このような予めのパターニング処理自体も、エレクトロニクス実装分野で用いられている処理であれば特に制限はなく、例えば、レジスト形成〜露光・現像〜エッチングなどを実施するフォトリソグラフィーを利用することによってパターニング処理してよい。尚、金属箔55に対しては、パンチング加工(打ち抜き加工)などの機械的加工処理によってもパターニング処理を行うことができる。
金属配線層70が得られた後においては、かかる金属配線層に対してレジスト層90を形成することが好ましい。例えば、図2(a)に示すように、金属配線層70を部分的に覆うように封止樹脂層の表面(粘着性キャリアの剥離によって露出した表面)上にてソルダーレジスト層90を形成することが好ましい。かかるレジスト層90の形成は、エレクトロニクス実装分野で一般に用いられているソルダーレジスト形成と同様であってよい。
かかる工程を経ることによって(例えば図2(b)に示すようなダイシング処理なども付加的に経ることによって)、最終的には図2(c)に示すような電子部品パッケージ100を得ることができる。
本発明の製造方法は、種々の具体的な実施形態で実現することができる。以下それについて説明する。
(第1実施形態)
本発明においては、工程(iii)で用いる金属箔55として、貫通部55aを少なくとも1つ備えた金属箔を用いてもよい(図4(a)参照)。これにより、金属箔55の貫通部55aを介して、第1金属めっき層50'と金属箔55との間隙部にめっき溶液がより容易に行き渡ることになり、第2金属めっき層50''をより効率的に形成することができる。つまり、第2金属めっき層を形成するためのめっき溶液が「第1金属めっき層50'と金属箔55との間隙部」へと効果的に浸透していくための貫通部55aを金属箔55が備えていてもよい。
本発明においては、工程(iii)で用いる金属箔55として、貫通部55aを少なくとも1つ備えた金属箔を用いてもよい(図4(a)参照)。これにより、金属箔55の貫通部55aを介して、第1金属めっき層50'と金属箔55との間隙部にめっき溶液がより容易に行き渡ることになり、第2金属めっき層50''をより効率的に形成することができる。つまり、第2金属めっき層を形成するためのめっき溶液が「第1金属めっき層50'と金属箔55との間隙部」へと効果的に浸透していくための貫通部55aを金属箔55が備えていてもよい。
かかる実施形態においては、電気めっきなどに際してめっき溶液が貫通部55aを通り、第1金属めっき層50'と金属箔55の間へと浸透し、それによって、第1金属めっき層50'と金属箔55との間隙部に第2金属めっき層50''が形成される(図4(b))。めっき処理を継続することによって、図4(c)に示すように、貫通部55aを埋めるように第2金属めっき層50''が形成されるので、金属箔55と第1金属めっき層50'と第2金属めっき層50''とを好適に一体化させることができる。つまり、第1実施形態に従った工程(iv)では、「第1金属めっき層50'と金属箔55との間隙部」のみならず金属箔55の貫通部55aが満たされるように第2金属めっき層50''が形成される(尚、第2金属めっき層50''の形成にめっき速度が速い電解めっき法を用いれば、貫通部55aの充填は更に効率的となる)。
貫通部55aが設けられる場合、貫通部の内壁面からめっき成長させ、それによって、第2金属めっき層50''を形成することが好ましい(図8参照)。つまり、好適な態様では、第1金属めっき層50'および金属箔55の双方の表面のみならず、貫通部55aの内壁面からもめっき成長させ、それによって、第2金属めっき層50''を形成する。これにより、比較的厚く設けられる第2金属めっき層50''の形成時間を更に効果的に減じることができる。
貫通部55aは、めっき処理による充填が促進されるような形状にすればよい。例えば図5(a)および5(b)に示されるように、貫通部55aは、金属箔45の主面における開口形状が矩形となる形態であってよい。このような貫通部55a自体は、例えばパンチング加工(打ち抜き加工)などの機械的加工処理によって形成することができる。かかる場合、例えば、貫通部55aの開口形状(矩形状の開口形)は、その短手寸法が0.1mm〜3mm程度で、長手寸法が0.3〜20mm程度となることが好ましい(図5(a)参照)。また、貫通部55aの開口形状の総面積は金属箔の主面の面積に対して1割以下であることが好ましい。更にいえば、貫通部55aの形態としては、例えばメッシュ構造などであってもよい。
本発明では、図6に示すように、金属箔55の貫通部55aの開口サイズを変えることによって、金属めっき層のめっき成長高さを変えることができる。つまり、開口サイズの違いに起因して、貫通部55a内部における第2金属めっき層50''の成長レベルを変えることができる(これは特に、貫通部55a内部を全て第2金属めっき層50''で満たさない場合に当てはまる)。図示されるように、開口サイズがより小さい貫通部55aでは、その内部における第2金属めっき層50''のレベルを相対的に高くすることができる。換言すれば、めっき処理を一括して行う場合、「狭い貫通部55a」における第2金属めっき層50''の高さレベルは、「広い貫通部55a」における第2金属めっき層50''の高さレベルよりも高くなり得る。
(第2実施形態)
かかる実施態様は、図7および図8に示すように、金属層55として「複数の突起部60’および複数の貫通部55aを備えた金属箔」を用いる態様である。
かかる実施態様は、図7および図8に示すように、金属層55として「複数の突起部60’および複数の貫通部55aを備えた金属箔」を用いる態様である。
図示される態様から分かるように、「複数の突起部60’」は、スペーサ手段として機能し、「複数の貫通部55a」は間隙部へのめっき液浸透手段として機能する。
より具体的には、金属箔の配置に際しては、金属箔の突起部60’が第1金属めっき層50'と金属箔55との間に介在するように金属箔55を設けることによって、第1金属めっき層50'に対して離隔した状態で金属箔55を好適に対向配置することができる。突起部60’の高さを変えると、第1金属めっき層50'に対する金属箔55の離隔距離を変えることができる。
また、第2金属めっき層50''の形成に際しては、めっき溶液が貫通部55aを通ることができるので、第1金属めっき層50'と金属箔55との間へと浸透し、それによって、「第1金属めっき層50'と金属箔55との間隙部」に第2金属めっき層50''が好適に形成される。そして最終的には貫通部55aが埋まるように第2金属めっき層50''が形成される。
ちなみに、図8の一部拡大図を参照すると分かるように、工程(iv)では、第1金属めっき層および金属箔の双方の表面のみならず、貫通部の内壁面からもめっき成長させ、それによって、第2金属めっき層50''を形成することが好ましい。
(第3実施形態)
本発明では、金属箔の対向配置に際して接着層を利用してもよい。例えば、図9(a)および9(b)に示すように、スペーサ手段となる突起部60’(例えば、金属箔の突起部)の先端部分に接着層80を設けてよい。接着層80を突起部60’に形成することで、工程(iii)では第1金属めっき層50'と金属箔55とが相互に接続される。つまり、第1金属めっき層50'と金属箔55との間が相互に固定化され得る。これは、接着層80を用いることによって、金属箔55と第1金属めっき層50'との接合強度が増加し、結果的に、金属箔55と第1金属めっき層50'と第2金属めっき層50''との一体化をより強固にできることを意味している。
本発明では、金属箔の対向配置に際して接着層を利用してもよい。例えば、図9(a)および9(b)に示すように、スペーサ手段となる突起部60’(例えば、金属箔の突起部)の先端部分に接着層80を設けてよい。接着層80を突起部60’に形成することで、工程(iii)では第1金属めっき層50'と金属箔55とが相互に接続される。つまり、第1金属めっき層50'と金属箔55との間が相互に固定化され得る。これは、接着層80を用いることによって、金属箔55と第1金属めっき層50'との接合強度が増加し、結果的に、金属箔55と第1金属めっき層50'と第2金属めっき層50''との一体化をより強固にできることを意味している。
接着層80の形成方法は、あくまで例示にすぎないが、突起部60’が形成された第1金属めっき層または/および金属箔を平面基材上に薄く塗布された接着剤に対して静かに押さえればよい。これにより、突起部60’の先端のみに接着層を形成することができる。接着層は、熱可塑性、熱硬化性の材料であってよい。尚、絶縁性の接着剤を使用する場合は、絶縁性の接着層の材質は、アクリル樹脂系接着剤、ウレタン樹脂系接着剤、シリコーン樹脂系粘着剤およびエポキシ樹脂系接着剤から成る群から選択される少なくとも1種以上の接着性材料を含んで成るものが好ましい。更には、接着層は、SnPb、SnAg、SnAgCu、SnAuおよびSnBiなどから成る群から選択される少なくとも1種の材料から成るものであってもよい。
(第4実施形態)
本発明は、電子部品に発光素子が含まれる場合(つまり、粘着性キャリアに配置する電子部品として発光素子が含まれている場合)であっても、好適に発光素子パッケージ品を製造することができる。かかる場合、封止樹脂層の形成として、蛍光体層および透明樹脂層の形成を行う。具体的には、発光素子の周囲に蛍光体層44を形成し、次いで、発光素子および蛍光体層を覆うように透明樹脂層46を形成する。これによって、最終的に所望の発光素子パッケージを得ることができる(例えば図10(a)〜(i)参照)。蛍光体層の形成および透明樹脂層の形成自体は、常套的なLEDパッケージ製造で一般に用いられている方法と同様であってよい。
本発明は、電子部品に発光素子が含まれる場合(つまり、粘着性キャリアに配置する電子部品として発光素子が含まれている場合)であっても、好適に発光素子パッケージ品を製造することができる。かかる場合、封止樹脂層の形成として、蛍光体層および透明樹脂層の形成を行う。具体的には、発光素子の周囲に蛍光体層44を形成し、次いで、発光素子および蛍光体層を覆うように透明樹脂層46を形成する。これによって、最終的に所望の発光素子パッケージを得ることができる(例えば図10(a)〜(i)参照)。蛍光体層の形成および透明樹脂層の形成自体は、常套的なLEDパッケージ製造で一般に用いられている方法と同様であってよい。
[本発明の電子部品パッケージ]
次に本発明の一態様に係る電子部品パッケージについて説明する。本発明の一態様に係る電子部品パッケージは上記製造方法で得られるパッケージである。
次に本発明の一態様に係る電子部品パッケージについて説明する。本発明の一態様に係る電子部品パッケージは上記製造方法で得られるパッケージである。
図11に、本発明の一態様に係る電子部品パッケージの構成を模式的に示す。図示されるように、電子部品パッケージ100は、封止樹脂層40、電子部品30、金属配線層70を有して成る。
図11に示されるように、電子部品30は封止樹脂層40に埋設されている。特に、本発明では電子部品30が封止樹脂層40と面一状態でその封止樹脂層40に埋設されている。つまり、「電子部品の表面」と「封止樹脂層の表面」とが実質的に同一平面上にある。より具体的には、電子部品30の電極部分35が封止樹脂層40と面一状態となっていることが好ましい(つまり、電子部品の電極表面と封止樹脂層の表面とが実質的に同一平面上にあることが好ましい)。
封止樹脂層40に埋設されている電子部品30の種類は1つに限られず、複数の種類の電子部品30が封止樹脂層40に含まれていてよい。そのような電子部品としては、例えば、IC(例えばコントロールIC)、インダクタ、半導体素子(例えば、MOS(金属酸化物半導体))、コンデンサ、パワー素子、発光素子(例えばLED)チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。特に本発明では、電子部品の電極部分35が封止樹脂層40の表面において露出していることが好ましく、その露出している電極部分35と接合するように金属配線層70が設けられている。
電子部品30が埋設されている封止樹脂層40は、例えば、エポキシ系樹脂やシリコーン系樹脂などを含んで成る。かかる封止樹脂層40の厚さは、好ましくは0.5mm〜5.0mm、より好ましくは1.2mm〜1.8mmである。
本発明のパッケージに設けられている金属配線層70は、第1金属めっき層50'、第2金属めっき層50''および金属箔55から構成されている。具体的には、金属配線層70は、「電子部品30の電極35に直接的に接合された第1金属めっき層50'」、「第1金属めっき層50'に直接的に接合された第2金属めっき層50''」および「第2金属めっき層50''に直接的に接合された金属箔55」から構成されている。図11に示されるように、本発明の電子部品パッケージ100の金属配線層70では、第1金属めっき層50'と金属箔55との間に第2金属めっき層50''が少なくとも位置付けられている。
第1金属めっき層50'は、乾式めっき層であることが好ましい。つまり、第1金属めっき層50'が、乾式めっき法によって形成された層であることが好ましい。それゆえ、第1金属めっき層50'はTi(チタン)、Cr(クロム)、Ni(ニッケル)およびCu(銅)から成る群から選択される少なくとも1種類の金属材料を含んで成ることが好ましい。また、乾式めっき層50’の材質は、その他の金属材料、例えば、Ag(銀)、Al(アルミニウム)、Al合金や、Au(金)、Pt(白金)、Sn(スズ)およびW(タングステン)などから成る群から選択される少なくとも1種を含んで成るものであってもよい。一方、第2金属めっき層50''は、湿式めっき法によって形成された層であることが好ましい。つまり、第2金属めっき層50''が湿式めっき層であることが好ましい。それゆえ、第2金属めっき層50''はCu(銅)およびAl(アルミニウム)から成る群から選択される少なくとも1種類の金属材料を含んで成ることが好ましい。また、第2金属めっき層50''の材質は、その他の金属材料、例えば、銀(Ag)、パラジウム(Pd)、白金(Pt)およびニッケル(Ni)から成る群から選択される少なくとも1種を含んで成るものであってもよい。“放熱特性”を特に重視する場合では、第2金属めっき層50''の材質は熱伝導性が高く放熱特性に効果的に寄与するものが好ましく、それゆえCu(銅)が特に好ましい。また、接続信頼性に優れたパッケージとする観点からは、金属箔55、第1金属めっき層50'および第2金属めっき層50''が同種の金属材料を含んで成ることが好ましい。これにつき1つ例示すると、金属箔55、第1金属めっき層50'および第2金属めっき層50''が全て、少なくとも銅成分を含んでなるものであってよい(例えば、金属箔55が銅箔であって、第1金属めっき層50'が下記のCu薄膜層を含んでおり、第2金属めっき層50''が銅層となっているものであってよい)。
乾式めっき層としての第1金属めっき層50’は、単一層として構成されていることに限らず、複数の層として構成されていてもよい。例えば、第1金属めっき層50’は、Ti薄膜層とその上のCu薄膜層とから構成された2層構造を有していてもよい。
金属配線層70に含まれる金属箔55は、Cu(銅)、Al(アルミニウム)、Ag(銀)、Pd(パラジウム)、Pt(白金)、Ni(ニッケル)、Ti(チタン)、Fe(鉄)、Zn(亜鉛)、Zr(ジルコニウム)、Nb(ニオブ)、Mo(モリブデン)、Sn(スズ)、Ta(タンタル)およびAu(金)から成る群から選択される少なくとも1種の金属材料を含んで成る。特に、Cu(銅)、Al(アルミニウム)が好ましい。かかる金属箔55の厚さは好ましくは9μm〜2000μm、より好ましくは18μm〜1000μm、更に好ましくは200μm〜500μm(例えば、約300μm)である。
本発明の電子部品パッケージでは、相対的に厚い金属箔55が用いられている。このように本発明では金属箔55が厚いので、より厚い金属配線層70が好適に実現され、それゆえ、好適な配線回路形態が実施されている。特に、電子部品が発熱する場合、その熱を厚い金属配線層を介して好適に放熱させることができる。この点、本発明では電子部品の電極面と金属めっき層とが“面接触(直接接合もしくは面接合)”しているので電子部品からの熱を金属めっきパターン層を介して効率よく外部へと逃がすことができる。また、厚い金属配線層70に起因して、本発明の電子部品パッケージでは、全体として機械的強度が増したものともなり得る。つまり、本発明における金属配線層70は、電子部品や金属パターン層の支持層としても機能し得る。このように、厚い金属配線層は、支持層として機能およびヒートシンクとしての機能の双方を有している。
本発明のパッケージは、厚い金属配線層70に起因して、優れた放熱特性を有し得るので、電子部品の特性や動作寿命が増す効果がもたらされ得、また、熱に起因した“電子部品や封止樹脂の変性・変色”なども効果的に防止され得る。また、“面接触(直接接合もしくは面接合)”ゆえ、ワイヤやバンプを介した電気接続の場合と比較して電気抵抗にも優れている。そのため、本発明のパッケージでは、より大きな電流を流すことができる効果なども奏され得る。例えば、LEDパッケージなどの発光素子パッケージの場合を例にとると、高放熱特性や大電流などに起因して、より高輝度な発光素子パッケージを本発明で実現できる。
尚、本発明においてはパッケージ品としてより好適な態様となるようにレジスト層が設けられていてもよい。つまり、「金属配線層」に対してレジスト層が設けられていてよい。より具体的には、図11に示すように、金属配線層70を少なくとも部分的に覆うようにソルダーレジスト層90が設けられていることが好ましい。かかるレジスト層90は、エレクトロニクス実装分野で一般に用いられているソルダーレジストと同様であってよい。
電子部品パッケージの製造方法で「スペーサ手段」が用いられた場合、本発明の電子部品パッケージは、図12に示すように、金属配線層70の内部にスペーサ手段60を含んでいる。具体的には、第1金属めっき層50'と金属箔55との間にてスペーサ手段60が局所的に介在し得る。例えば、かかるスペーサ手段60は、応力緩和部材として用いることができ、電子部品パッケージ品において生じ得る応力を減じる効果が奏され得る。
尚、スペーサ手段60として「金属箔と一体化したスペーサ手段」が用いられた場合(即ち、局所的な突起部を備えた金属箔が用いられた場合)では、本発明の電子部品パッケージは図13に示すような形態を有し得る。つまり、図示されるように、金属配線層70の内部に含まれるスペーサ手段60’が「第1金属めっき層50’に向かって局所的に延在する金属箔55の一部」となっている。特に好ましくは、第1金属めっき層50’に向かって局所的に延在する金属箔55の一部の先端部は、かかる第1金属めっき層50’と接している。尚、「局所的に延在する金属箔の一部」は、上述の本発明の製造方法における「金属箔55の突起部60’」に相当するので、その形状は、円柱、円錐、多角形または角錐などになり得る。また、「金属箔55の突起部60’」の幅寸法(たとえば、最大径寸法)は、好ましくは50μm〜1mmであり、その高さは好ましくは100μm以下である。更にいえば、「金属箔55の突起部60’」のピッチ寸法は、例えば0.5mm〜10mmであり得る。
図13に示される態様から分かるように、電子部品パッケージの製造方法で「貫通部を備えた金属箔」が用いられた場合では、第2金属めっき層50''が、第1金属めっき層50'および金属箔55に挟まれた領域以外にも延在した形態を有し得る。より具体的には、金属箔55を貫通するように第2金属めっき層50''が局所的に延在している。つまり、第2金属めっき層50''は、第1金属めっき層50'および金属箔55に挟まれた領域にのみ設けられているだけでなく、その金属箔55の貫通部領域にも設けられている。尚、かかる「局所的に延在する第2金属めっき層部分」は、上述の本発明の製造方法における「金属箔55の貫通部55a」に相当する。
更には、電子部品パッケージの製造方法で「接着層」を用いた場合では、金属配線層の内部に接着層80が含まれている。具体的には、接着層80がスペーサ手段60’と第1金属めっき層50’との間に接着層が設けられている。例えば、図14に示すように、上記の「第1金属めっき層50'に向かって局所的に延在する金属箔55の一部60’」と「第1金属めっき層50'」との間に接着層80が設けられ得る。接着層80が導電性の場合では、その材質はAg(銀)やSn(錫)で構成され得る。また、接着層80が絶縁性材質から成る場合、接着層80はアクリル樹脂系接着剤、ウレタン樹脂系接着剤、シリコーン樹脂系粘着剤およびエポキシ樹脂系接着剤から成る群から選択される少なくとも1種以上の接着性材料を含んで成り得る。かかる接着層80も、スペーサ手段と同様、応力緩和部材として用いることができ、電子部品パッケージ品において生じ得る応力を減じる効果が奏され得る。
本発明の電子部品パッケージは発光素子パッケージとして構成することが可能である。つまり、電子部品として発光素子が含まれる場合では、図15に示すような発光素子パッケージの構成とすることができる。かかる発光素子パッケージ品では、蛍光体層および透明樹脂層が設けられていることが好ましい。具体的には、「電子部品を埋設している封止樹脂層」に代えて、図15に示すように、「発光素子30上に形成された蛍光体層44」および「発光素子30、蛍光体層44を覆うように形成された透明樹脂層46」が設けられていることが好ましい。これによって、本発明の電子部品パッケージ100として発光素子パッケージ品を実現できる。かかる“蛍光体層”および“透明樹脂層”の材質・厚さなどは、一般的なLEDパッケージにて常套的に用いられているものを採用してよい。尚、本明細書において『発光素子』とは、光を発する素子であって、例えば発光ダイオード(LED)およびそれらを含む電子部品のことを実質的に意味している。従って、本発明における『発光素子』は、「LEDのベアチップ(即ちLEDチップ)」のみならず、「LEDチップがモールドされたディスクリート・タイプ」をも包含した態様を表すものとして用いている。尚、LEDチップに限らず、半導体レーザーチップなども用いることができる。
図示されるように、発光素子パッケージの場合、乾式めっき層50’を“反射層”として好適に用いることができる。かかる場合、発光素子の直下に“反射層”が位置付けられるので、発光素子から発された下向きの光を反射層(電子部品支持体)で効率的に反射させることができる。つまり、“下向きに発された光”を上方へと向けることが可能となる。このような高反射特性を特に重視するならば、乾式めっき層50’は、Ag(銀)およびAl(アルミニウム)などから成る群から選択される金属を含んで成ることが好ましい。
最後に、本発明は下記の態様を有するものであることを確認的に付言しておく。
第1態様:電子部品パッケージを製造するための方法であって、
(i)電子部品の電極が封止樹脂層の表面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を形成する工程、
(ii)電子部品の電極の露出面と接合するように第1金属めっき層を形成する工程、
(iii)第1金属めっき層に対して離隔した状態で金属箔を対向配置する工程、ならびに
(iv)第2金属めっき層を形成する工程
を含んで成り、
工程(iv)では、第1金属めっき層および金属箔に挟まれた間隙部が満たされるように第2金属めっき層を形成し、それによって、金属箔と第1金属めっき層と第2金属めっき層とを一体化させることを特徴とする、電子部品パッケージの製造方法。
第2態様:上記第1態様において、乾式めっき法を実施することによって第1金属めっき層を形成する一方、湿式めっき法を実施することによって第2金属めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第3態様:上記第1態様または第2態様において、工程(iv)では、第1金属めっき層および金属箔の双方の表面からめっき成長させ、それによって、第2金属めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第4態様:上記第1態様〜第3態様のいずれかにおいて、工程(iii)では、第1金属めっき層と金属箔との間にて局所的に配置されるスペーサ手段を用い、スペーサ手段を介して金属箔を第1金属めっき層に対して対向配置することを特徴とする電子部品パッケージの製造方法。
第5態様:上記第4態様において、スペーサ手段が、金属箔および/または第1金属めっき層に設けられた少なくとも1つの突起部であり、突起部を介して金属箔を第1金属めっき層に対向配置することを特徴とする電子部品パッケージの製造方法。
第6態様:上記第5態様において、突起部の先端に接着層を有して成り、対向配置に際しては接着層によって第1金属めっき層と金属箔との間を相互に固定化することを特徴とする電子部品パッケージの製造方法。
第7態様:上記第1態様〜第6態様のいずれかにおいて、
工程(iii)の金属箔として、少なくとも一つの貫通部を有する金属箔を用い、
工程(iv)では、間隙部のみならず貫通部が満たされるように第2金属めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第8態様:上記第3態様に従属する上記第7態様において、工程(iv)では、第1金属めっき層および金属箔の双方の表面のみならず、貫通部の内壁面からもめっき成長させ、それによって、第2金属めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第9態様:上記第2態様に従属する上記第3態様〜第8態様のいずれかにおいて、乾式めっき法としてスパッタリングを実施する一方、湿式めっき法として電気めっきを実施することを特徴とする電子部品パッケージの製造方法。
第10態様:上記第1態様〜第9態様のいずれかにおいて、工程(iv)の後に、一体化した金属箔と第1金属めっき層と第2金属めっき層とをパターニング処理に付すことによって、金属配線層を形成することを特徴とする電子部品パッケージの製造方法。
第11態様:上記第1態様〜第10態様のいずれかにおいて、工程(i)のパッケージ前駆体の形成は、
(a)粘着性キャリアに貼り付けられるように電子部品を該粘着性キャリアに配置する工程、
(b)電子部品を覆うように粘着性キャリア上に封止樹脂層を形成する工程、ならびに
(c)封止樹脂層から粘着性キャリアを剥離することによって、封止樹脂層の表面から電子部品の前記電極を露出させる工程
を含んで成ることを特徴とする電子部品パッケージの製造方法。
第12態様:上記第11態様において、工程(a)で配置する電子部品として発光素子を含み、
工程(b)では封止樹脂層の形成に代えて、発光素子上に蛍光体層を配置し、発光素子および蛍光体層を覆うように透明樹脂層を形成することを特徴とする電子部品パッケージの製造方法。
第13態様:電子部品パッケージであって、
封止樹脂層、
封止樹脂層に埋設された電子部品、および
電子部品の電極に接合されている金属配線層
を有して成り、
金属配線層が、電子部品の電極に直接的に接合された第1金属めっき層、第1金属めっき層に直接的に接合された第2金属めっき層、および、第2金属めっき層に直接的に接合された金属箔から構成されており、
第1金属めっき層と金属箔との間に第2金属めっき層が少なくとも位置付けられていることを特徴とする、電子部品パッケージ。
第14態様:上記第13態様において、第1金属めっき層が乾式めっき層から成る一方、第2金属めっき層が湿式めっき層から成ることを特徴とする電子部品パッケージ。
第15態様:上記第13態様または第14態様において、金属箔を貫通するように第2金属めっき層が局所的に延在していることを特徴とする電子部品パッケージ。
第16態様:上記第13態様〜第15態様のいずれかにおいて、
第1金属めっき層と金属箔との間に介在したスペーサ手段が設けられていることを特徴とする電子部品パッケージ。
第17態様:上記第16態様において、スペーサ手段が、第1めっき層に向かって局所的に延在する金属箔の一部であることを特徴とする電子部品パッケージ。
第18態様:上記第16態様または第17態様において、スペーサ手段と第1金属めっき層との間に接着剤層を更に有して成ることを特徴とする電子部品パッケージ。
第19態様:上記第13態様〜第18態様のいずれかにおいて、金属箔が18μm〜1000μmの厚さを有することを特徴とする電子部品パッケージ。
第20態様:上記第13態様〜第19態様のいずれかにおいて、第1金属めっき層がTi、Cr、NiおよびCuから成る群から選択される少なくとも1種類の金属材料を含んで成り、
金属箔がCu、Alから成る群から選択される少なくとも1種類の金属材料を含んで成り、また
第2金属めっき層がCu、NiおよびAlから成る群から選択される少なくとも1種類の金属材料を含んで成ることを特徴とする電子部品パッケージ。
第21態様:上記第13態様〜第20態様のいずれかにおいて、電子部品として発光素子が含まれていることを特徴とする電子部品パッケージ。
第1態様:電子部品パッケージを製造するための方法であって、
(i)電子部品の電極が封止樹脂層の表面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を形成する工程、
(ii)電子部品の電極の露出面と接合するように第1金属めっき層を形成する工程、
(iii)第1金属めっき層に対して離隔した状態で金属箔を対向配置する工程、ならびに
(iv)第2金属めっき層を形成する工程
を含んで成り、
工程(iv)では、第1金属めっき層および金属箔に挟まれた間隙部が満たされるように第2金属めっき層を形成し、それによって、金属箔と第1金属めっき層と第2金属めっき層とを一体化させることを特徴とする、電子部品パッケージの製造方法。
第2態様:上記第1態様において、乾式めっき法を実施することによって第1金属めっき層を形成する一方、湿式めっき法を実施することによって第2金属めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第3態様:上記第1態様または第2態様において、工程(iv)では、第1金属めっき層および金属箔の双方の表面からめっき成長させ、それによって、第2金属めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第4態様:上記第1態様〜第3態様のいずれかにおいて、工程(iii)では、第1金属めっき層と金属箔との間にて局所的に配置されるスペーサ手段を用い、スペーサ手段を介して金属箔を第1金属めっき層に対して対向配置することを特徴とする電子部品パッケージの製造方法。
第5態様:上記第4態様において、スペーサ手段が、金属箔および/または第1金属めっき層に設けられた少なくとも1つの突起部であり、突起部を介して金属箔を第1金属めっき層に対向配置することを特徴とする電子部品パッケージの製造方法。
第6態様:上記第5態様において、突起部の先端に接着層を有して成り、対向配置に際しては接着層によって第1金属めっき層と金属箔との間を相互に固定化することを特徴とする電子部品パッケージの製造方法。
第7態様:上記第1態様〜第6態様のいずれかにおいて、
工程(iii)の金属箔として、少なくとも一つの貫通部を有する金属箔を用い、
工程(iv)では、間隙部のみならず貫通部が満たされるように第2金属めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第8態様:上記第3態様に従属する上記第7態様において、工程(iv)では、第1金属めっき層および金属箔の双方の表面のみならず、貫通部の内壁面からもめっき成長させ、それによって、第2金属めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第9態様:上記第2態様に従属する上記第3態様〜第8態様のいずれかにおいて、乾式めっき法としてスパッタリングを実施する一方、湿式めっき法として電気めっきを実施することを特徴とする電子部品パッケージの製造方法。
第10態様:上記第1態様〜第9態様のいずれかにおいて、工程(iv)の後に、一体化した金属箔と第1金属めっき層と第2金属めっき層とをパターニング処理に付すことによって、金属配線層を形成することを特徴とする電子部品パッケージの製造方法。
第11態様:上記第1態様〜第10態様のいずれかにおいて、工程(i)のパッケージ前駆体の形成は、
(a)粘着性キャリアに貼り付けられるように電子部品を該粘着性キャリアに配置する工程、
(b)電子部品を覆うように粘着性キャリア上に封止樹脂層を形成する工程、ならびに
(c)封止樹脂層から粘着性キャリアを剥離することによって、封止樹脂層の表面から電子部品の前記電極を露出させる工程
を含んで成ることを特徴とする電子部品パッケージの製造方法。
第12態様:上記第11態様において、工程(a)で配置する電子部品として発光素子を含み、
工程(b)では封止樹脂層の形成に代えて、発光素子上に蛍光体層を配置し、発光素子および蛍光体層を覆うように透明樹脂層を形成することを特徴とする電子部品パッケージの製造方法。
第13態様:電子部品パッケージであって、
封止樹脂層、
封止樹脂層に埋設された電子部品、および
電子部品の電極に接合されている金属配線層
を有して成り、
金属配線層が、電子部品の電極に直接的に接合された第1金属めっき層、第1金属めっき層に直接的に接合された第2金属めっき層、および、第2金属めっき層に直接的に接合された金属箔から構成されており、
第1金属めっき層と金属箔との間に第2金属めっき層が少なくとも位置付けられていることを特徴とする、電子部品パッケージ。
第14態様:上記第13態様において、第1金属めっき層が乾式めっき層から成る一方、第2金属めっき層が湿式めっき層から成ることを特徴とする電子部品パッケージ。
第15態様:上記第13態様または第14態様において、金属箔を貫通するように第2金属めっき層が局所的に延在していることを特徴とする電子部品パッケージ。
第16態様:上記第13態様〜第15態様のいずれかにおいて、
第1金属めっき層と金属箔との間に介在したスペーサ手段が設けられていることを特徴とする電子部品パッケージ。
第17態様:上記第16態様において、スペーサ手段が、第1めっき層に向かって局所的に延在する金属箔の一部であることを特徴とする電子部品パッケージ。
第18態様:上記第16態様または第17態様において、スペーサ手段と第1金属めっき層との間に接着剤層を更に有して成ることを特徴とする電子部品パッケージ。
第19態様:上記第13態様〜第18態様のいずれかにおいて、金属箔が18μm〜1000μmの厚さを有することを特徴とする電子部品パッケージ。
第20態様:上記第13態様〜第19態様のいずれかにおいて、第1金属めっき層がTi、Cr、NiおよびCuから成る群から選択される少なくとも1種類の金属材料を含んで成り、
金属箔がCu、Alから成る群から選択される少なくとも1種類の金属材料を含んで成り、また
第2金属めっき層がCu、NiおよびAlから成る群から選択される少なくとも1種類の金属材料を含んで成ることを特徴とする電子部品パッケージ。
第21態様:上記第13態様〜第20態様のいずれかにおいて、電子部品として発光素子が含まれていることを特徴とする電子部品パッケージ。
以上、本発明の実施形態について説明してきたが、あくまでも典型例を例示したに過ぎない。従って、本発明はこれに限定されず、種々の態様が考えられることを当業者は容易に理解されよう。
例えば、本発明の製造方法では、剥離した粘着性キャリアを再利用してもよい。つまり、本発明では、後刻に行われる別の電子部品パッケージ製造にて「一旦使用した粘着性キャリア」を用いることができる。
また、パッケージ前駆体100’の形成工程では、電子部品30の配置位置を認識するために、予め粘着性キャリアにアライメントマークを用意しておいてもよい。例えば、電子部品30の配置に先立って粘着性キャリア上にアライメントマーク層を張り合わせておいてもよい。
本発明に従って電子部品パッケージを作製した。まず、粘着性キャリアの支持基材として、SUS304板(約100mm×約100mm−約1.0mmt)を用意し、粘着フィルム(粘着層、PETフィルムおよび微粘着層から構成される両面粘着フィルム、約100mm×約100mm−約150μmt)の粘着層を支持基材に張り付け、粘着性キャリアとした。
次いで、粘着性キャリアの中心点を基準位置として、電子部品を粘着性キャリアに配置した(即ち、部品実装した)。
次いで、パッケージング部品の搭載数に応じた封止樹脂量(液状エポキシ樹脂)を秤量し、部品実装したキャリアに樹脂を載せ、真空脱泡に付した。熱プレス治具にセットしたキャリアを熱プレスにて仮硬化に付した後、治具を取り外して乾燥機で封止樹脂を完全硬化させた。
次いで、封止樹脂に電子部品が埋設された電子部品封止体から粘着性キャリア剥離し、その後、洗浄および乾燥処理を行った。これにより、パッケージ前駆体を得た。
次に、パッケージ前駆体をスパッタ装置にセットしてめっき処理に付し、それによって、約30nmのTiスパッタ層および約100nmのCuスパッタ層を形成した。
次に、得られたスパッタ層に対して離隔した状態で金属箔を対向配置させた。金属箔としては貫通部および突起部を備えたものを用いた。具体的には、約0.2mmtの銅箔を用意し、それに対してレジスト形成、現像、エッチング、剥離処理などを施して、貫通部及び突起部を形成した。貫通部としては約0.5mm×約5mmの長方形の貫通穴を約5mm間隔で形成し、突起部としては直径約0.3mmおよび高さ約80μmの円柱形状突起を形成した。
金属箔の突起部の先端には接着層を形成した。具体的には、ガラス基板上にAgペーストをドクターブレード法にて約50μmtで塗布し、金属箔の突起部をAgペースト上に静かに載せ、接着層を形成した。接着層を形成した金属箔をパッケージ前駆体にセットし、窒素中で焼成し硬化固定させた。
次に、金属箔を固定化したパッケージ前駆体を電解銅めっきに付して、「金属箔とスパッタ層との間隙部」および「金属箔の貫通部」が埋まるように電解銅めっきを形成した。これによって、金属箔とスパッタ層と電解銅めっきとを相互に一体化させた。一体化金属層はパターンニング処理に付し、金属配線層を形成した。
次いで、印刷感光型ソルダーペーストを印刷し硬化させた。そして、最終的にはダイサー装置にて任意のサイズにカットし、電子部品パッケージを完成させた。
上記プロセスを実施することによって“基板レス”、“ワイヤボンディングレス・バンプレス”、“はんだ材料を用いない”パッケージを得ることができた。また、粘着性キャリアの剥離によって露出した「電子部品の電極露出面」に対してバンプレスの金属めっき層を厚い金属箔と一体化させて形成することができ、その金属めっき層および厚い金属箔をヒートシンクとして好適に利用できることも確認できた。
本発明は、エレクトロニクス実装分野の各種用途に好適に用いることができる。例えば、本発明は、電源パッケージ(POLコンバータ、例えば降圧型DC-DCコンバータ)、LEDパッケージや部品内蔵モジュールなどに好適に適用することができる。
本出願は、日本国特許出願第2012−279972号(出願日:2012年12月21日、発明の名称「電子部品パッケージおよびその製造方法」)に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるとする。
20 粘着性キャリア
24 粘着性キャリアの支持基板
26 粘着性キャリアの粘着層
30 電子部品
35 電子部品の電極
40 封止樹脂層
50’ 第1金属めっき層
50'' 第2金属めっき層
55 金属箔
55a 貫通部
60 スペーサ手段
60’ スペーサ手段となる局所的な突起部
70 金属配線層
80 接着層
90 レジスト層
100’ 電子部品パッケージ前駆体
100 電子部品パッケージ
24 粘着性キャリアの支持基板
26 粘着性キャリアの粘着層
30 電子部品
35 電子部品の電極
40 封止樹脂層
50’ 第1金属めっき層
50'' 第2金属めっき層
55 金属箔
55a 貫通部
60 スペーサ手段
60’ スペーサ手段となる局所的な突起部
70 金属配線層
80 接着層
90 レジスト層
100’ 電子部品パッケージ前駆体
100 電子部品パッケージ
Claims (21)
- 電子部品パッケージを製造するための方法であって、
(i)電子部品の電極が封止樹脂層の表面から露出するように該電子部品が該封止樹脂層に埋設されたパッケージ前駆体を形成する工程、
(ii)前記電子部品の前記電極の露出面と接合するように第1金属めっき層を形成する工程、
(iii)前記第1金属めっき層に対して離隔した状態で金属箔を対向配置する工程、ならびに
(iv)第2金属めっき層を形成する工程
を含んで成り、
前記工程(iv)では、前記第1金属めっき層および前記金属箔に挟まれた間隙部が満たされるように前記第2金属めっき層を形成し、それによって、前記金属箔と前記第1金属めっき層と前記第2金属めっき層とを一体化させることを特徴とする、電子部品パッケージの製造方法。 - 乾式めっき法を実施することによって前記第1金属めっき層を形成する一方、湿式めっき法を実施することによって前記第2金属めっき層を形成することを特徴とする、請求項1に記載の電子部品パッケージの製造方法。
- 前記工程(iv)では、前記第1金属めっき層および前記金属箔の双方の表面からめっき成長させ、それによって、前記第2金属めっき層を形成することを特徴とする、請求項1に記載の電子部品パッケージの製造方法。
- 前記工程(iii)では、前記第1金属めっき層と前記金属箔との間にて局所的に配置されるスペーサ手段を用い、該スペーサ手段を介して前記金属箔を前記第1金属めっき層に対して対向配置することを特徴とする、請求項1に記載の電子部品パッケージの製造方法。
- 前記スペーサ手段が、前記金属箔および/または前記第1金属めっき層に設けられた少なくとも1つの突起部であり、該突起部を介して前記金属箔を前記第1金属めっき層に対向配置することを特徴とする、請求項4に記載の電子部品パッケージの製造方法。
- 前記突起部の先端に接着層を有して成り、前記対向配置に際しては該接着層によって前記第1金属めっき層と前記金属箔との間を相互に固定化することを特徴とする、請求項5に記載の電子部品パッケージの製造方法。
- 前記工程(iii)の前記金属箔として、少なくとも一つの貫通部を有する金属箔を用い、
前記工程(iv)では、前記間隙部のみならず前記貫通部が満たされるように前記第2金属めっき層を形成することを特徴とする、請求項1に記載の電子部品パッケージの製造方法。 - 前記工程(iv)では、前記第1金属めっき層および前記金属箔の双方の表面からめっき成長させて、前記第2金属めっき層を形成し、また
前記工程(iv)では、前記第1金属めっき層および前記金属箔の双方の前記表面のみならず、前記貫通部の内壁面からも前記めっき成長させ、それによって、前記第2金属めっき層を形成することを特徴とする、請求項7に記載の電子部品パッケージの製造方法。 - 乾式めっき法を実施することによって前記第1金属めっき層を形成する一方、湿式めっき法を実施することによって前記第2金属めっき層を形成し、該乾式めっき法としてスパッタリングを実施する一方、該湿式めっき法として電気めっきを実施することを特徴とする、請求項3に記載の電子部品パッケージの製造方法。
- 前記工程(iv)の後に、前記一体化した前記金属箔と第1金属めっき層と第2金属めっき層とをパターニング処理に付すことによって、金属配線層を形成することを特徴とする、請求項1に記載の電子部品パッケージの製造方法。
- 前記工程(i)の前記パッケージ前駆体の形成は、
(a)粘着性キャリアに貼り付けられるように前記電子部品を該粘着性キャリアに配置する工程、
(b)前記電子部品を覆うように前記粘着性キャリア上に封止樹脂層を形成する工程、ならびに
(c)前記封止樹脂層から前記粘着性キャリアを剥離することによって、前記封止樹脂層の表面から前記電子部品の前記電極を露出させる工程
を含んで成ることを特徴とする、請求項1に記載の電子部品パッケージの製造方法。 - 前記工程(a)で配置する前記電子部品として発光素子を含み、
前記工程(b)では前記封止樹脂層の形成に代えて、前記発光素子上に蛍光体層を配置し、該発光素子および該蛍光体層を覆うように透明樹脂層を形成することを特徴とする、請求項11に記載の電子部品パッケージの製造方法。 - 電子部品パッケージであって、
封止樹脂層、
前記封止樹脂層に埋設された電子部品、および
前記電子部品の電極に接合されている金属配線層
を有して成り、
前記金属配線層が、前記電子部品の電極に直接的に接合された第1金属めっき層、該第1金属めっき層に直接的に接合された第2金属めっき層、および、該第2金属めっき層に直接的に接合された金属箔から構成されており、
前記第1金属めっき層と前記金属箔との間に前記第2金属めっき層が少なくとも位置付けられていることを特徴とする、電子部品パッケージ。 - 前記第1金属めっき層が乾式めっき層から成る一方、前記第2金属めっき層が湿式めっき層から成ることを特徴とする、請求項13に記載の電子部品パッケージ。
- 前記金属箔を貫通するように前記第2金属めっき層が局所的に延在していることを特徴とする、請求項13に記載の電子部品パッケージ。
- 前記第1金属めっき層と前記金属箔との間に介在したスペーサ手段が設けられていることを特徴とする、請求項13に記載の電子部品パッケージ。
- 前記スペーサ手段が、前記第1めっき層に向かって局所的に延在する前記金属箔の一部であることを特徴とする、請求項16に記載の電子部品パッケージ。
- 前記スペーサ手段と前記第1金属めっき層との間に接着剤層を更に有して成ることを特徴とする、請求項16に記載の電子部品パッケージ。
- 前記金属箔が18μm〜1000μmの厚さを有することを特徴とする、請求項13に記載の電子部品パッケージ。
- 前記第1金属めっき層がTi、Cr、NiおよびCuから成る群から選択される少なくとも1種類の金属材料を含んで成り、
前記金属箔がCu、Alから成る群から選択される少なくとも1種類の金属材料を含んで成り、また
前記第2金属めっき層がCu、NiおよびAlから成る群から選択される少なくとも1種類の金属材料を含んで成ることを特徴とする、請求項13に記載の電子部品パッケージ。 - 前記電子部品として発光素子が含まれていることを特徴とする、請求項13に記載の電子部品パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012279972 | 2012-12-21 | ||
JP2012279972 | 2012-12-21 | ||
PCT/JP2013/007505 WO2014097645A1 (ja) | 2012-12-21 | 2013-12-20 | 電子部品パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5624699B1 true JP5624699B1 (ja) | 2014-11-12 |
JPWO2014097645A1 JPWO2014097645A1 (ja) | 2017-01-12 |
Family
ID=50978003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014528752A Expired - Fee Related JP5624699B1 (ja) | 2012-12-21 | 2013-12-20 | 電子部品パッケージおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9825209B2 (ja) |
JP (1) | JP5624699B1 (ja) |
WO (1) | WO2014097645A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170103674A (ko) * | 2016-03-04 | 2017-09-13 | 닛토덴코 (상하이 쑹장) 컴퍼니, 리미티드 | 소자 집합체 가고정 시트 및 그 제조 방법 |
KR20170103693A (ko) * | 2016-03-04 | 2017-09-13 | 닛토덴코 (상하이 쑹장) 컴퍼니, 리미티드 | 봉지 광 반도체 소자의 제조 방법 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108091564A (zh) * | 2012-06-29 | 2018-05-29 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子设备 |
JP6620989B2 (ja) | 2015-05-25 | 2019-12-18 | パナソニックIpマネジメント株式会社 | 電子部品パッケージ |
DE102015214219A1 (de) | 2015-07-28 | 2017-02-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Bauelements und ein Bauelement |
EP3148300B1 (en) * | 2015-09-24 | 2023-07-26 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Connection system for electronic components |
DE102019202718B4 (de) | 2019-02-28 | 2020-12-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben |
DE102019202721B4 (de) | 2019-02-28 | 2021-03-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | 3d-flexfolien-package |
DE102019202716B4 (de) | 2019-02-28 | 2020-12-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages |
DE102019202720B4 (de) * | 2019-02-28 | 2021-04-01 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben |
DE102019202715A1 (de) | 2019-02-28 | 2020-09-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Folienbasiertes package mit distanzausgleich |
JP7056628B2 (ja) * | 2019-06-28 | 2022-04-19 | セイコーエプソン株式会社 | 発光装置およびプロジェクター |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250888A (ja) * | 1999-12-22 | 2001-09-14 | General Electric Co <Ge> | フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品 |
JP2002170921A (ja) * | 2000-12-01 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005019754A (ja) * | 2003-06-26 | 2005-01-20 | Sony Corp | 複合部品及びその製造方法 |
JP2009253284A (ja) * | 2008-04-02 | 2009-10-29 | General Electric Co <Ge> | 取外し可能な相互接続構造体の製造方法 |
JP2012134500A (ja) * | 2010-12-22 | 2012-07-12 | General Electric Co <Ge> | 半導体デバイスパッケージを製作するための方法 |
Family Cites Families (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3654097A (en) * | 1969-07-22 | 1972-04-04 | Gen Dynamics Corp | Method of making multilayer printed circuits |
US3934073A (en) * | 1973-09-05 | 1976-01-20 | F Ardezzone | Miniature circuit connection and packaging techniques |
JPS5932915B2 (ja) * | 1981-07-25 | 1984-08-11 | 「弐」夫 甲斐 | スル−ホ−ルを有する配線基板製造方法 |
JPS642330A (en) * | 1987-06-25 | 1989-01-06 | Nippon Mining Co Ltd | Film carrier and manufacture thereof |
JPH0198237A (ja) * | 1987-10-12 | 1989-04-17 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
US4835067A (en) * | 1988-01-21 | 1989-05-30 | Electro Alloys Corp. | Corrosion resistant electroplating process, and plated article |
US4889584A (en) | 1989-03-31 | 1989-12-26 | Meiko Electronics Co., Ltd. | Method of producing conductor circuit boards |
JP2941523B2 (ja) | 1991-10-25 | 1999-08-25 | ローム株式会社 | 半導体装置 |
EP0605179B1 (en) * | 1992-12-22 | 1997-05-02 | Citizen Watch Co. Ltd. | Hard carbon coating-clad base material |
US5656550A (en) * | 1994-08-24 | 1997-08-12 | Fujitsu Limited | Method of producing a semicondutor device having a lead portion with outer connecting terminal |
KR0169820B1 (ko) | 1995-08-22 | 1999-01-15 | 김광호 | 금속 회로 기판을 갖는 칩 스케일 패키지 |
JP3728847B2 (ja) | 1997-02-04 | 2005-12-21 | 株式会社日立製作所 | マルチチップモジュールおよびその製造方法 |
US6319834B1 (en) | 1999-08-18 | 2001-11-20 | Advanced Micro Devices, Inc. | Method and apparatus for improved planarity metallization by electroplating and CMP |
US6242282B1 (en) * | 1999-10-04 | 2001-06-05 | General Electric Company | Circuit chip package and fabrication method |
US6453549B1 (en) | 1999-12-13 | 2002-09-24 | International Business Machines Corporation | Method of filling plated through holes |
JP2001217354A (ja) * | 2000-02-07 | 2001-08-10 | Rohm Co Ltd | 半導体チップの実装構造、および半導体装置 |
EP1990833A3 (en) * | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
US6566258B1 (en) | 2000-05-10 | 2003-05-20 | Applied Materials, Inc. | Bi-layer etch stop for inter-level via |
CN1901181B (zh) * | 2000-09-25 | 2012-09-05 | 揖斐电株式会社 | 半导体元件及其制造方法、多层印刷布线板及其制造方法 |
US6452258B1 (en) * | 2000-11-06 | 2002-09-17 | Lucent Technologies Inc. | Ultra-thin composite surface finish for electronic packaging |
JP3692314B2 (ja) * | 2001-07-17 | 2005-09-07 | 日東電工株式会社 | 配線回路基板 |
KR100447968B1 (ko) | 2001-08-07 | 2004-09-10 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
US20030060041A1 (en) | 2001-09-21 | 2003-03-27 | Intel Corporation | Dual-stack, ball-limiting metallurgy and method of making same |
JP3900961B2 (ja) * | 2002-02-18 | 2007-04-04 | 日立電線株式会社 | 樹脂接着用銅箔およびその製造方法 |
JP3682654B2 (ja) * | 2002-09-25 | 2005-08-10 | 千住金属工業株式会社 | 無電解Niメッキ部分へのはんだ付け用はんだ合金 |
JP4101705B2 (ja) * | 2003-06-18 | 2008-06-18 | 三菱伸銅株式会社 | 金属層形成方法 |
DE10334576B4 (de) | 2003-07-28 | 2007-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse |
FI117814B (fi) | 2004-06-15 | 2007-02-28 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
WO2006005062A2 (en) | 2004-06-30 | 2006-01-12 | Cree, Inc. | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices |
FI117369B (fi) | 2004-11-26 | 2006-09-15 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
JP4449724B2 (ja) | 2004-12-08 | 2010-04-14 | 株式会社デンソー | 半導体モジュール |
JP2006278774A (ja) * | 2005-03-29 | 2006-10-12 | Hitachi Cable Ltd | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 |
JP4902558B2 (ja) * | 2007-01-31 | 2012-03-21 | 三洋電機株式会社 | 半導体モジュールの製造方法 |
JP2008251644A (ja) | 2007-03-29 | 2008-10-16 | Sharp Corp | 半導体発光装置 |
US8237259B2 (en) | 2007-06-13 | 2012-08-07 | Infineon Technologies Ag | Embedded chip package |
US9953910B2 (en) | 2007-06-21 | 2018-04-24 | General Electric Company | Demountable interconnect structure |
US20080318055A1 (en) | 2007-06-21 | 2008-12-25 | General Electric Company | Recoverable electronic component |
JP5155616B2 (ja) | 2007-07-25 | 2013-03-06 | 沖プリンテッドサーキット株式会社 | Rfidタグ、rfidシステムおよびrfidタグの製造方法 |
TWI364801B (en) | 2007-12-20 | 2012-05-21 | Chipmos Technologies Inc | Dice rearrangement package structure using layout process to form a compliant configuration |
JP2009182272A (ja) * | 2008-01-31 | 2009-08-13 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
TW200947740A (en) | 2008-05-05 | 2009-11-16 | Univ Nat Central | Process for encapsulating LED chip by fluorescent material |
FI123205B (fi) | 2008-05-12 | 2012-12-31 | Imbera Electronics Oy | Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi |
US20090289362A1 (en) * | 2008-05-21 | 2009-11-26 | Texas Instruments Incorporated | Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias |
WO2010018708A1 (ja) | 2008-08-12 | 2010-02-18 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法及び部品内蔵モジュール |
JP2010080528A (ja) | 2008-09-24 | 2010-04-08 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
US8569892B2 (en) | 2008-10-10 | 2013-10-29 | Nec Corporation | Semiconductor device and manufacturing method thereof |
JP5382911B2 (ja) * | 2008-11-12 | 2014-01-08 | 東洋鋼鈑株式会社 | 酸化物超電導線材用金属積層基板の製造方法及び該基板を用いた酸化物超電導線材 |
JP5147677B2 (ja) | 2008-12-24 | 2013-02-20 | 新光電気工業株式会社 | 樹脂封止パッケージの製造方法 |
WO2011062252A1 (ja) | 2009-11-19 | 2011-05-26 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法および部品内蔵モジュール |
JP5577694B2 (ja) | 2009-12-24 | 2014-08-27 | 株式会社村田製作所 | 部品内蔵モジュール |
JP5450885B2 (ja) * | 2010-04-02 | 2014-03-26 | インクテック カンパニー リミテッド | 両面プリント回路基板の製造方法 |
JP5647492B2 (ja) | 2010-11-15 | 2014-12-24 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
JP2012182604A (ja) | 2011-03-01 | 2012-09-20 | Panasonic Corp | 弾性波フィルタ部品 |
JP5118238B2 (ja) * | 2011-06-27 | 2013-01-16 | ファナック株式会社 | 耐食性と歩留まりを向上させたプリント基板 |
US8900929B2 (en) | 2012-03-21 | 2014-12-02 | Stats Chippac, Ltd. | Semiconductor device and method for forming openings and trenches in insulating layer by first LDA and second LDA for RDL formation |
JP5521130B1 (ja) | 2012-08-30 | 2014-06-11 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
-
2013
- 2013-12-20 US US14/422,972 patent/US9825209B2/en not_active Expired - Fee Related
- 2013-12-20 JP JP2014528752A patent/JP5624699B1/ja not_active Expired - Fee Related
- 2013-12-20 WO PCT/JP2013/007505 patent/WO2014097645A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250888A (ja) * | 1999-12-22 | 2001-09-14 | General Electric Co <Ge> | フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品 |
JP2002170921A (ja) * | 2000-12-01 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005019754A (ja) * | 2003-06-26 | 2005-01-20 | Sony Corp | 複合部品及びその製造方法 |
JP2009253284A (ja) * | 2008-04-02 | 2009-10-29 | General Electric Co <Ge> | 取外し可能な相互接続構造体の製造方法 |
JP2012134500A (ja) * | 2010-12-22 | 2012-07-12 | General Electric Co <Ge> | 半導体デバイスパッケージを製作するための方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170103674A (ko) * | 2016-03-04 | 2017-09-13 | 닛토덴코 (상하이 쑹장) 컴퍼니, 리미티드 | 소자 집합체 가고정 시트 및 그 제조 방법 |
KR20170103693A (ko) * | 2016-03-04 | 2017-09-13 | 닛토덴코 (상하이 쑹장) 컴퍼니, 리미티드 | 봉지 광 반도체 소자의 제조 방법 |
KR102345275B1 (ko) | 2016-03-04 | 2021-12-29 | 닛토덴코 (상하이 쑹장) 컴퍼니, 리미티드 | 소자 집합체 가고정 시트 및 그 제조 방법 |
KR102409005B1 (ko) * | 2016-03-04 | 2022-06-14 | 닛토덴코 (상하이 쑹장) 컴퍼니, 리미티드 | 봉지 광 반도체 소자의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
WO2014097645A1 (ja) | 2014-06-26 |
JPWO2014097645A1 (ja) | 2017-01-12 |
US20150221842A1 (en) | 2015-08-06 |
US9825209B2 (en) | 2017-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5624699B1 (ja) | 電子部品パッケージおよびその製造方法 | |
JP5521130B1 (ja) | 電子部品パッケージおよびその製造方法 | |
JP5624700B1 (ja) | 電子部品パッケージおよびその製造方法 | |
JP5624698B1 (ja) | 電子部品パッケージおよびその製造方法 | |
KR101150322B1 (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
JP6620989B2 (ja) | 電子部品パッケージ | |
JP5624697B1 (ja) | 電子部品パッケージおよびその製造方法 | |
US9373762B2 (en) | Electronic part package | |
JP5624696B1 (ja) | 電子部品パッケージおよびその製造方法 | |
JP5734624B2 (ja) | 半導体パッケージの製造方法 | |
JP6868455B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP3914094B2 (ja) | 半導体装置 | |
CN215266272U (zh) | 基于铜箔载板的高散热板级扇出封装结构 | |
JP2016004915A (ja) | 電子部品パッケージの製造方法および電子部品パッケージ | |
JP2016086082A (ja) | 電子部品パッケージおよびその製造方法 | |
CN215266271U (zh) | 基于铜箔载板的正反面芯片集成封装结构 | |
JP2015233092A (ja) | 電子部品パッケージの製造方法および電子部品パッケージ | |
JP5756321B2 (ja) | 放熱部材及び半導体モジュール | |
CN113327900A (zh) | 基于铜箔载板的高散热板级扇出封装结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140926 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5624699 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |