JP2005011906A - リードフレームとその製造方法及び半導体装置 - Google Patents
リードフレームとその製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2005011906A JP2005011906A JP2003172467A JP2003172467A JP2005011906A JP 2005011906 A JP2005011906 A JP 2005011906A JP 2003172467 A JP2003172467 A JP 2003172467A JP 2003172467 A JP2003172467 A JP 2003172467A JP 2005011906 A JP2005011906 A JP 2005011906A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- external connection
- frame
- semiconductor chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半導体チップ上の電極パッドの配置を、外部接続リードの配列による制約を低減し、自由度を向上させる。
【解決手段】一方の端部がフレーム枠部（４）と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する領域を有する外部接続リード（１）を備えたリードフレーム（１００）において、外部接続リード（１）のインナーリード部（２）における少なくともワイヤーボンド接続領域を、半導体チップの端辺と実質的に平行または垂直に配置した形状にする。
【選択図】 図１
【解決手段】一方の端部がフレーム枠部（４）と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する領域を有する外部接続リード（１）を備えたリードフレーム（１００）において、外部接続リード（１）のインナーリード部（２）における少なくともワイヤーボンド接続領域を、半導体チップの端辺と実質的に平行または垂直に配置した形状にする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、リードフレームを用いた樹脂封止型半導体装置に関するものであり、特にリードオンチップ（ＬＯＣ： Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造用リードフレームおよびそれを用いた半導体装置に関する。
【０００２】
【従来の技術】
図７に、一般的な従来のダイパッドを備えたリードフレーム２００の概略パターンを示す。本リードフレーム２００は、ＦｅまたはＣｕ等を主成分とした合金からなる板を、エッチングもしくはプレス加工によってパターンが形成される（下記特許文献１）。リードフレーム２００は、半導体チップを搭載の範囲であり、中心部から放射状に外周へ延びた形状で形成される。半導体装置において封止樹脂内に位置するインナーリード部２と、半導体装置において、封止樹脂外に位置するアウターリード部３とによって構成される外部接続リード部１は、周囲の枠部４と一体的に形成されている。２１は封止樹脂領域である。
【０００３】
図８に、前記従来のリードフレーム２００を用い、インナーリード部２の先端部分に固定された半導体チップ４１上の電極パッド８を外部接続リード１と金属細線で結線した状態図を示す。図９にその結線関係を示す。従来のリードフレーム２００の場合では、半導体チップ４１は、外部接続リード部１のインナーリード部２の先端に、絶縁性の接合部材により固定され、半導体チップ４１上の電極パッド８は金属細線７により、外部接続リード部１のインナーリード部２とが接続される。
【０００４】
ここで、電極パッド８は、右上部を起点として時計回りにＰ１〜Ｐ４０までの電極パッドナンバー５が、また外部接続リード１は、右上部を起点として時計回りにＬ１〜Ｌ４０までの外部接続リードナンバー６が付与されている。ところで、図９に示す結線関係にあるように、電極バッド８は、結線する外部接続リード１と同じ配列で配置されることにより、図８のように金属細線が整然と配置されることになる。
【０００５】
しかし、半導体製品には、複数のユーザーに販売するものがあり、ユーザーの要望により、電極パッドの配置の変更を求められることも少なくない。このような場合、これまでは、半導体チップ上の電極パッドの配置を要望毎に変更していたが、対応工数の発生や修正に伴う費用の発生などの問題があった。また、製品によっては、設計上の問題により、電極パッド配置の変更が困難な場合もあり、前記のように、電極パッドの配置と外部リードの配置が整然と配置されるとは限らない。
【０００６】
このような場合の事例として、従来のリードフレーム２００に、図９の結線関係の半導体チップを搭載した場合の結線図を図１０に示す。
【０００７】
図１０に、一般的な従来のリードフレーム２００を用い、図１１の結線関係に基づき、半導体チップ４０上に形成された電極パッド８と、外部接続リード１のインナーリード部２を金属細線７で接続した状態を示す。ここで、前記のように電極パッド８は電極パッドナンバー５が、外部接続リード１には外部接続リードナンバー６が付与されている。図１１に示す結線関係は、図９に示す結線関係とは異なり電極パッドナンバー５と外部接続リードナンバー６が配列順の結線関係とはなっておらず、リードＮｏ．Ｌ１はパッドＮｏ．Ｐ３９と、リードＮｏ．Ｌ２はパッドＮｏ．Ｐ３と、リードＮｏ．Ｌ３はパッドＮｏ．Ｐ２と、リードＮｏ．Ｌ７はパッドＮｏ．Ｐ８と、リードＮｏ．Ｌ８はパッドＮｏ．Ｐ７と、リードＮｏ．Ｌ１０はパッドＮｏ．Ｐ１５と、リードＮｏ．Ｌ１１はパッドＮｏ．Ｐ１２と、リードＮｏ．Ｌ１２はパッドＮｏ．Ｐ１０と、リードＮｏ．Ｌ１３はパッドＮｏ．Ｐ１４と、リードＮｏ．Ｌ１４はパッドＮｏ．Ｐ１１と、リードＮｏ．Ｌ１５はパッドＮｏ．Ｐ１３と、リードＮｏ．Ｌ１６はパッドＮｏ．Ｐ１７と、リードＮｏ．Ｌ１７はパッドＮｏ．Ｐ１６と、リードＮｏ．Ｌ１８はパッドＮｏ．Ｐ１９と、リードＮｏ．Ｌ１９はパッドＮｏ．Ｐ２０と、リードＮｏ．Ｌ２０はパッドＮｏ．Ｐ１８と、リードＮｏ．Ｌ３０はパッドＮｏ．Ｐ３１と、リードＮｏ．Ｌ３１はパッドＮｏ．Ｐ３０と、リードＮｏ．Ｌ３３はパッドＮｏ．Ｐ３４と、リードＮｏ．Ｌ３４はパッドＮｏ．Ｐ３３と、リードＮｏ．Ｌ３６はパッドＮｏ．Ｐ３７と、リードＮｏ．Ｌ３７はパッドＮｏ．Ｐ３８と、リードＮｏ．Ｌ３９はパッドＮｏ．Ｐ３６とが接続され、図９の結線関係とは異なり、結線順が部分的に入れ替わる接続となっている。したがって、図１０にあるように、従来のリードフレーム２００で図１１に示す結線関係を実現しようとすると、金属細線７を交差させて接続しなければならず、半導体装置の信頼性の低下を招くことになる。
【０００８】
【特許文献１】
特開平９−１３９４５５号
【０００９】
【発明が解決しようとする課題】
前記従来のＬＯＣ構造用リードフレームでは、外部接続リードのインナーリード部が、半導体装置の中心部から直線的な放射形状をしていることから、接続する外部接続リードの配列にあわせて、半導体素子上に形成される電極パッドを配列する必要性があった。
【００１０】
【課題を解決するための手段】
本発明のリードフレームは、一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リードを備えたリードフレームにおいて、前記外部接続リードのインナーリード部における少なくともワイヤーボンド接続領域を、前記半導体チップの端辺と実質的に平行または垂直に配置したことを特徴とする。
【００１１】
前記リードフレームにおいては、外部接続リードのうち、一方向の外部接続リードは連続して形成された後、半導体実装領域で分離され、前記一方向と直交する外部接続リードは中央部から両側に向かって複数本が略Ｕ字形に連続して形成された後、半導体実装領域で分離されていることが好ましい。
【００１２】
本発明の別のリードフレームは、一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リードを備えたリードフレームにおいて、半導体チップの各端辺に対し平行な先端部を有する第１のインナーリードと、垂直な先端部を有する第２のインナーリードを併設したことを特徴とする。
【００１３】
本発明の製造方法は、前記いずれかのリードフレームを製造する方法であって、金属平板を外部接続リードに形成する際、インナーリード部において１本以上の別の端子とつながった形状に形成し、その後、インナーリード部における少なくともワイヤーボンド接続領域で分離することを特徴とする。
【００１４】
本発明の半導体装置は、前記いずれかのリードフレームを用いた半導体装置であって、一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リード部を備えたリードフレームと、前記外部接続リード部の上面に保持された半導体チップと、前記外部接続リード部と前記半導体チップを接合させる接着部と、前記半導体チップと前記外部接続リード部を電気的に接続する金属細線とを樹脂により一体的に封止したことを特徴とする。
【００１５】
【発明の実施の形態】
本発明のリードフレームは、一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リード部を備えたリードフレームにおいて、前記インナーリードのワイヤーボンド接続領域を半導体チップの端辺と実質的に平行または垂直に配置している。前記において、実質的に平行または垂直とは、多少の角度は許容されることを意味し、好ましくは基準線から±１０°の範囲に入る角度である。
【００１６】
また、本発明の別のリードフレームは、半導体チップの各端辺に対し平行な先端部を有する第１のインナーリードと、垂直な先端部を有する第２のインナーリードを併設している。この構成において、インナーリードに設けた半導体チップの端辺と平行あるいは垂直な領域を金属細線の接続領域とすることにより、半導体チップ上に形成される電極パッドの配置の自由度を向上させる。また、金属細線が交差することなく整然と配置されることから、製品の信頼性を確保できる。
【００１７】
（第１の実施形態）
本発明の第１の実施形態について、以下、図面を参照しながら説明する。
【００１８】
図１に本発明の第１の実施形態に係るリードフレームの平面図を示す。図１に示すリードフレーム１００は、ＦｅもしくはＣｕ等を主成分とした合金を、圧延により０．１ｍｍ〜０．５ｍｍ程度の厚みまで薄くした金属板を用いて、エッチングもしくはプレス加工により、パターンが形成される。ＬＯＣ構造用リードフレーム１００は、外部接続リード１とフレーム枠４を含んで構成される。また外部接続リード１は、半導体装置の封止樹脂内に位置するインナーリード部２と、半導体装置の封止樹脂の外部に位置するアウターリード部３を含んで構成される。このＬＯＣ構造用リードフレーム１００は、一般的な従来のＬＯＣ構造用リードフレーム２００を示した図６に対し、インナーリード部２の先端部分に搭載される半導体チップの端辺と平行もしくは垂直に配置された形状を有する。また、外部接続リード１には、二次実装性を向上させる目的などから、銀めっきが施される。近年は、鉛フリー化がすすみ、Ｐｄなどの材料を用いためっきが施されることも増えてきている。２１は封止樹脂領域である（以下の図面においても同じ）。
【００１９】
次に、図２に本発明の第１の実施形態に係るリードフレームを用いた配線例を示し、図３にその結線関係を示す。この結線関係は、電極パッド配列ナンバー５と外部接続リードナンバー６の順序が一致していないため、図１０に示すように、前記従来のリードフレーム２００では、金属細線７が交差しており、接続に安定性がなく、信頼性の低い状態にあるが、図２のリードフレーム１００では、金属細線７は交差することなく、整然と配置される。
【００２０】
次に、図４Ａ−Ｂに本発明の第１の実施形態に係るリードフレームを用いた半導体装置を示しており、図４Ａは外形の平面図、図４Ｂは図４ＡのＩ−Ｉ線断面図である。
【００２１】
図４Ｂに示すように、外部接続リード１の封止樹脂２０内に位置するインナーリード部２の中央部先端付近に、絶縁性接合部材３０により、半導体集積回路を有する半導体チップ４０が保持されており、この半導体チップ４０の上面に形成される複数の電極パッド８は、一般的に金からなる直径２０μｍ〜４０μｍ程度の金属細線７を介して、インナーリード部２と接続されている。１０は外部接続リード１の分離個所である。
【００２２】
電極パッド８と外部接続リード１の接続関係によって、インナーリード部２の半導体チップ４０に対して平行もしくは垂直に配置された形状により、半導体チップ４０上に形成される電極パッドの配置の自由度を向上させ、かつ金属細線７が交差することのない信頼性の高い結線ができる。３はアウターリード部である。さらに、インナーリード部２、接合部材３０、半導体チップ４０及び金属細線７は、熱硬化性のエポキシ系樹脂からなる封止樹脂２０により一体に成形される。このあと、フレーム枠からリードフレームを切り離すと同時に、不要部分を切り取り、個片化され半導体装置となる。なお、金属細線７を構成する材料は、金に限らず、銅やアルミニウム等の導電性材料であればよい。
【００２３】
図５Ａ−Ｃは、本発明の第１の実施形態に係るリードフレームの形状成形の製造工程を示し、図５Ａは金属平板、図５Ｂは基本パターン平面図、図５Ｃは最終形状平面図である。図５Ａに示された金属平板９は、一例として帯状に圧延されたＦｅもしくはＣｕなどを主成分とした合金を用いる。この金属平板９にパターニング加工して、図５Ｂに示すように、外部接続リード１がインナーリード部２の領域内で、２本がつながっている基本パターンが成形される。すなわち、上と下は中央部から両側に向かって順番に２本が略Ｕ字形状につながり、左右は横方向に２本がつながっている。つながっている外部接続リード１は２本とは限らず、３本以上でもかまわない。また、つながっている端子はどの端子であってもかまわない。
【００２４】
次に、図５Ｂでつながっている外部接続リード１を、プレス加工もしくはエッチング加工により分離個所１０で分離し、インナーリード部２の中央部の先端を成形する。このとき、図１のように中心部での分離にかぎらず、図５Ｃにあるように、半導体チップに応じて分離位置を定めることにより、製品毎に自由度を向上させることもできる。すなわち、分離個所１０は半導体実装領域に存在させればよい。分離個所１０の分離幅の距離は、リードフレーム材料の金属平板９の材質と厚みによって異なる。
【００２５】
（第２の実施形態）
本発明の第１の実施形態における変形例について、以下、図面を参照しながら説明する。
【００２６】
図６に、本発明の第２の実施形態に係るリードフレームの平面図を示す。図６に示すリードフレーム１０１は、図１に示す前述の第１の実施形態同様に、ＦｅもしくはＣｕ等を主成分とした合金を、圧延により０．１ｍｍ〜０．５ｍｍ程度の厚みまで薄くした金属板を用いて、エッチングもしくはプレス加工により、パターンが形成される。ＬＯＣ構造用リードフレーム１０１は、外部接続リード１とフレーム枠４を含んで構成される。また外部接続リード１は、半導体装置の封止樹脂内に位置するインナーリード部２と、半導体装置の封止樹脂の外部に位置するアウターリード部３を含んで構成される。このＬＯＣ構造用リードフレーム１０１は、一般的な従来のＬＯＣ構造用リードフレーム２００を示した図６に対し、インナーリード部２の先端部分に搭載される半導体チップの端辺と平行もしくは垂直に配置された形状を有する。また、外部接続リード１には、二次実装性を向上させる目的などから、銀めっきが施される。近年は、鉛フリー化がすすみ、Ｐｄなどの材料を用いためっきが施されることも増えてきている。図１の実施例と同様に、図６のような形状でも電極パッドの配置の自由度を向上させることができる。
【００２７】
【発明の効果】
以上説明したように、本発明のリードフレームを用い、インナーリードに金属細線を接続可能な半導体素子の端辺と平行又は垂直な領域を設けることにより、半導体チップ上に形成する電極パッドの配置の自由度を向上させることが可能となり、金属細線が交差することなく整然とした配置が可能であることから、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるリードフレームを示す平面図である。
【図２】本発明の第１の実施形態にかかるリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した状態を示す図である。
【図３】本発明の第１の実施形態にかかるリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した際の電極パッドと外部接続リードの関係を示す表である。
【図４】本発明の第１の実施形態にかかるリードフレームを用いた半導体装置を示し、Ａ図は外形の平面図、Ｂ図はＡ図のＩ−Ｉ断面図である。
【図５】本発明の第１の実施形態に係るリードフレームの形状成形の製造工程を示す図である。Ａ図は金属平板、Ｂ図は基本パターン平面図、Ｃ図は最終形状平面図である。
【図６】本発明の第２の実施形態にかかるリードフレームを示す平面図である。
【図７】従来例のリードフレームの平面図である。
【図８】従来例のリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した状態を示す図である。
【図９】従来例のリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した際の一般的な電極パッドと外部接続リードの関係を示す表である。
【図１０】従来例のリードフレームを用い、図１１に示す半導体チップと外部接続リードの接続関係に基づき配線した状態を示す図である。
【図１１】従来例のリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した際の一般的な電極パッドと外部接続リードの関係を示す別の表である。
【符号の説明】
１ 外部接続リード
２ インナーリード部
３ アウターリード部
４ フレーム枠
５ 電極パッド配列ナンバー
６ 外部接続リード配列ナンバー
７ 金属細線
８ 電極パッド
９ 金属平板（リードフレーム材）
１０ 分離箇所
２０ 封止樹脂
２１ 封止樹脂領域
３０ 絶縁性接合部材
４０，４１ 半導体チップ
１００，１０１，１０２，２００ リードフレーム
【発明の属する技術分野】
本発明は、リードフレームを用いた樹脂封止型半導体装置に関するものであり、特にリードオンチップ（ＬＯＣ： Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造用リードフレームおよびそれを用いた半導体装置に関する。
【０００２】
【従来の技術】
図７に、一般的な従来のダイパッドを備えたリードフレーム２００の概略パターンを示す。本リードフレーム２００は、ＦｅまたはＣｕ等を主成分とした合金からなる板を、エッチングもしくはプレス加工によってパターンが形成される（下記特許文献１）。リードフレーム２００は、半導体チップを搭載の範囲であり、中心部から放射状に外周へ延びた形状で形成される。半導体装置において封止樹脂内に位置するインナーリード部２と、半導体装置において、封止樹脂外に位置するアウターリード部３とによって構成される外部接続リード部１は、周囲の枠部４と一体的に形成されている。２１は封止樹脂領域である。
【０００３】
図８に、前記従来のリードフレーム２００を用い、インナーリード部２の先端部分に固定された半導体チップ４１上の電極パッド８を外部接続リード１と金属細線で結線した状態図を示す。図９にその結線関係を示す。従来のリードフレーム２００の場合では、半導体チップ４１は、外部接続リード部１のインナーリード部２の先端に、絶縁性の接合部材により固定され、半導体チップ４１上の電極パッド８は金属細線７により、外部接続リード部１のインナーリード部２とが接続される。
【０００４】
ここで、電極パッド８は、右上部を起点として時計回りにＰ１〜Ｐ４０までの電極パッドナンバー５が、また外部接続リード１は、右上部を起点として時計回りにＬ１〜Ｌ４０までの外部接続リードナンバー６が付与されている。ところで、図９に示す結線関係にあるように、電極バッド８は、結線する外部接続リード１と同じ配列で配置されることにより、図８のように金属細線が整然と配置されることになる。
【０００５】
しかし、半導体製品には、複数のユーザーに販売するものがあり、ユーザーの要望により、電極パッドの配置の変更を求められることも少なくない。このような場合、これまでは、半導体チップ上の電極パッドの配置を要望毎に変更していたが、対応工数の発生や修正に伴う費用の発生などの問題があった。また、製品によっては、設計上の問題により、電極パッド配置の変更が困難な場合もあり、前記のように、電極パッドの配置と外部リードの配置が整然と配置されるとは限らない。
【０００６】
このような場合の事例として、従来のリードフレーム２００に、図９の結線関係の半導体チップを搭載した場合の結線図を図１０に示す。
【０００７】
図１０に、一般的な従来のリードフレーム２００を用い、図１１の結線関係に基づき、半導体チップ４０上に形成された電極パッド８と、外部接続リード１のインナーリード部２を金属細線７で接続した状態を示す。ここで、前記のように電極パッド８は電極パッドナンバー５が、外部接続リード１には外部接続リードナンバー６が付与されている。図１１に示す結線関係は、図９に示す結線関係とは異なり電極パッドナンバー５と外部接続リードナンバー６が配列順の結線関係とはなっておらず、リードＮｏ．Ｌ１はパッドＮｏ．Ｐ３９と、リードＮｏ．Ｌ２はパッドＮｏ．Ｐ３と、リードＮｏ．Ｌ３はパッドＮｏ．Ｐ２と、リードＮｏ．Ｌ７はパッドＮｏ．Ｐ８と、リードＮｏ．Ｌ８はパッドＮｏ．Ｐ７と、リードＮｏ．Ｌ１０はパッドＮｏ．Ｐ１５と、リードＮｏ．Ｌ１１はパッドＮｏ．Ｐ１２と、リードＮｏ．Ｌ１２はパッドＮｏ．Ｐ１０と、リードＮｏ．Ｌ１３はパッドＮｏ．Ｐ１４と、リードＮｏ．Ｌ１４はパッドＮｏ．Ｐ１１と、リードＮｏ．Ｌ１５はパッドＮｏ．Ｐ１３と、リードＮｏ．Ｌ１６はパッドＮｏ．Ｐ１７と、リードＮｏ．Ｌ１７はパッドＮｏ．Ｐ１６と、リードＮｏ．Ｌ１８はパッドＮｏ．Ｐ１９と、リードＮｏ．Ｌ１９はパッドＮｏ．Ｐ２０と、リードＮｏ．Ｌ２０はパッドＮｏ．Ｐ１８と、リードＮｏ．Ｌ３０はパッドＮｏ．Ｐ３１と、リードＮｏ．Ｌ３１はパッドＮｏ．Ｐ３０と、リードＮｏ．Ｌ３３はパッドＮｏ．Ｐ３４と、リードＮｏ．Ｌ３４はパッドＮｏ．Ｐ３３と、リードＮｏ．Ｌ３６はパッドＮｏ．Ｐ３７と、リードＮｏ．Ｌ３７はパッドＮｏ．Ｐ３８と、リードＮｏ．Ｌ３９はパッドＮｏ．Ｐ３６とが接続され、図９の結線関係とは異なり、結線順が部分的に入れ替わる接続となっている。したがって、図１０にあるように、従来のリードフレーム２００で図１１に示す結線関係を実現しようとすると、金属細線７を交差させて接続しなければならず、半導体装置の信頼性の低下を招くことになる。
【０００８】
【特許文献１】
特開平９−１３９４５５号
【０００９】
【発明が解決しようとする課題】
前記従来のＬＯＣ構造用リードフレームでは、外部接続リードのインナーリード部が、半導体装置の中心部から直線的な放射形状をしていることから、接続する外部接続リードの配列にあわせて、半導体素子上に形成される電極パッドを配列する必要性があった。
【００１０】
【課題を解決するための手段】
本発明のリードフレームは、一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リードを備えたリードフレームにおいて、前記外部接続リードのインナーリード部における少なくともワイヤーボンド接続領域を、前記半導体チップの端辺と実質的に平行または垂直に配置したことを特徴とする。
【００１１】
前記リードフレームにおいては、外部接続リードのうち、一方向の外部接続リードは連続して形成された後、半導体実装領域で分離され、前記一方向と直交する外部接続リードは中央部から両側に向かって複数本が略Ｕ字形に連続して形成された後、半導体実装領域で分離されていることが好ましい。
【００１２】
本発明の別のリードフレームは、一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リードを備えたリードフレームにおいて、半導体チップの各端辺に対し平行な先端部を有する第１のインナーリードと、垂直な先端部を有する第２のインナーリードを併設したことを特徴とする。
【００１３】
本発明の製造方法は、前記いずれかのリードフレームを製造する方法であって、金属平板を外部接続リードに形成する際、インナーリード部において１本以上の別の端子とつながった形状に形成し、その後、インナーリード部における少なくともワイヤーボンド接続領域で分離することを特徴とする。
【００１４】
本発明の半導体装置は、前記いずれかのリードフレームを用いた半導体装置であって、一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リード部を備えたリードフレームと、前記外部接続リード部の上面に保持された半導体チップと、前記外部接続リード部と前記半導体チップを接合させる接着部と、前記半導体チップと前記外部接続リード部を電気的に接続する金属細線とを樹脂により一体的に封止したことを特徴とする。
【００１５】
【発明の実施の形態】
本発明のリードフレームは、一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リード部を備えたリードフレームにおいて、前記インナーリードのワイヤーボンド接続領域を半導体チップの端辺と実質的に平行または垂直に配置している。前記において、実質的に平行または垂直とは、多少の角度は許容されることを意味し、好ましくは基準線から±１０°の範囲に入る角度である。
【００１６】
また、本発明の別のリードフレームは、半導体チップの各端辺に対し平行な先端部を有する第１のインナーリードと、垂直な先端部を有する第２のインナーリードを併設している。この構成において、インナーリードに設けた半導体チップの端辺と平行あるいは垂直な領域を金属細線の接続領域とすることにより、半導体チップ上に形成される電極パッドの配置の自由度を向上させる。また、金属細線が交差することなく整然と配置されることから、製品の信頼性を確保できる。
【００１７】
（第１の実施形態）
本発明の第１の実施形態について、以下、図面を参照しながら説明する。
【００１８】
図１に本発明の第１の実施形態に係るリードフレームの平面図を示す。図１に示すリードフレーム１００は、ＦｅもしくはＣｕ等を主成分とした合金を、圧延により０．１ｍｍ〜０．５ｍｍ程度の厚みまで薄くした金属板を用いて、エッチングもしくはプレス加工により、パターンが形成される。ＬＯＣ構造用リードフレーム１００は、外部接続リード１とフレーム枠４を含んで構成される。また外部接続リード１は、半導体装置の封止樹脂内に位置するインナーリード部２と、半導体装置の封止樹脂の外部に位置するアウターリード部３を含んで構成される。このＬＯＣ構造用リードフレーム１００は、一般的な従来のＬＯＣ構造用リードフレーム２００を示した図６に対し、インナーリード部２の先端部分に搭載される半導体チップの端辺と平行もしくは垂直に配置された形状を有する。また、外部接続リード１には、二次実装性を向上させる目的などから、銀めっきが施される。近年は、鉛フリー化がすすみ、Ｐｄなどの材料を用いためっきが施されることも増えてきている。２１は封止樹脂領域である（以下の図面においても同じ）。
【００１９】
次に、図２に本発明の第１の実施形態に係るリードフレームを用いた配線例を示し、図３にその結線関係を示す。この結線関係は、電極パッド配列ナンバー５と外部接続リードナンバー６の順序が一致していないため、図１０に示すように、前記従来のリードフレーム２００では、金属細線７が交差しており、接続に安定性がなく、信頼性の低い状態にあるが、図２のリードフレーム１００では、金属細線７は交差することなく、整然と配置される。
【００２０】
次に、図４Ａ−Ｂに本発明の第１の実施形態に係るリードフレームを用いた半導体装置を示しており、図４Ａは外形の平面図、図４Ｂは図４ＡのＩ−Ｉ線断面図である。
【００２１】
図４Ｂに示すように、外部接続リード１の封止樹脂２０内に位置するインナーリード部２の中央部先端付近に、絶縁性接合部材３０により、半導体集積回路を有する半導体チップ４０が保持されており、この半導体チップ４０の上面に形成される複数の電極パッド８は、一般的に金からなる直径２０μｍ〜４０μｍ程度の金属細線７を介して、インナーリード部２と接続されている。１０は外部接続リード１の分離個所である。
【００２２】
電極パッド８と外部接続リード１の接続関係によって、インナーリード部２の半導体チップ４０に対して平行もしくは垂直に配置された形状により、半導体チップ４０上に形成される電極パッドの配置の自由度を向上させ、かつ金属細線７が交差することのない信頼性の高い結線ができる。３はアウターリード部である。さらに、インナーリード部２、接合部材３０、半導体チップ４０及び金属細線７は、熱硬化性のエポキシ系樹脂からなる封止樹脂２０により一体に成形される。このあと、フレーム枠からリードフレームを切り離すと同時に、不要部分を切り取り、個片化され半導体装置となる。なお、金属細線７を構成する材料は、金に限らず、銅やアルミニウム等の導電性材料であればよい。
【００２３】
図５Ａ−Ｃは、本発明の第１の実施形態に係るリードフレームの形状成形の製造工程を示し、図５Ａは金属平板、図５Ｂは基本パターン平面図、図５Ｃは最終形状平面図である。図５Ａに示された金属平板９は、一例として帯状に圧延されたＦｅもしくはＣｕなどを主成分とした合金を用いる。この金属平板９にパターニング加工して、図５Ｂに示すように、外部接続リード１がインナーリード部２の領域内で、２本がつながっている基本パターンが成形される。すなわち、上と下は中央部から両側に向かって順番に２本が略Ｕ字形状につながり、左右は横方向に２本がつながっている。つながっている外部接続リード１は２本とは限らず、３本以上でもかまわない。また、つながっている端子はどの端子であってもかまわない。
【００２４】
次に、図５Ｂでつながっている外部接続リード１を、プレス加工もしくはエッチング加工により分離個所１０で分離し、インナーリード部２の中央部の先端を成形する。このとき、図１のように中心部での分離にかぎらず、図５Ｃにあるように、半導体チップに応じて分離位置を定めることにより、製品毎に自由度を向上させることもできる。すなわち、分離個所１０は半導体実装領域に存在させればよい。分離個所１０の分離幅の距離は、リードフレーム材料の金属平板９の材質と厚みによって異なる。
【００２５】
（第２の実施形態）
本発明の第１の実施形態における変形例について、以下、図面を参照しながら説明する。
【００２６】
図６に、本発明の第２の実施形態に係るリードフレームの平面図を示す。図６に示すリードフレーム１０１は、図１に示す前述の第１の実施形態同様に、ＦｅもしくはＣｕ等を主成分とした合金を、圧延により０．１ｍｍ〜０．５ｍｍ程度の厚みまで薄くした金属板を用いて、エッチングもしくはプレス加工により、パターンが形成される。ＬＯＣ構造用リードフレーム１０１は、外部接続リード１とフレーム枠４を含んで構成される。また外部接続リード１は、半導体装置の封止樹脂内に位置するインナーリード部２と、半導体装置の封止樹脂の外部に位置するアウターリード部３を含んで構成される。このＬＯＣ構造用リードフレーム１０１は、一般的な従来のＬＯＣ構造用リードフレーム２００を示した図６に対し、インナーリード部２の先端部分に搭載される半導体チップの端辺と平行もしくは垂直に配置された形状を有する。また、外部接続リード１には、二次実装性を向上させる目的などから、銀めっきが施される。近年は、鉛フリー化がすすみ、Ｐｄなどの材料を用いためっきが施されることも増えてきている。図１の実施例と同様に、図６のような形状でも電極パッドの配置の自由度を向上させることができる。
【００２７】
【発明の効果】
以上説明したように、本発明のリードフレームを用い、インナーリードに金属細線を接続可能な半導体素子の端辺と平行又は垂直な領域を設けることにより、半導体チップ上に形成する電極パッドの配置の自由度を向上させることが可能となり、金属細線が交差することなく整然とした配置が可能であることから、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるリードフレームを示す平面図である。
【図２】本発明の第１の実施形態にかかるリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した状態を示す図である。
【図３】本発明の第１の実施形態にかかるリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した際の電極パッドと外部接続リードの関係を示す表である。
【図４】本発明の第１の実施形態にかかるリードフレームを用いた半導体装置を示し、Ａ図は外形の平面図、Ｂ図はＡ図のＩ−Ｉ断面図である。
【図５】本発明の第１の実施形態に係るリードフレームの形状成形の製造工程を示す図である。Ａ図は金属平板、Ｂ図は基本パターン平面図、Ｃ図は最終形状平面図である。
【図６】本発明の第２の実施形態にかかるリードフレームを示す平面図である。
【図７】従来例のリードフレームの平面図である。
【図８】従来例のリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した状態を示す図である。
【図９】従来例のリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した際の一般的な電極パッドと外部接続リードの関係を示す表である。
【図１０】従来例のリードフレームを用い、図１１に示す半導体チップと外部接続リードの接続関係に基づき配線した状態を示す図である。
【図１１】従来例のリードフレームを用い、半導体チップと外部接続リードを金属細線で配線した際の一般的な電極パッドと外部接続リードの関係を示す別の表である。
【符号の説明】
１ 外部接続リード
２ インナーリード部
３ アウターリード部
４ フレーム枠
５ 電極パッド配列ナンバー
６ 外部接続リード配列ナンバー
７ 金属細線
８ 電極パッド
９ 金属平板（リードフレーム材）
１０ 分離箇所
２０ 封止樹脂
２１ 封止樹脂領域
３０ 絶縁性接合部材
４０，４１ 半導体チップ
１００，１０１，１０２，２００ リードフレーム
Claims (5)
- 一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リードを備えたリードフレームにおいて、
前記外部接続リードのインナーリード部における少なくともワイヤーボンド接続領域を、前記半導体チップの端辺と実質的に平行または垂直に配置したことを特徴とするリードフレーム。 - 前記外部接続リードのうち、一方向の外部接続リードは連続して形成された後、半導体実装領域で分離され、前記一方向と直交する外部接続リードは中央部から両側に向かって複数本が略Ｕ字形に連続して形成された後、半導体実装領域で分離されている請求項１に記載のリードフレーム。
- 一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リードを備えたリードフレームにおいて、
半導体チップの各端辺に対し平行な先端部を有する第１のインナーリードと、垂直な先端部を有する第２のインナーリードを併設したことを特徴とするリードフレーム。 - 請求項１〜３のいずれか１項のリードフレームを製造する方法であって、
金属平板を外部接続リードに形成する際、インナーリード部において１本以上の別の端子とつながった形状に形成し、
その後、インナーリード部における少なくともワイヤーボンド接続領域で分離することを特徴とするリードフレームの製造方法。 - 請求項１〜３のいずれか１項のリードフレームを用いた半導体装置であって、
一方の端部がフレーム枠部と接続され、他方の端部が中心近傍まで延び、半導体チップを保持する範囲を有する外部接続リード部を備えたリードフレームと、
前記外部接続リード部の上面に保持された半導体チップと、
前記外部接続リード部と前記半導体チップを接合させる接着部と、
前記半導体チップと前記外部接続リード部を電気的に接続する金属細線とを樹脂により一体的に封止したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003172467A JP2005011906A (ja) | 2003-06-17 | 2003-06-17 | リードフレームとその製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003172467A JP2005011906A (ja) | 2003-06-17 | 2003-06-17 | リードフレームとその製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005011906A true JP2005011906A (ja) | 2005-01-13 |
Family
ID=34096616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003172467A Pending JP2005011906A (ja) | 2003-06-17 | 2003-06-17 | リードフレームとその製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005011906A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267154A (ja) * | 2008-04-25 | 2009-11-12 | Powertech Technology Inc | リードオンパドル型半導体パッケージ |
-
2003
- 2003-06-17 JP JP2003172467A patent/JP2005011906A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267154A (ja) * | 2008-04-25 | 2009-11-12 | Powertech Technology Inc | リードオンパドル型半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
| JPH03169062A (ja) | 半導体装置 | |
| JPH06252328A (ja) | 半導体素子搭載用のリードフレーム | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JP4547086B2 (ja) | 半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JPS60167454A (ja) | 半導体装置 | |
| TW201216384A (en) | Chip package structure and chip packaging method | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2005011906A (ja) | リードフレームとその製造方法及び半導体装置 | |
| JP2003209132A (ja) | リードフレーム組立体及びそれを使用した半導体装置 | |
| JP2018190882A (ja) | 半導体装置 | |
| JPS58210650A (ja) | 半導体装置 | |
| JP2005116915A (ja) | 半導体装置 | |
| JP2006032871A (ja) | 半導体装置 | |
| JPS62296528A (ja) | 樹脂封止型半導体装置 | |
| JPH03109760A (ja) | 半導体装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPH01206660A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP3847997B2 (ja) | 半導体装置及び両面ｍｃｐチップ | |
| JP2005026520A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| US20090079045A1 (en) | Package structure and manufacturing method thereof | |
| JPH0737931A (ja) | テープキャリア型半導体装置 | |
| JPS62169461A (ja) | 半導体装置 | |
| JP2006019531A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |