JP2005009916A - 周波数測定装置 - Google Patents
周波数測定装置 Download PDFInfo
- Publication number
- JP2005009916A JP2005009916A JP2003171760A JP2003171760A JP2005009916A JP 2005009916 A JP2005009916 A JP 2005009916A JP 2003171760 A JP2003171760 A JP 2003171760A JP 2003171760 A JP2003171760 A JP 2003171760A JP 2005009916 A JP2005009916 A JP 2005009916A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- frequency
- counter
- count
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
【解決手段】一定周波数のクロックを分周し、この分周した出力のエッジの数を数えることにより、分周出力の周期の単位で入力信号の周期を測定し、入力信号の最初と最後のエッジの直前の前記分周出力のエッジから前記入力信号のエッジまでの間前記クロックをカウントしてその間の時間を求め、これらの時間で分周出力の周期単位で求めた入力信号の周期を補正するようにした。全周波数領域を単一のアルゴリズムで演算できるので、周波数測定値の連続性を確保できる。
【選択図】 図1
Description
この発明は、周波数を測定する装置に関し、特に回転体の回転速度などを測定するのに用いて好適な周波数測定装置に関するものである。
【0001】
【従来の技術】
図4に周波数測定装置の構成を示す。図4において、カウンタ81は入力信号をカウントし、ラッチ82は信号MCLK1の立ち上がりでカウンタ81のカウント値をラッチする。MCLK1はカウンタ81および図示しないCPUにも入力され、その立ち上がりでカウント値をクリアすると共にCPUに割り込みを発生させる。CPUはこの割り込みでラッチ82にラッチされたカウント値N1を読み込む
【0002】
また、カウンタ91はMCLK1より高速のクロックMCLK2をカウントし、ラッチ92は入力信号の立ち上がりでカウンタ91のカウント値をラッチする。この入力信号はカウンタ91および図示しないCPUにも入力され、その立ち上がりでカウント値をクリアすると共にCPUに割り込みを発生させる。CPUはこの割り込みでラッチ92にラッチされたカウント値N2を読み込む
【0003】
この周波数測定装置は入力信号の周波数によって2種類の測定回路でその周波数を測定する。このことを図5に基づいて説明する。図5(1)は測定周期に比べて入力信号の周波数が十分高い場合の測定であり、(1−1)はMCLK1、(1−2)は入力信号の波形である。カウンタ81はMCLK1の立ち上がりからその次の立ち上がりまでの間入力信号をカウントする。
【0004】
このカウント値N1はラッチ82にラッチされてCPUに読み込まれる。CPUは下記(2)式によって入力信号の周波数を算出する。但し、T1はMCLK1の周期である。
入力信号の周波数=N1/T1 ・・・・・・・・ (2)
【0005】
入力信号の周波数が測定周期より低い場合は、(2)の測定を用いる。(2−1)はMCLK2、(2−2)は入力信号の波形である。カウンタ91は入力信号の立ち上がりからその次の立ち上がりまでの期間、MCLK2をカウントする。このカウント値N2はラッチ92にラッチされてCPUに読み込まれる。CPUは下記(3)式によって入力信号の周波数を算出する。但し、T2はMCLK2の周期である。
入力信号の周波数=1/(T2×N2) ・・・・・・・・ (3)
【発明が解決しようとする課題】
しかしながら、このような周波数測定装置には、次のような課題があった。
【0006】
前述したように、CPUは入力信号の周波数によって前記(2)式か(3)式のどちらを用いるかを判断しなければならず、ソフトウエアが複雑になるという課題があった。
【0007】
また、(2)式は入力信号の周波数が高くなるほど分解能が高くなり、(3)式では周波数が低くなるほど分解能が高くなる。そのため、(2)式と(3)式を切り換えるところで連続性が保たれず、かつ切り換え付近で分解能が低下してしまうという課題もあった。
【0008】
さらに、2種類のアルゴリズムを搭載しなければならないので、コストアップになってしまうという課題もあった。
【0009】
従って本発明の目的は、低い周波数から高い周波数まで連続して同じ手法で測定することができる周波数測定装置を提供することにある。
【0010】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項1記載の発明は、
入力信号の周波数を測定する周波数測定装置において、
周期が一定なクロックを分周する分周カウンタと、
前記入力信号のエッジ個数をカウントし、前記分周カウンタの分周クロックのタイミングでカウントがラッチされる第1のカウンタと、
前記分周カウンタの分周クロックでカウントがクリアされ、前記入力信号の最初のエッジ発生時までの第1のカウントと前記入力信号の最後のエッジ発生時までの第2カウントとがラッチされる第2のカウンタと、
前記第1のカウンタのカウントが2以上になったときの分周クロックのカウントと、前記第1及び第2のカウントとから前記入力信号の周波数を演算する制御部、
を設けたことを特徴とした周波数測定装置である。
入力信号の周波数に関わらず同じ回路で測定できる。
【0011】
請求項2記載の発明は、
入力信号の周波数を測定する周波数測定装置において、
周期が一定なクロックを分周する分周カウンタと、
前記入力信号のエッジの個数をカウントし、前記分周カウンタの分周クロックのタイミングでカウントがラッチされる第1のカウンタと、
前記クロックの個数をカウントし、前記分周カウンタの分周クロックでカウントがクリアされ、入力信号にエッジが発生するとカウントがラッチされ、前記入力信号の最初のエッジ発生時における第1のカウント、前記入力信号の最後のエッジ発生時における第2のカウントがラッチされる第2のカウンタと、
前記第1のカウンタがカウントしたエッジ個数が2以上になったときに、分周クロック数のカウントから分周クロック単位で入力信号の周期を求め、求めた周期を前記第1及び第2のカウントから求めた端数時間で補正し、補正した周期から入力信号の周波数を算出する制御部と、
を有することを特徴とする周波数測定装置である。
入力信号の周波数に関わらず同じ回路で測定できる。
【0012】
請求項3記載の発明は、
下記(1)式によって前記入力信号の周期を算出し、この周期から前記入力信号の周波数を算出するようにしたことを特徴とする請求項1または請求項2記載の周波数測定装置である。
前記入力信号の周期=(T−ΔTS+ΔTE)/C ・・・・・ (1)
ここにおいて、Tは前記入力信号の最初のエッジ直前の前記分周カウンタの出力エッジから前記入力信号の最後のエッジ直前の前記分周カウンタの出力のエッジまでの時間、ΔTSは前記入力信号の最初のエッジにおける前記第2のカウンタのカウント値から算出した時間、ΔTEは前記入力信号の最後のエッジにおける前記第2のカウンタのカウント値から算出した時間、Cは前記入力信号のエッジの個数である。アルゴリズムが簡単になる。
【0013】
請求項4記載の発明は、
前記入力信号のエッジによってセットされ、前記分周カウンタの出力のエッジによってリセットされるフリップフロップを有し、このフリップフロップの出力を入力信号に関連する信号として前記制御部に入力するようにしたことを特徴とする請求項1乃至請求項3のいずれかに記載の周波数測定装置である。アルゴリズムが簡単になる。
【0014】
請求項5記載の発明は、
前記クロックの周波数を2のn乗あるいはそれに近い値に設定するようにしたことを特徴とする請求項1乃至請求項4いずれかに記載の周波数測定装置である。演算が簡単になる。
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図1は本発明に係る周波数測定装置の一実施例を示す構成図である。図1において、1は分周カウンタであり、所定の周期のクロックCLKが入力され、このクロックを分周する。この実施例では、クロックの周波数は26.8435MHzであり、2の28乗に近い値に設定している。また、分周カウンタ1のビット数は16ビットである。そのため、分周カウンタ1の出力パルスの周期は2.4414mSになる。
【0015】
2はカウンタであり、周波数を測定する入力信号が入力され、この信号の立ち上がりでカウントアップする。この実施例ではカウンタ2として8ビットのカウンタを用いる。3はラッチであり、分周カウンタ1の出力の立ち上がりでカウンタ2のカウント値をラッチする。なお、カウンタ2は後述するCPU7で前回との差分を演算するので、クリアする必要はない。4はフリップフロップであり、入力信号の立ち上がりでセットされ、分周カウンタ1の出力の立ち上がりでリセットされる。
【0016】
5はカウンタであり、CLKが入力されこのCLKの立ち上がりでカウントアップされ、分周カウンタ1出力の立ち上がりでクリアされる。カウンタ5として16ビットカウンタを用いる。6はラッチであり、フリップフロップ4の出力の立ち上がりでカウンタ5のカウント値をラッチする。7はCPUであり、分周カウンタ1の出力(INT1),ラッチ3の出力(Cnカウント値)、フリップフロップ4の出力(INT2)およびラッチ6の出力(ΔTnカウント値)が入力され、これらの入力値から入力信号の周波数を算出する。
【0017】
分周カウンタ1の出力であるINT1の立ち上がりでCPU7に割り込みが発生する。CPU7はこの割り込みの数をカウントする。また、このときのカウンタ2のカウント値はラッチ3にラッチされる。CPU7はこのラッチされたカウント値(Cnカウント値)を読み込んで前回との差分を演算する。
【0018】
フリップフロップ4がセットされると、その出力INT2によってカウンタ5のカウント値はラッチ6にラッチされ、CPU7に割り込みが発生する。CPU7はこの割り込みによってラッチ6にラッチされたカウント値(ΔTnカウント値)を読み込む。
【0019】
次に、図2に基づいてこの実施例の動作を説明する。図2(1)は入力信号の周期が分周カウンタ1の出力の周期より長い場合のタイムチャートであり、(1A)はINT1による割り込みの数(INO)、(1B)は入力信号の累積カウント、すなわち入力信号の立ち上がりの回数、(1C)は入力信号の波形、(1D)は割り込みが発生する時点を表す。INT1の上向き矢印の時点でINT1による割り込みが発生し、INT2の上向き矢印の時点でINT2による割り込みが発生する。(1B)のC0〜C4はINT1による割り込みが発生した時点での値を表す。
【0020】
(1A)に示すように、INT1の割り込みが発生する毎にINOの値が増加する。(1B)のC0〜C4は入力信号の立ち上がりの累積数であり、(1A)が0と3で入力信号が立ち上がっているので、C0=0、C1〜C3=1,C4=2になる。
【0021】
(1C)のΔTSはINT1が立ち上がってから入力信号が立ち上がるまでの時間である。カウンタ5はCLKをカウントし、かつ分周カウンタ1出力の立ち上がりでクリアされるので、このΔTSはラッチ6にラッチされたΔTnカウント値にCLKの周期を乗算した値に等しい。ΔTEも同様にしてΔTnカウント値から求めることができる。
【0022】
図2(1)からわかるように、入力信号の周期は、隣り合う入力信号の立ち上がりが発生するINOの差にINT1の周期を乗算した値からΔTSを減算し、さらにΔTEを加算した値に等しい。INT1の周期は既知であり、ΔTS,ΔTEは前述したようにカウンタ5のカウント値から求めることができる。
【0023】
図2(2)は入力信号の周期がINT1の周期より短い場合のタイムチャートである。(2A)〜(2D)および記号の意味は(1A)〜(1D)と同じなので、説明を省略する。この場合は、INT1の1周期の間に入力信号の立ち上がりが複数回発生する。立ち上がりの回数はカウンタ2のカウント値であるCnカウント値から求めることができる。
【0024】
図2(2)の例では、C0=0、C1=2であり、INT1の1周期の間に入力信号が2回立ち上がっていることがわかる。従って、入力信号の平均周期は、((INT1の周期)―ΔTS+ΔTE)/2
で算出することができる。
【0025】
INT1の周期をT、入力信号が2回以上立ち上がる直前までのINT1の立ち上がりの回数をm、その間の入力信号の立ち上がりの回数をnとすると、入力信号の周期は下記(5)式で求めることができる。すなわち、入力信号の周期がINT1の周期より長いときでも短いときでも同じ式で周期を算出することができる。
入力信号の周期=(m×T―ΔTS+ΔTE)/n ・・・・ (5)
このように、カウンタ2がカウントしたエッジ個数が2以上になったときに、分周カウンタ1の分周クロック数のカウントから分周クロック単位で入力信号の周期を求め、求めた周期をカウンタ5のカウントから求めた端数時間ΔTS、ΔTEで補正し、補正した周期から入力信号の周波数を算出する。周波数は周期の逆数で求めることができる。
【0026】
図3(A)に測定の例を示す。INT1が1〜4では入力信号が2回以上立ち上がらないので、測定値は更新されない。INT1のカウントが5の直前で入力信号が立ち上がっているので、前記(5)式によって入力信号の周期が演算される。この時点から、次の測定が開始される。同様にして、INT1が8〜10の点でも周期演算が実行される。
【0027】
図3(B)は計算の例である。(A)と同様に、INT1が5,8〜10,12〜16で前記(5)式に基づいて周期演算が実行され、その周期から周波数が演算される。
【0028】
なお、この実施例では、INT1の周期が入力信号の周期より長いときはINT1の周期の頻度で、入力信号の周期より短いときには入力信号の周期で測定値を得ることができる。また、分周カウンタ1,カウンタ5に入力するクロックCLKの周波数を2のn乗に近い値に設定すると、演算のほとんどをビットシフトのみで行うことができるので、演算処理を大幅に簡略化することができる。
【0029】
さらに、この実施例では入力信号や分周カウンタ1の出力の立ち上がりでカウンタ2,5の値をラッチし、CPUに割り込みを発生させるようにしたが、たち下がりであってもよい。
【発明の効果】
以上説明したことから明らかなように、本発明によれば次の効果が期待できる。 請求項1乃至3記載の発明によれば、周波数が一定のクロックを分周カウンタで分周し、この分周した出力のエッジとそれに続く入力信号のエッジの間前記クロックを第2のカウンタでカウントして、このカウント値によって前記分周カウンタの周期より短い時間(端数時間)を補正するようにした。また、下記(6)式によって周期を算出するようにした。
前記入力信号の周期=(T−ΔTS+ΔTE)/C ・・・・・ (6)
ΔTS、ΔTEは補正値、Tは前記分周カウンタの出力で測定した時間、Cは前記入力信号のエッジの個数である。
【0030】
入力信号の全周波数領域の周波数を単一の式で算出することができるためアルゴリズムを切り換える必要がないので、全周波数領域において測定値の連続性を確保することができ、かつ高分解能で測定することができるという効果がある。また、全周波数領域を単一のアルゴリズムで測定することができるので、構成が簡単になり、コストを低下させることができるという効果もある。
【0031】
請求項4記載の発明は、請求項1または請求項3記載の発明において、入力信号のエッジでセットされ、前記分周カウンタの出力のエッジでリセットされるフリップフロップを有し、このフリップフロップの出力を前記第2のカウンタのカウント値を読み込む信号とするようにした。
【0032】
入力信号の最初と最後のエッジのみでフリップフロップがセットされるので、使用しない値を読み込むことがなくなり、制御部の負荷を軽減することができるという効果がある。
【0033】
請求項5記載の発明は、請求項1ないし請求項4いずれかに記載の発明において、前記クロックの周波数として、2のn乗またはそれに近い値を設定するようにした。演算のほとんどをビットシフトで行うことができるので、演算を大幅に簡単化することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】本発明の一実施例の動作を示すタイムチャートである。
【図3】本発明の一実施例の計算例を示す表である。
【図4】従来の周波数測定装置の構成図である。
【図5】従来の周波数測定装置の動作を示すタイムチャートである。
【符号の説明】
1 分周カウンタ
2、5 カウンタ
3、6 ラッチ
4 フリップフロップ
7 CPU
Claims (5)
- 入力信号の周波数を測定する周波数測定装置において、
周期が一定なクロックを分周する分周カウンタと、
前記入力信号のエッジ個数をカウントし、前記分周カウンタの分周クロックのタイミングでカウントがラッチされる第1のカウンタと、
前記分周カウンタの分周クロックでカウントがクリアされ、前記入力信号の最初のエッジ発生時までの第1のカウントと前記入力信号の最後のエッジ発生時までの第2カウントとがラッチされる第2のカウンタと、
前記第1のカウンタのカウントが2以上になったときの分周クロックのカウントと、前記第1及び第2のカウントとから前記入力信号の周波数を演算する制御部、
を設けたことを特徴とした周波数測定装置。 - 入力信号の周波数を測定する周波数測定装置において、
周期が一定なクロックを分周する分周カウンタと、
前記入力信号のエッジの個数をカウントし、前記分周カウンタの分周クロックのタイミングでカウントがラッチされる第1のカウンタと、
前記クロックの個数をカウントし、前記分周カウンタの分周クロックでカウントがクリアされ、入力信号にエッジが発生するとカウントがラッチされ、前記入力信号の最初のエッジ発生時における第1のカウント、前記入力信号の最後のエッジ発生時における第2のカウントがラッチされる第2のカウンタと、
前記第1のカウンタがカウントしたエッジ個数が2以上になったときに、分周クロック数のカウントから分周クロック単位で入力信号の周期を求め、求めた周期を前記第1及び第2のカウントから求めた端数時間で補正し、補正した周期から入力信号の周波数を算出する制御部と、
を有することを特徴とする周波数測定装置。 - 下記(1)式によって前記入力信号の周期を算出し、この周期から前記入力信号の周波数を算出するようにしたことを特徴とする請求項1または請求項2記載の周波数測定装置。
前記入力信号の周期=(T−ΔTS+ΔTE)/C ・・・・・ (1)
ここにおいて、Tは前記入力信号の最初のエッジ直前の前記分周カウンタの出力エッジから前記入力信号の最後のエッジ直前の前記分周カウンタの出力のエッジまでの時間、ΔTSは前記入力信号の最初のエッジにおける前記第2のカウンタのカウント値から算出した時間、ΔTEは前記入力信号の最後のエッジにおける前記第2のカウンタのカウント値から算出した時間、Cは前記入力信号のエッジの個数である。 - 前記入力信号のエッジによってセットされ、前記分周カウンタの出力のエッジによってリセットされるフリップフロップを有し、このフリップフロップの出力を入力信号に関連する信号として前記制御部に入力するようにしたことを特徴とする請求項1乃至請求項3のいずれかに記載の周波数測定装置。
- 前記クロックの周波数を2のn乗あるいはそれに近い値に設定するようにしたことを特徴とする請求項1乃至請求項4いずれかに記載の周波数測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003171760A JP2005009916A (ja) | 2003-06-17 | 2003-06-17 | 周波数測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003171760A JP2005009916A (ja) | 2003-06-17 | 2003-06-17 | 周波数測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005009916A true JP2005009916A (ja) | 2005-01-13 |
Family
ID=34096114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003171760A Pending JP2005009916A (ja) | 2003-06-17 | 2003-06-17 | 周波数測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005009916A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109597333A (zh) * | 2018-11-29 | 2019-04-09 | 成都凯天电子股份有限公司 | 多路大气数据压力信号f/d转换电路 |
US11333693B2 (en) | 2020-06-24 | 2022-05-17 | Seiko Epson Corporation | Frequency measurement apparatus, microcontroller, and electronic apparatus |
-
2003
- 2003-06-17 JP JP2003171760A patent/JP2005009916A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109597333A (zh) * | 2018-11-29 | 2019-04-09 | 成都凯天电子股份有限公司 | 多路大气数据压力信号f/d转换电路 |
CN109597333B (zh) * | 2018-11-29 | 2023-09-19 | 成都凯天电子股份有限公司 | 多路大气数据压力信号f/d转换电路 |
US11333693B2 (en) | 2020-06-24 | 2022-05-17 | Seiko Epson Corporation | Frequency measurement apparatus, microcontroller, and electronic apparatus |
JP7468186B2 (ja) | 2020-06-24 | 2024-04-16 | セイコーエプソン株式会社 | 周波数計測装置、マイクロコントローラー及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI568187B (zh) | 與可變頻率成比例之多相位脈衝寬度調變之產生 | |
JP6812781B2 (ja) | 遅延回路、カウント値生成回路および物理量センサー | |
JPWO2006038468A1 (ja) | 位相差測定回路 | |
TW201303315A (zh) | 頻率量測方法及系統 | |
JP2004125574A (ja) | 試験装置、及び試験方法 | |
US20060155491A1 (en) | Frequency determination | |
JP2005009916A (ja) | 周波数測定装置 | |
JP5914718B2 (ja) | 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路 | |
JP5787096B2 (ja) | 物理量測定装置、物理量測定方法 | |
JP2013024857A (ja) | 速度測定方法及びそのシステム | |
JP2004032632A (ja) | 半導体集積回路 | |
JP2002311040A (ja) | 速度検出装置 | |
JP2000074962A (ja) | 周期計測装置および周期計測方法、並びに記録媒体 | |
JP3903607B2 (ja) | パルス入力回路におけるパルスカウント方式 | |
JP4189729B2 (ja) | タイマーカウント値の非同期読み出し方法及びタイマー | |
JPH11326404A (ja) | 周波数微少誤差検出器 | |
JP2001127636A (ja) | Pwm信号発生装置 | |
JPS59214920A (ja) | パルス周波数演算方式 | |
JP2010206603A (ja) | 遅延発生装置及びicテスタ | |
JP2000138588A (ja) | パルス幅信号変換回路 | |
JPH05188067A (ja) | サーボモータの速度検出装置 | |
TWI426283B (zh) | 工作週期測量系統與其方法 | |
JP2004145435A (ja) | 半導体集積回路 | |
JP2000055958A (ja) | デューティ比判定回路及びデューティ比判定方法 | |
JP2012154856A (ja) | 周波数計測装置及び周波数位相差比較装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071107 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080602 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080930 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090402 |