JP2002311040A - 速度検出装置 - Google Patents
速度検出装置Info
- Publication number
- JP2002311040A JP2002311040A JP2001116823A JP2001116823A JP2002311040A JP 2002311040 A JP2002311040 A JP 2002311040A JP 2001116823 A JP2001116823 A JP 2001116823A JP 2001116823 A JP2001116823 A JP 2001116823A JP 2002311040 A JP2002311040 A JP 2002311040A
- Authority
- JP
- Japan
- Prior art keywords
- value
- pulse
- circuit
- timer
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【課題】 エンコーダの２相パルスにデューティ不均衡
や位相誤差がある場合でも、正確な速度の検出が可能で
あり、現行のモータ制御装置に対し、速度検出装置の置
き換えのみによって対応可能な速度検出装置を提供す
る。 【解決手段】 速度検出装置において、Ａ相とＢ相の状
態と前記符号検出回路の出力とから４つの状態を判別す
る状態判別手段と各状態に対応する４つのパルス間時間
記憶手段とを持ち、４逓倍回路の出力パルスのパルス間
の時間を計測して４つのパルス間時間記憶手段に格納し
てパルス間時間の基準値を計算し、４つのパルス間時間
記憶手段に格納したデータとの比較を行い時間補正値を
計算し、前記タイマ記憶手段２の値に補正を加えるもの
である。
や位相誤差がある場合でも、正確な速度の検出が可能で
あり、現行のモータ制御装置に対し、速度検出装置の置
き換えのみによって対応可能な速度検出装置を提供す
る。 【解決手段】 速度検出装置において、Ａ相とＢ相の状
態と前記符号検出回路の出力とから４つの状態を判別す
る状態判別手段と各状態に対応する４つのパルス間時間
記憶手段とを持ち、４逓倍回路の出力パルスのパルス間
の時間を計測して４つのパルス間時間記憶手段に格納し
てパルス間時間の基準値を計算し、４つのパルス間時間
記憶手段に格納したデータとの比較を行い時間補正値を
計算し、前記タイマ記憶手段２の値に補正を加えるもの
である。
Description
【０００１】
【発明の属する技術分野】２相のパルスを出力するエン
コーダの信号を用いてモータの速度を検出する速度検出
装置に関する。
コーダの信号を用いてモータの速度を検出する速度検出
装置に関する。
【０００２】
【従来の技術】エンコーダパルスから速度を演算する従
来の速度検出装置を図３に示す。通常、速度の検出は制
御装置から速度の制御のサンプリング周期毎にラッチ信
号を発生させ、検出装置は前記ラッチ信号が入力された
タイミングでエンコーダのパルスをカウントしたデータ
を一次的に記憶して、速度制御からの読み込み要求によ
って前記記憶したデータを転送する。図３において、１
４はエンコーダ出力パルス信号、１３は４逓倍回路から
出力される符号信号、１２は４逓倍パルス信号、２はカ
ウント回路、３はこのカウンタ回路（２）からの出力信
号を記憶し、カウンタ値１５を出力するカウンタ記憶手
段である。４は基準クロックを出すパルス発生回路、５
はこのパルス発生回路（４）からのパルス信号とラッチ
信号１８を入力し、時間を計測するタイマ回路１であ
る。６はこのタイマ回路１から出力される信号を記憶す
るタイマ記憶手段１である。７は４逓倍パルス信号１２
とラッチ信号１８とパルス発生回路４から出力される基
準クロック信号とを入力し時間を計測するタイマ回路２
である。このタイマ回路２（７）の出力はタイマ記憶手
段２により記憶される。。カウンタ回路（２）は、4逓
倍回路（１）から出力される符号信号（１３）と4逓倍
パルス信号とラッチ信号（１８）とを入力し、パルスの
アップ、ダウンを計測する。
来の速度検出装置を図３に示す。通常、速度の検出は制
御装置から速度の制御のサンプリング周期毎にラッチ信
号を発生させ、検出装置は前記ラッチ信号が入力された
タイミングでエンコーダのパルスをカウントしたデータ
を一次的に記憶して、速度制御からの読み込み要求によ
って前記記憶したデータを転送する。図３において、１
４はエンコーダ出力パルス信号、１３は４逓倍回路から
出力される符号信号、１２は４逓倍パルス信号、２はカ
ウント回路、３はこのカウンタ回路（２）からの出力信
号を記憶し、カウンタ値１５を出力するカウンタ記憶手
段である。４は基準クロックを出すパルス発生回路、５
はこのパルス発生回路（４）からのパルス信号とラッチ
信号１８を入力し、時間を計測するタイマ回路１であ
る。６はこのタイマ回路１から出力される信号を記憶す
るタイマ記憶手段１である。７は４逓倍パルス信号１２
とラッチ信号１８とパルス発生回路４から出力される基
準クロック信号とを入力し時間を計測するタイマ回路２
である。このタイマ回路２（７）の出力はタイマ記憶手
段２により記憶される。。カウンタ回路（２）は、4逓
倍回路（１）から出力される符号信号（１３）と4逓倍
パルス信号とラッチ信号（１８）とを入力し、パルスの
アップ、ダウンを計測する。
【０００３】次に動作を説明する。従来、パルスの少な
い低分解能エンコーダを用いた場合や低速度運転時な
ど、速度制御のサンプリング時間内に変化するパルス数
が少ない場合に演算を正確に行う手法として、図３のよ
うな構成の検出器を使っていた。つまり、エンコーダか
らの出力パルスのA,B相を入力し４逓倍した後にカウン
タ回路によりカウントする。パルス発生回路は時間を計
測するための基準クロックであり、５のタイマ回路１、
７のタイマ回路２の入力信号として使う。７のタイマ回
路２は前記４逓倍パルス信号により値をリセットされ、
最後の４逓倍パルスが入力されてからの時間をカウント
する。前記カウンタ回路、前記タイマ回路１、前記タイ
マ回路２は、制御装置から出力されるラッチ信号によ
り、現在値をそれぞれカウンタ記憶手段（３）、６のタ
イマ記憶手段１、８のタイマ記憶手段２に記憶する。制
御装置は前記カウンタ記憶手段（３）、前記タイマ記憶
手段１（６）、前記タイマ記憶手段２（８）に格納され
たデータを読み込み速度を計算する。計算方法は、図２
に示すような方法で行う。つまり、前記カウンタ記憶手
段（３）からラッチ時点の４逓倍カウント値Ｎ(n)、前
記タイマ記憶手段１（６）からタイマ値Ｔ１(n)、前記
タイマ記憶手段２（８）からラッチ直前の４逓倍パルス
からラッチ時点までの時間Ｔ２(n)を読み込み、それぞ
れの前回値（Ｎ(n-1), Ｔ１(n-1), Ｔ２(n-1)）と比較
して、次式（１）〜（３）に示すようにして前回のラッ
チの直前のパルスと今回のラッチ直前のパルスの間の時
間ΔＴとパルス数ΔＮを求め、エンコーダパルス周波数
Ｆを計算してモータの速度を求めていた。 ΔＮ = Ｎ(n) - Ｎ(n-1) （１） ΔＴ = (Ｔ１(n) - Ｔ１(n-1) - Ｔ２(n) + Ｔ２(n-1))／Ｆt （２） Ｆ= ΔＮ／ΔＴ （３） ただしＦtはタイマの基本クロック周波数
い低分解能エンコーダを用いた場合や低速度運転時な
ど、速度制御のサンプリング時間内に変化するパルス数
が少ない場合に演算を正確に行う手法として、図３のよ
うな構成の検出器を使っていた。つまり、エンコーダか
らの出力パルスのA,B相を入力し４逓倍した後にカウン
タ回路によりカウントする。パルス発生回路は時間を計
測するための基準クロックであり、５のタイマ回路１、
７のタイマ回路２の入力信号として使う。７のタイマ回
路２は前記４逓倍パルス信号により値をリセットされ、
最後の４逓倍パルスが入力されてからの時間をカウント
する。前記カウンタ回路、前記タイマ回路１、前記タイ
マ回路２は、制御装置から出力されるラッチ信号によ
り、現在値をそれぞれカウンタ記憶手段（３）、６のタ
イマ記憶手段１、８のタイマ記憶手段２に記憶する。制
御装置は前記カウンタ記憶手段（３）、前記タイマ記憶
手段１（６）、前記タイマ記憶手段２（８）に格納され
たデータを読み込み速度を計算する。計算方法は、図２
に示すような方法で行う。つまり、前記カウンタ記憶手
段（３）からラッチ時点の４逓倍カウント値Ｎ(n)、前
記タイマ記憶手段１（６）からタイマ値Ｔ１(n)、前記
タイマ記憶手段２（８）からラッチ直前の４逓倍パルス
からラッチ時点までの時間Ｔ２(n)を読み込み、それぞ
れの前回値（Ｎ(n-1), Ｔ１(n-1), Ｔ２(n-1)）と比較
して、次式（１）〜（３）に示すようにして前回のラッ
チの直前のパルスと今回のラッチ直前のパルスの間の時
間ΔＴとパルス数ΔＮを求め、エンコーダパルス周波数
Ｆを計算してモータの速度を求めていた。 ΔＮ = Ｎ(n) - Ｎ(n-1) （１） ΔＴ = (Ｔ１(n) - Ｔ１(n-1) - Ｔ２(n) + Ｔ２(n-1))／Ｆt （２） Ｆ= ΔＮ／ΔＴ （３） ただしＦtはタイマの基本クロック周波数
【０００４】
【発明が解決しようとする課題】従来の速度検出の方法
ではエンコーダの２相パルスにパルスのデューティ不均
衡や前記２相パルス間の位相誤差がある場合、パルス数
の少ないエンコーダを使ったり、１サイクル当たりのパ
ルス数が少なくなるような速いサンプリング周期で検出
および制御を行ったり、極低速度の運転が必要な時など
には速度検出誤差の影響が大きくなり電動機にトルクの
リップル等が発生するという問題点があった。この問題
に対し、特開平10-90293では、パルスの位相誤差を検出
してパルス数に換算して補正を加える方法が提案されて
いる。しかし、この方法では検出器だけでなく演算方法
も変わるため、現行の速度検出装置の置き換えとしては
使用できない。そこで本発明の目的は、エンコーダの２
相パルスにパルスのデューティ不均衡や前記２相パルス
間の位相誤差がある場合でも、正確な速度の検出が可能
であり、現行のモータ制御装置に対し、速度検出装置の
置き換えのみによって対応可能な速度検出装置を提供す
ることにある。
ではエンコーダの２相パルスにパルスのデューティ不均
衡や前記２相パルス間の位相誤差がある場合、パルス数
の少ないエンコーダを使ったり、１サイクル当たりのパ
ルス数が少なくなるような速いサンプリング周期で検出
および制御を行ったり、極低速度の運転が必要な時など
には速度検出誤差の影響が大きくなり電動機にトルクの
リップル等が発生するという問題点があった。この問題
に対し、特開平10-90293では、パルスの位相誤差を検出
してパルス数に換算して補正を加える方法が提案されて
いる。しかし、この方法では検出器だけでなく演算方法
も変わるため、現行の速度検出装置の置き換えとしては
使用できない。そこで本発明の目的は、エンコーダの２
相パルスにパルスのデューティ不均衡や前記２相パルス
間の位相誤差がある場合でも、正確な速度の検出が可能
であり、現行のモータ制御装置に対し、速度検出装置の
置き換えのみによって対応可能な速度検出装置を提供す
ることにある。
【０００５】
【課題を解決するための手段】９０度位相の異なる２相
のパルスを出力するエンコーダの２相のパルスＡ相とＢ
相を入力し、前記Ａ相と前記Ｂ相のパルスの状態から符
号を検出し前記Ａ相と前記Ｂ相の立ち上がりと立ち下が
りのタイミングでパルスを発生させる４逓倍回路と前記
４逓倍回路が発生するパルスと符号を入力してUP-DOWN
カウントするカウンタ回路と前記カウンタ回路の値をラ
ッチしてカウンタ値を記憶するカウンタ記憶手段と一定
時間間隔の矩形波を出力するパルス発生回路と前記パル
ス発生回路のパルスを入力してカウントするタイマ回路
１と前記タイマ回路１の値をラッチしタイマ値を記憶す
るタイマ記憶手段１と前記パルス発生回路のパルスを入
力してカウントし、前記４逓倍回路の出力パルスを入力
してカウンタ値をリセットするタイマ回路２と前記タイ
マ回路２の値をラッチしタイマ値を記憶するタイマ記憶
手段２とを備えた速度検出装置において、前記Ａ相とＢ
相の状態と前記符号検出回路の出力とから４つの状態を
判別する状態判別手段と各状態に対応する４つのパルス
間時間記憶手段とを持ち、前記４逓倍回路の出力パルス
のパルス間の時間を計測して前記４つのパルス間時間記
憶手段に格納してパルス間時間の基準値を計算し、前記
４つのパルス間時間記憶手段に格納したデータとの比較
を行い時間補正値を計算し、前記タイマ記憶手段２の値
に補正を加えることを特徴とする速度検出装置。前記パ
ルス間時間の大きさによって補正を停止する手段を備え
たことを特徴とする請求項１記載の速度検出装置。前記
４逓倍回路の出力パルスのパルス間の時間を計測して前
記４つのパルス間時間記憶手段に格納し、前記格納した
４つの値を用いてパルス間時間の基準値を計算し、前記
格納した４つの値と前記基準値とから各パルスの時間誤
差を求め、前記時間差と前記４つのパルス間時間記憶手
段に格納した値との比を誤差格納手段に格納し、前記誤
差格納手段に記憶された値と前記平均値との積からタイ
マ値補正量を求め、前記タイマ記憶手段２の値に補正を
加えることを特徴とする請求項１記載の速度検出装置。
前記誤差格納手段設定されるデータは、前記時間差と前
記４つのパルス間時間記憶手段に格納した値との比を４
つの領域毎に平均化した値とすることを特徴とする請求
項３記載の速度検出装置。前記誤差格納手段の格納を停
止する手段を備えたことを特徴とする請求項３記載の速
度検出装置。ラッチ時点のカウント値とタイマ値１及び
ラッチ時点からラッチ直前の４逓倍パルスの発生時点ま
でのタイマ値２を出力し、前記タイマ値２はパルス検出
時間の補正を加えた結果を出力するようにする。補正方
法として、入力した２相のパルスを４逓倍したパルスの
パルス間時間を前記２相パルスの状態別に４種類分計測
し、計測した結果の平均値と今回の状態とから時間誤差
量を計算し、タイマ値２に対して補正を加える。
のパルスを出力するエンコーダの２相のパルスＡ相とＢ
相を入力し、前記Ａ相と前記Ｂ相のパルスの状態から符
号を検出し前記Ａ相と前記Ｂ相の立ち上がりと立ち下が
りのタイミングでパルスを発生させる４逓倍回路と前記
４逓倍回路が発生するパルスと符号を入力してUP-DOWN
カウントするカウンタ回路と前記カウンタ回路の値をラ
ッチしてカウンタ値を記憶するカウンタ記憶手段と一定
時間間隔の矩形波を出力するパルス発生回路と前記パル
ス発生回路のパルスを入力してカウントするタイマ回路
１と前記タイマ回路１の値をラッチしタイマ値を記憶す
るタイマ記憶手段１と前記パルス発生回路のパルスを入
力してカウントし、前記４逓倍回路の出力パルスを入力
してカウンタ値をリセットするタイマ回路２と前記タイ
マ回路２の値をラッチしタイマ値を記憶するタイマ記憶
手段２とを備えた速度検出装置において、前記Ａ相とＢ
相の状態と前記符号検出回路の出力とから４つの状態を
判別する状態判別手段と各状態に対応する４つのパルス
間時間記憶手段とを持ち、前記４逓倍回路の出力パルス
のパルス間の時間を計測して前記４つのパルス間時間記
憶手段に格納してパルス間時間の基準値を計算し、前記
４つのパルス間時間記憶手段に格納したデータとの比較
を行い時間補正値を計算し、前記タイマ記憶手段２の値
に補正を加えることを特徴とする速度検出装置。前記パ
ルス間時間の大きさによって補正を停止する手段を備え
たことを特徴とする請求項１記載の速度検出装置。前記
４逓倍回路の出力パルスのパルス間の時間を計測して前
記４つのパルス間時間記憶手段に格納し、前記格納した
４つの値を用いてパルス間時間の基準値を計算し、前記
格納した４つの値と前記基準値とから各パルスの時間誤
差を求め、前記時間差と前記４つのパルス間時間記憶手
段に格納した値との比を誤差格納手段に格納し、前記誤
差格納手段に記憶された値と前記平均値との積からタイ
マ値補正量を求め、前記タイマ記憶手段２の値に補正を
加えることを特徴とする請求項１記載の速度検出装置。
前記誤差格納手段設定されるデータは、前記時間差と前
記４つのパルス間時間記憶手段に格納した値との比を４
つの領域毎に平均化した値とすることを特徴とする請求
項３記載の速度検出装置。前記誤差格納手段の格納を停
止する手段を備えたことを特徴とする請求項３記載の速
度検出装置。ラッチ時点のカウント値とタイマ値１及び
ラッチ時点からラッチ直前の４逓倍パルスの発生時点ま
でのタイマ値２を出力し、前記タイマ値２はパルス検出
時間の補正を加えた結果を出力するようにする。補正方
法として、入力した２相のパルスを４逓倍したパルスの
パルス間時間を前記２相パルスの状態別に４種類分計測
し、計測した結果の平均値と今回の状態とから時間誤差
量を計算し、タイマ値２に対して補正を加える。
【０００６】
【発明の実施の形態】本発明の実施例に基づいて説明す
る。本発明の構成ブロック図を図1に示す。従来例の図
３と同一名称には同一符号を付け、重複説明を省略す
る。図1において従来の図３と異なる部分は、状態判別
手段（９）、パルス間時間記憶手段（１０）、補正値演
算回路（１１）、ＯＲ回路（１９）、加算回路（２０）
を設けた点にある。状態判別手段９は、Ａ相とＢ相のエ
ンコーダ出力パルス信号（１４）と４逓倍回路１から出
力される符号信号（１３）とに基づいてパルス間時間記
憶手段（１０）へＡ相、Ｂ相信号のLOW-HIGHから求まる
前回の状態を出力する。パルス間時間記憶手段（１０）
は状態判別手段から出力される信号とタイマ回路２
（７）から出力される信号とを入力して補正値演算回路
１１へ前記前回の状態に対応するデータを出力する。補
正値演算回路（１１）は、パルス間時間記憶手段からの
出力信号と４逓倍回路から出力される符号信号に基づい
て演算される補正値を加算回路２０へ出力する。加算回
路２０はタイマ記憶手段２（８）の出力信号と補正値演
算回路（１１）の出力信号とを加算してタイマ２値（１
６）を作る。ＯＲ回路１９は、ラッチ信号（１８）と４
逓倍パルス信号（１２）とを入力し、その論理和をタイ
マ回路２のラッチ信号として出力する。
る。本発明の構成ブロック図を図1に示す。従来例の図
３と同一名称には同一符号を付け、重複説明を省略す
る。図1において従来の図３と異なる部分は、状態判別
手段（９）、パルス間時間記憶手段（１０）、補正値演
算回路（１１）、ＯＲ回路（１９）、加算回路（２０）
を設けた点にある。状態判別手段９は、Ａ相とＢ相のエ
ンコーダ出力パルス信号（１４）と４逓倍回路１から出
力される符号信号（１３）とに基づいてパルス間時間記
憶手段（１０）へＡ相、Ｂ相信号のLOW-HIGHから求まる
前回の状態を出力する。パルス間時間記憶手段（１０）
は状態判別手段から出力される信号とタイマ回路２
（７）から出力される信号とを入力して補正値演算回路
１１へ前記前回の状態に対応するデータを出力する。補
正値演算回路（１１）は、パルス間時間記憶手段からの
出力信号と４逓倍回路から出力される符号信号に基づい
て演算される補正値を加算回路２０へ出力する。加算回
路２０はタイマ記憶手段２（８）の出力信号と補正値演
算回路（１１）の出力信号とを加算してタイマ２値（１
６）を作る。ＯＲ回路１９は、ラッチ信号（１８）と４
逓倍パルス信号（１２）とを入力し、その論理和をタイ
マ回路２のラッチ信号として出力する。
【０００７】次に動作を説明する。エンコーダの２相の
出力パルスA,B相を入力し４逓倍回路によりA,B各相のエ
ッジを取り出して４逓倍パルスを作成し、A,B相の状態
から回転方向(符号)を求める。求めた４逓倍パルスと符
号を用いてカウンタ回路によりUP-DOWNカウントする。
パルス発生回路は時間を計測するための基準クロックで
あり、タイマ回路１、タイマ回路２の入力信号として使
う。タイマ回路２は前記４逓倍パルス信号により値をリ
セットされ、最後の４逓倍パルスが入力されてからの時
間をカウントする。latch信号は制御装置の出力であ
り、前記カウンタ回路、前記タイマ回路１、前記タイマ
回路２に入力され、値をそれぞれカウンタ記憶手段、タ
イマ記憶手段１、タイマ記憶手段２に記憶する。状態判
別手段は、前記A,B相の信号と前記符号とを用いて、前
記A,B相の信号のLOW-HIGHから求まる４つの状態を判別
し、前記符号より前回の状態を求める。タイマ回路２は
４逓倍信号とlatch信号のorでラッチされ、ラッチされ
たデータはlatch信号によるラッチの場合はタイマ記憶
手段２に記憶され、４逓倍パルスによってラッチされた
場合は前記前回の状態により、４つのパルス間時間記憶
手段に格納される。
出力パルスA,B相を入力し４逓倍回路によりA,B各相のエ
ッジを取り出して４逓倍パルスを作成し、A,B相の状態
から回転方向(符号)を求める。求めた４逓倍パルスと符
号を用いてカウンタ回路によりUP-DOWNカウントする。
パルス発生回路は時間を計測するための基準クロックで
あり、タイマ回路１、タイマ回路２の入力信号として使
う。タイマ回路２は前記４逓倍パルス信号により値をリ
セットされ、最後の４逓倍パルスが入力されてからの時
間をカウントする。latch信号は制御装置の出力であ
り、前記カウンタ回路、前記タイマ回路１、前記タイマ
回路２に入力され、値をそれぞれカウンタ記憶手段、タ
イマ記憶手段１、タイマ記憶手段２に記憶する。状態判
別手段は、前記A,B相の信号と前記符号とを用いて、前
記A,B相の信号のLOW-HIGHから求まる４つの状態を判別
し、前記符号より前回の状態を求める。タイマ回路２は
４逓倍信号とlatch信号のorでラッチされ、ラッチされ
たデータはlatch信号によるラッチの場合はタイマ記憶
手段２に記憶され、４逓倍パルスによってラッチされた
場合は前記前回の状態により、４つのパルス間時間記憶
手段に格納される。
【０００８】補正値演算回路について図４に基づき説明
する。前記４つのパルス間時間記憶手段に格納した結果
をそれぞれS1、S2、S3、S4とすると、次式により平均値
S(n-1)を求める。 S(n-1) = (S1 ＋ S2 ＋ S3 ＋ S4) ／ 4 （４） 図４ではラッチ(n-1)時点の状態がS3領域であるので、S
2領域の終りからラッチ時点までのタイマ２の値がタイ
マ記憶手段２に記憶される(Ｔ２(n-1))。このデータに
対する補正量Terr(n-1)はS1を基準として Terr(n-1) = S(n-1) × 2 − (S1 ＋ S2) （５） により求まり補正後のタイマ２値Ｔ２'(n-1)は次式によ
り求まる。 Ｔ２'(n-1) = Ｔ２(n-1) ＋ Terr(n-1) （６） 次のラッチ(n)時点でも同様にして平均値S(n)を求め、S
1を基準として補正値Terr(n)を求めてＴ２(n)に対して
補正してＴ２'(n)を求める。 S(n) = (S1 ＋ S2 ＋ S3 ＋ S4) ／ 4 （７） Terr(n) = S(n) × 3 − (S1 ＋ S2 + S3) （８） Ｔ'２(n) = Ｔ２(n) + Terr(n) （９） Terr(n)はラッチ(n)時点がS4領域であるためS1〜S3まで
のデータを使って求める。
する。前記４つのパルス間時間記憶手段に格納した結果
をそれぞれS1、S2、S3、S4とすると、次式により平均値
S(n-1)を求める。 S(n-1) = (S1 ＋ S2 ＋ S3 ＋ S4) ／ 4 （４） 図４ではラッチ(n-1)時点の状態がS3領域であるので、S
2領域の終りからラッチ時点までのタイマ２の値がタイ
マ記憶手段２に記憶される(Ｔ２(n-1))。このデータに
対する補正量Terr(n-1)はS1を基準として Terr(n-1) = S(n-1) × 2 − (S1 ＋ S2) （５） により求まり補正後のタイマ２値Ｔ２'(n-1)は次式によ
り求まる。 Ｔ２'(n-1) = Ｔ２(n-1) ＋ Terr(n-1) （６） 次のラッチ(n)時点でも同様にして平均値S(n)を求め、S
1を基準として補正値Terr(n)を求めてＴ２(n)に対して
補正してＴ２'(n)を求める。 S(n) = (S1 ＋ S2 ＋ S3 ＋ S4) ／ 4 （７） Terr(n) = S(n) × 3 − (S1 ＋ S2 + S3) （８） Ｔ'２(n) = Ｔ２(n) + Terr(n) （９） Terr(n)はラッチ(n)時点がS4領域であるためS1〜S3まで
のデータを使って求める。
【０００９】補正量の演算は逆転中であれば、S4を基準
としてS3、S2と更新される順に加算した値を使って求め
る。例えばラッチ時点がS2領域である場合は S4とS3を
使い補正量Terrは次式のようになる。 S = (S1 ＋ S2 ＋ S3 ＋ S4) ／ 4 （１０） Terr = S * 2 - (S4 + S3) （１１） モータ速度が速くなった場合はS1,S2,S3,S4が0に近くな
るためほとんど補正が効かなくなるが、ラッチ間のエン
コーダパルスが多くなるために誤差が小さくなる。モー
タ速度が遅くなり、タイマ回路のオーバーフローが発生
する場合があるため、この場合は補正自体をしないよう
にする必要がある。タイマ回路２のとり得る最大値が本
発明による検出装置の誤差補正回路の限界であるが、従
来の方式に戻るだけであるため影響は少ない。請求項３
では上記補正量Terrと平均値との比を現在の領域の誤差
補正計数として誤差格納手段に保存し、前記誤差格納手
段に記憶された値と前記平均値との積からタイマ値補正
量を求めることによって誤差補正を行う。
としてS3、S2と更新される順に加算した値を使って求め
る。例えばラッチ時点がS2領域である場合は S4とS3を
使い補正量Terrは次式のようになる。 S = (S1 ＋ S2 ＋ S3 ＋ S4) ／ 4 （１０） Terr = S * 2 - (S4 + S3) （１１） モータ速度が速くなった場合はS1,S2,S3,S4が0に近くな
るためほとんど補正が効かなくなるが、ラッチ間のエン
コーダパルスが多くなるために誤差が小さくなる。モー
タ速度が遅くなり、タイマ回路のオーバーフローが発生
する場合があるため、この場合は補正自体をしないよう
にする必要がある。タイマ回路２のとり得る最大値が本
発明による検出装置の誤差補正回路の限界であるが、従
来の方式に戻るだけであるため影響は少ない。請求項３
では上記補正量Terrと平均値との比を現在の領域の誤差
補正計数として誤差格納手段に保存し、前記誤差格納手
段に記憶された値と前記平均値との積からタイマ値補正
量を求めることによって誤差補正を行う。
【００１０】４つの領域の平均値をS、各領域における
誤差をTerr1,Terr2,Terr3,Terr4とすると各領域の誤差
補正計数kerr1,kerr2,kerr3,kerr4は S1領域の誤差補正計数：kerr1 = Terr1 / S （１２） S2領域の誤差補正計数：kerr2 = Terr2 / S （１３） S3領域の誤差補正計数：kerr3 = Terr3 / S （１４） S4領域の誤差補正計数：kerr4 = Terr4 / S （１５） となる。これを４逓倍パルスが来る度に計算し、平均化
処理(例えば一次遅れ処理)を通した結果を前記誤差格納
手段に記憶しておく。前記誤差格納手段に格納されたデ
ータをK1,K2,K3,K4とすると、Ｔ２への補正は平均値Sと
誤差補正計数により求めることができる。S2領域の場合
は Ｔ２' = Ｔ２ ＋ S × K2 （１６） となる。ここで、K1,K2,K3,K4はあらかじめモータを一
定速度で回転させて求めて前記誤差格納手段への格納し
ておき、実際に使用する際は前記誤差格納手段への格納
を停止させ、あらかじめ求めた値を使って補正を行うよ
うにすればモータ速度の変動が大きな場合でも正確な誤
差補正が可能になる。
誤差をTerr1,Terr2,Terr3,Terr4とすると各領域の誤差
補正計数kerr1,kerr2,kerr3,kerr4は S1領域の誤差補正計数：kerr1 = Terr1 / S （１２） S2領域の誤差補正計数：kerr2 = Terr2 / S （１３） S3領域の誤差補正計数：kerr3 = Terr3 / S （１４） S4領域の誤差補正計数：kerr4 = Terr4 / S （１５） となる。これを４逓倍パルスが来る度に計算し、平均化
処理(例えば一次遅れ処理)を通した結果を前記誤差格納
手段に記憶しておく。前記誤差格納手段に格納されたデ
ータをK1,K2,K3,K4とすると、Ｔ２への補正は平均値Sと
誤差補正計数により求めることができる。S2領域の場合
は Ｔ２' = Ｔ２ ＋ S × K2 （１６） となる。ここで、K1,K2,K3,K4はあらかじめモータを一
定速度で回転させて求めて前記誤差格納手段への格納し
ておき、実際に使用する際は前記誤差格納手段への格納
を停止させ、あらかじめ求めた値を使って補正を行うよ
うにすればモータ速度の変動が大きな場合でも正確な誤
差補正が可能になる。
【００１１】制御装置は前記カウンタ記憶手段からラッ
チ時点の４逓倍カウント値Ｎ(n)、前記タイマ記憶手段
１からタイマ値Ｔ１(n)、前記タイマ記憶手段２からラ
ッチ直前の４逓倍パルスからラッチ時点までの時間に補
正を加えた値Ｔ２'(n)を読み込み、それぞれの前回値
（Ｎ(n-1), Ｔ１(n-1), Ｔ２(n-1)）と比較して、前記
（１）（２）（３）式により求める。
チ時点の４逓倍カウント値Ｎ(n)、前記タイマ記憶手段
１からタイマ値Ｔ１(n)、前記タイマ記憶手段２からラ
ッチ直前の４逓倍パルスからラッチ時点までの時間に補
正を加えた値Ｔ２'(n)を読み込み、それぞれの前回値
（Ｎ(n-1), Ｔ１(n-1), Ｔ２(n-1)）と比較して、前記
（１）（２）（３）式により求める。
【００１２】
【発明の効果】以上のように本発明によれば、９０度位
相の異なる２相のパルスを出力するエンコーダの２相の
Ａ相とＢ相パルスを入力し、前記Ａ相と前記Ｂ相のパル
スの状態から符号を検出し前記Ａ相と前記Ｂ相の立ち上
がりと立ち下がりのタイミングでパルスを発生させる４
逓倍回路と前記４逓倍回路が発生するパルスと符号を入
力してUP-DOWNカウントするカウンタ回路と前記カウン
タ回路の値をラッチしてカウンタ値を記憶するカウンタ
記憶手段と一定時間間隔の矩形波を出力するパルス発生
回路と前記パルス発生回路のパルスを入力してカウント
するタイマ回路１と前記タイマ回路１の値をラッチしタ
イマ値を記憶するタイマ記憶手段１と前記パルス発生回
路のパルスを入力してカウントし、前記４逓倍回路の出
力パルスを入力してカウンタ値をリセットするタイマ回
路２と前記タイマ回路２の値をラッチしタイマ値を記憶
するタイマ記憶手段２とを備えた速度検出装置におい
て、前記Ａ相とＢ相の状態と前記符号検出回路の出力と
から４つの状態を判別する状態判別手段と各状態に対応
する４つのパルス間時間記憶手段とを持ち、前記４逓倍
回路の出力パルスのパルス間の時間を計測して前記４つ
のパルス間時間記憶手段に格納してパルス間時間の基準
値を計算し、前記４つのパルス間時間記憶手段に格納し
たデータとの比較を行い時間補正値を計算し、前記タイ
マ記憶手段２の値に補正を加えるようにしたので、エン
コーダの２相パルスにパルスのデューティ不均衡や前記
２相パルス間の位相誤差がある場合でも、タイマ値に補
正を加えることで正確な速度の検出が可能になる。さら
に、現行の制御装置に対して本発明による速度検出装置
を適用した場合、速度検出装置内でタイマ値をあらかじ
め補正しているため、速度の演算を修正することなく、
正確な速度を計算できるようになる。
相の異なる２相のパルスを出力するエンコーダの２相の
Ａ相とＢ相パルスを入力し、前記Ａ相と前記Ｂ相のパル
スの状態から符号を検出し前記Ａ相と前記Ｂ相の立ち上
がりと立ち下がりのタイミングでパルスを発生させる４
逓倍回路と前記４逓倍回路が発生するパルスと符号を入
力してUP-DOWNカウントするカウンタ回路と前記カウン
タ回路の値をラッチしてカウンタ値を記憶するカウンタ
記憶手段と一定時間間隔の矩形波を出力するパルス発生
回路と前記パルス発生回路のパルスを入力してカウント
するタイマ回路１と前記タイマ回路１の値をラッチしタ
イマ値を記憶するタイマ記憶手段１と前記パルス発生回
路のパルスを入力してカウントし、前記４逓倍回路の出
力パルスを入力してカウンタ値をリセットするタイマ回
路２と前記タイマ回路２の値をラッチしタイマ値を記憶
するタイマ記憶手段２とを備えた速度検出装置におい
て、前記Ａ相とＢ相の状態と前記符号検出回路の出力と
から４つの状態を判別する状態判別手段と各状態に対応
する４つのパルス間時間記憶手段とを持ち、前記４逓倍
回路の出力パルスのパルス間の時間を計測して前記４つ
のパルス間時間記憶手段に格納してパルス間時間の基準
値を計算し、前記４つのパルス間時間記憶手段に格納し
たデータとの比較を行い時間補正値を計算し、前記タイ
マ記憶手段２の値に補正を加えるようにしたので、エン
コーダの２相パルスにパルスのデューティ不均衡や前記
２相パルス間の位相誤差がある場合でも、タイマ値に補
正を加えることで正確な速度の検出が可能になる。さら
に、現行の制御装置に対して本発明による速度検出装置
を適用した場合、速度検出装置内でタイマ値をあらかじ
め補正しているため、速度の演算を修正することなく、
正確な速度を計算できるようになる。
【図１】本発明の実施例を示す図
【図２】エンコーダパルスから速度を演算する従来方法
を説明する図
を説明する図
【図３】従来の速度検出装置のブロック図
【図４】本発明のエンコーダパルスの補正方法を説明す
る図
る図
１ ４逓倍回路 ２ カウンタ回路 ３ カウンタ記憶手段 ４ パルス発生回路 ５ タイマ回路１ ６ タイマ記憶手段１ ７ タイマ回路２ ８ タイマ記憶手段２ ９ 状態判別手段 10 パルス間時間記憶手段 11 補正値演算回路 12 ４逓倍パルス信号 13 符号信号 14 エンコーダ出力パルス信号 15 カウンタ値 16 タイマ２値 17 タイマ１値 18 latch信号 19 ＯＲ回路 20 加算回路
Claims (5)
- 【請求項１】 ９０度位相の異なる２相のパルスを出力
するエンコーダの２相のパルスＡ相とＢ相を入力し、前
記Ａ相と前記Ｂ相のパルスの状態から符号を検出し前記
Ａ相と前記Ｂ相の立ち上がりと立ち下がりのタイミング
でパルスを発生させる４逓倍回路と前記４逓倍回路が発
生するパルスと符号を入力してUP-DOWNカウントするカ
ウンタ回路と前記カウンタ回路の値をラッチしてカウン
タ値を記憶するカウンタ記憶手段と一定時間間隔の矩形
波を出力するパルス発生回路と前記パルス発生回路のパ
ルスを入力してカウントするタイマ回路１と前記タイマ
回路１の値をラッチしタイマ値を記憶するタイマ記憶手
段１と前記パルス発生回路のパルスを入力してカウント
し、前記４逓倍回路の出力パルスを入力してカウンタ値
をリセットするタイマ回路２と前記タイマ回路２の値を
ラッチしタイマ値を記憶するタイマ記憶手段２とを備え
た速度検出装置において、 前記Ａ相とＢ相の状態と前記符号検出回路の出力とから
４つの状態を判別する状態判別手段と各状態に対応する
４つのパルス間時間記憶手段とを持ち、前記４逓倍回路
の出力パルスのパルス間の時間を計測して前記４つのパ
ルス間時間記憶手段に格納してパルス間時間の基準値を
計算し、前記４つのパルス間時間記憶手段に格納したデ
ータとの比較を行い時間補正値を計算し、前記タイマ記
憶手段２の値に補正を加えることを特徴とする速度検出
装置。 - 【請求項２】 前記パルス間時間の大きさによって補正
を停止する手段を備えたことを特徴とする請求項１記載
の速度検出装置。 - 【請求項３】 前記４逓倍回路の出力パルスのパルス間
の時間を計測して前記４つのパルス間時間記憶手段に格
納し、前記格納した４つの値を用いてパルス間時間の基
準値を計算し、前記格納した４つの値と前記基準値とか
ら各パルスの時間誤差を求め、前記時間差と前記４つの
パルス間時間記憶手段に格納した値との比を誤差格納手
段に格納し、前記誤差格納手段に記憶された値と前記平
均値との積からタイマ値補正量を求め、前記タイマ記憶
手段２の値に補正を加えることを特徴とする請求項１記
載の速度検出装置。 - 【請求項４】 前記誤差格納手段設定されるデータは、
前記時間差と前記４つのパルス間時間記憶手段に格納し
た値との比を４つの領域毎に平均化した値とすることを
特徴とする請求項３記載の速度検出装置。 - 【請求項５】 前記誤差格納手段の格納を停止する手段
を備えたことを特徴とする請求項３記載の速度検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116823A JP2002311040A (ja) | 2001-04-16 | 2001-04-16 | 速度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116823A JP2002311040A (ja) | 2001-04-16 | 2001-04-16 | 速度検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002311040A true JP2002311040A (ja) | 2002-10-23 |
Family
ID=18967487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001116823A Pending JP2002311040A (ja) | 2001-04-16 | 2001-04-16 | 速度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002311040A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719110B1 (ko) * | 2005-11-11 | 2007-05-17 | 삼성전자주식회사 | 엔코더 속도정보를 취득하는 전자장치 및 그의 속도정보취득방법 |
| WO2015012343A1 (ja) | 2013-07-26 | 2015-01-29 | Ntn株式会社 | 回転検出装置および回転検出装置付き軸受ユニット |
| CN108549024A (zh) * | 2018-02-09 | 2018-09-18 | 中国科学院长春光学精密机械与物理研究所 | 一种预测式m/t的测速***及方法 |
| KR20190067468A (ko) * | 2017-12-07 | 2019-06-17 | 현대자동차주식회사 | 모터 제어방법 |
| KR20220095279A (ko) * | 2020-12-29 | 2022-07-07 | 계양전기 주식회사 | 홀센서를 이용한 모터 회전속도 산출방법 |
-
2001
- 2001-04-16 JP JP2001116823A patent/JP2002311040A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719110B1 (ko) * | 2005-11-11 | 2007-05-17 | 삼성전자주식회사 | 엔코더 속도정보를 취득하는 전자장치 및 그의 속도정보취득방법 |
| WO2015012343A1 (ja) | 2013-07-26 | 2015-01-29 | Ntn株式会社 | 回転検出装置および回転検出装置付き軸受ユニット |
| US9823094B2 (en) | 2013-07-26 | 2017-11-21 | Ntn Corporation | Rotation detection device and bearing unit equipped with rotation detection device |
| KR20190067468A (ko) * | 2017-12-07 | 2019-06-17 | 현대자동차주식회사 | 모터 제어방법 |
| JP2019103382A (ja) * | 2017-12-07 | 2019-06-24 | 現代自動車株式会社Ｈｙｕｎｄａｉ Ｍｏｔｏｒ Ｃｏｍｐａｎｙ | モーター制御方法 |
| JP7168363B2 (ja) | 2017-12-07 | 2022-11-09 | 現代自動車株式会社 | モーター制御方法 |
| KR102588927B1 (ko) | 2017-12-07 | 2023-10-16 | 현대자동차주식회사 | 모터 제어방법 |
| CN108549024A (zh) * | 2018-02-09 | 2018-09-18 | 中国科学院长春光学精密机械与物理研究所 | 一种预测式m/t的测速***及方法 |
| KR20220095279A (ko) * | 2020-12-29 | 2022-07-07 | 계양전기 주식회사 | 홀센서를 이용한 모터 회전속도 산출방법 |
| KR102510806B1 (ko) * | 2020-12-29 | 2023-03-20 | 계양전기 주식회사 | 홀센서를 이용한 모터 회전속도 산출방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173174B2 (ja) | 速度検出装置 | |
| JP2002311040A (ja) | 速度検出装置 | |
| JP3596942B2 (ja) | 速度検出装置 | |
| JPH07229910A (ja) | パルスカウンタ回路 | |
| US8019037B2 (en) | Phase difference detection device and rotation position detection device | |
| JP6452210B1 (ja) | 速度検出装置 | |
| JP3860324B2 (ja) | モータ速度制御装置 | |
| JPS61110005A (ja) | 位置検出方法および装置 | |
| JP2006300699A (ja) | 速度検出装置とその異常速度検出方法 | |
| KR19990043005A (ko) | 증분형 엔코더를 이용한 전동기 속도 검출 장치 | |
| JPH11174074A (ja) | 速度パルスの補正回路 | |
| JPH04285815A (ja) | ロータリエンコーダの位置カウンタ回路 | |
| JP2523207Y2 (ja) | 回転数検出装置 | |
| JPH07210249A (ja) | デジタルサーボ装置 | |
| JP3015751B2 (ja) | エンコーダの内挿回路 | |
| JPH1123319A (ja) | 増分形エンコーダによる位置検出装置 | |
| JP2001215238A (ja) | 速度検出装置 | |
| JPS62237316A (ja) | 位置検出器の検出誤差補正装置 | |
| JP3248209B2 (ja) | 位置検出方法 | |
| KR19990001541A (ko) | 속도검출방법 및 장치 | |
| JPH10260197A (ja) | 速度パルスの検出回路 | |
| JP2000055958A (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| JPH05332788A (ja) | ロータリーエンコーダのデータ処理装置 | |
| JP2010096579A (ja) | エンコーダ信号処理回路およびエンコーダ | |
| KR19990085942A (ko) | 속도검출장치 및 방법 |