JP2005004881A - 磁気記録再生装置 - Google Patents
磁気記録再生装置 Download PDFInfo
- Publication number
- JP2005004881A JP2005004881A JP2003167317A JP2003167317A JP2005004881A JP 2005004881 A JP2005004881 A JP 2005004881A JP 2003167317 A JP2003167317 A JP 2003167317A JP 2003167317 A JP2003167317 A JP 2003167317A JP 2005004881 A JP2005004881 A JP 2005004881A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- magnetic recording
- magnetoresistive
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Magnetic Heads (AREA)
- Digital Magnetic Recording (AREA)
Abstract
【課題】磁気抵抗効果型ヘッド自体の抵抗値のバラツキなどに帰因する電流値の変動範囲を小さくできる構成の磁気記録再生装置の提供。
【解決手段】磁気記録再生装置１は、バイアス電圧（Ｖｂ−）を入力するトランジスタ１２と、Ｖｂ−よりも高いバイアス電圧（Ｖｂ＋）を入力するトランジスタ１３と、トランジスタ１２、１３に両端が接続される磁気抵抗効果型ヘッド１１と、トランジスタ１２と磁気抵抗効果型ヘッド１１との接続部に接続される定電流回路５と、トランジスタ１３と磁気抵抗効果型ヘッド１１との接続部に接続される可変電流回路７と、トランジスタ１２、１３の電流を変換して出力される差動電圧（Ｖ１、Ｖ２）に応じて、可変電流回路７の電流を制御するフィードバック回路６と、を備える。
【選択図】 図１
【解決手段】磁気記録再生装置１は、バイアス電圧（Ｖｂ−）を入力するトランジスタ１２と、Ｖｂ−よりも高いバイアス電圧（Ｖｂ＋）を入力するトランジスタ１３と、トランジスタ１２、１３に両端が接続される磁気抵抗効果型ヘッド１１と、トランジスタ１２と磁気抵抗効果型ヘッド１１との接続部に接続される定電流回路５と、トランジスタ１３と磁気抵抗効果型ヘッド１１との接続部に接続される可変電流回路７と、トランジスタ１２、１３の電流を変換して出力される差動電圧（Ｖ１、Ｖ２）に応じて、可変電流回路７の電流を制御するフィードバック回路６と、を備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】本発明は、磁気抵抗効果型ヘッドを搭載した磁気記録再生装置に関する。
【０００２】
【従来の技術】この種の磁気記録再生装置は、磁気抵抗効果型ヘッドの抵抗値が磁気ディスク等の磁気媒体から受ける磁界に応じて変化し、これを電圧変換し、その電圧を増幅して出力する。すなわち、磁気抵抗効果型ヘッドは、磁気媒体に記録されたデータを抵抗値の変化として読み出すので、その抵抗値の変化率（ＭＲ比）が大きいことが望ましい。近年、磁気媒体の高密度化に伴い、そのＭＲ比が大きい、すなわち、高感度の磁気抵抗効果型ヘッド（再生ヘッド）として、ＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）ヘッドが開発され、続いてＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）ヘッドが開発されている。現在のところ、ＧＭＲヘッドのＭＲ比として１０％が達成でき、ＴＭＲヘッドではそれ以上が達成できている。さらに、ＴＭＲヘッドは、ＧＭＲヘッドが３０乃至８０Ω程度であるのに比し、２００乃至４００Ω程度とヘッド自体の抵抗が高いので、より大きな出力を得ることが可能である。
【０００３】
この種の磁気記録再生装置の従来例を図１０に示す。このものは、ＧＭＲヘッドまたはＴＭＲヘッドを用いた磁気記録再生装置として広く知られているものである。
【０００４】
この磁気記録再生装置１０１は、差動電圧（Ｖ１、Ｖ２）を出力する磁気抵抗センス回路１０４と、磁気抵抗センス回路１０４に流れる電流（Ｉ０）の電流源となる可変電流回路１０７と、磁気抵抗センス回路１０４の出力を増幅して後続の回路を駆動するする駆動用増幅器１１０と、差動電圧（Ｖ１、Ｖ２）に応じて、可変電流回路１０７に流れる電流を制御するフィードバック回路１０６と、から構成される。
【０００５】
磁気抵抗センス回路１０４は、磁気抵抗効果型ヘッド１１１と、それぞれのエミッタが接続部ａ、ｂにおいて磁気抵抗効果型ヘッド１１１の両端に接続され、ベースに差動のバイアス電圧（Ｖｂ−、Ｖｂ＋）が印加されるトランジスタ１１２、１１３と、トランジスタ１１２、１１３のそれぞれのコレクタに接続され、他端は正側の電源電圧（ＰＳ＋）に接続される負荷抵抗１２０、１２１と、から構成される。この負荷抵抗１２０、１２１に生じる電圧が、磁気抵抗センス回路１０４の出力電圧、すなわち、差動電圧（Ｖ１、Ｖ２）となる。
【０００６】
可変電流回路１０７は、トランジスタ１１５と、トランジスタ１１５のエミッタに接続され、他端は負側の電源電圧（ＰＳ−）に接続される抵抗１１９と、から構成される。トランジスタ１１５のコレクタは、磁気抵抗センス回路４の接続部ａに接続される。
【０００７】
フィードバック回路１０６は、磁気抵抗センス回路１０４が出力する差動電圧（Ｖ１、Ｖ２）を入力して、それに応じた電流を出力する増幅器（ｇｍアンプ）１２２と、ｇｍアンプ１２２が出力する電流の電荷を蓄積し、可変電流回路１０７のトランジスタ１１５のベースに接続されるコンデンサ１２３と、から構成される。
【０００８】
このものは、以下のように動作する。まず、磁気記録媒体からの磁界が変化しない定常状態では、負荷抵抗１２１と負荷抵抗１２０による降下電圧は等しく、ｇｍアンプ１２２はコンデンサ１２３の蓄積電荷を吸い込んだり、あるいは供給したりすることはない。また、この時、駆動用増幅器１１０からは一定電圧が出力される。
【０００９】
次に、磁気記録媒体からの磁界が変化し、磁気抵抗効果型ヘッド１１１の抵抗値（ＲＭＲ）が下がった場合、過渡的に、トランジスタ１１３を流れる電流（Ｉ２）は増加し、トランジスタ１１２を流れる電流（Ｉ１）は減少する。その結果、負荷抵抗１２１による降下電圧が負荷抵抗１２０によるる降下電圧よりも大きくなるので、ｇｍアンプ１２２はコンデンサ１２３の蓄積電荷を供給する向きの電流出力となる。また、この時、駆動用増幅器１１０からは負の差動電圧が出力される。
【００１０】
そして、コンデンサ１２３の蓄積電荷が増加し、その電圧が上がると、抵抗１１９にかかる電圧も上がる。よって、抵抗１１９およびトランジスタ１１５に流れる電流（Ｉ０）は増加し、トランジスタ１１２を流れる電流（Ｉ１）も増加する。その結果、磁気抵抗効果型ヘッド１１１に流れる電流、すなわちトランジスタ１１３を流れる電流（Ｉ２）とトランジスタ１１２を流れる電流（Ｉ１）は等しくなり、磁気記録再生装置１０１は安定し、定常状態になる。
【００１１】
また、磁気記録媒体からの磁界が変化し、磁気抵抗効果型ヘッド１１１の抵抗値（ＲＭＲ）が上がった場合、上記と逆の動作を行い、過渡的に、駆動用増幅器１１０からは正の差動電圧が出力される。
【００１２】
今、トランジスタ１１２、１１３の各々のベースに、バイアス電圧（Ｖｂ−、Ｖｂ＋）として、Ｖｂ−（ΔＶｂ）／２、Ｖｂ＋（ΔＶｂ）／２が印加されているとする。定常状態では、トランジスタ１１３を流れる電流（Ｉ２）とトランジスタ１１２を流れる電流（Ｉ１）を等しくするように、エミッタ・ベース間電圧は等しくなる。従って、磁気抵抗効果型ヘッド１１１の両端にはΔＶｂの電圧がかかる。
【００１３】
磁気抵抗効果型ヘッド１１１には、トランジスタ１１３を流れる電流（Ｉ２）が流れるので、以下の式が成立する。
Ｉ１＝Ｉ２＝（ΔＶｂ）／ＲＭＲ ・・・（１）
【００１４】
【特許文献１】特開昭６０−４０５０４号公報
【００１５】
【発明が解決しようとする課題】
磁気抵抗効果型ヘッドがＴＭＲヘッドの場合、そのヘッド自体の抵抗値（ＲＭＲ）は上記したように２００乃至４００Ω程度であり、ＧＭＲヘッドが３０乃至８０Ω程度であるのに比べて高い。これにより、ＴＭＲヘッドは大きな出力が可能になるのであるが、反面、破壊され易いため、高い電圧をかけることはできない。
【００１６】
そこで、ＴＭＲヘッドを用いる場合、上記バイアス電圧の差分（ΔＶｂ）の電圧の上限を０．３Ｖ程度に設定する必要があった。また、ΔＶｂの電圧の下限は、適切な読み取り特性を得るために、０．０５Ｖは必要となる。
【００１７】
なお、ＴＭＲヘッド自体の抵抗値（ＲＭＲ）は２００乃至４００Ω程度、ＧＭＲヘッドでは３０乃至８０Ω程度と、そのバラツキは大きいが、これは製法上の問題に帰因すると考えられている。
【００１８】
これらの値を上記（１）式に当てはめると、Ｉ１、Ｉ２の最大値は、ΔＶｂが０．３Ｖ、ＲＭＲが２００Ωの場合で、１．５ｍＡとなる。Ｉ１、Ｉ２の最小値は、ΔＶｂが０．０５Ｖ、ＲＭＲが４００Ωの場合で、１２５μＡとなる。従って、最大値と最小値の差は１２倍となる。
【００１９】
一方、磁気記録再生装置には、高速で動作可能な周波数特性、トランジスタ等が発生するノイズの低減化、低消費電力化などが求められる。一般的に、トランジスタに流れる電流を多くすれば高速化を実現できるが、低消費電力の要求には反する。また、ノイズの低減は、トランジスタに流れる電流を大きく、または小さくすれば実現できるものではなく、シミュレーションにより最適値が決められる。
【００２０】
従って、上記のように、磁気抵抗センス回路の電流値変動、すなわち、Ｉ１、Ｉ２の最大値と最小値の差は１２倍となるため、この広い範囲で、上記した要求を実現する回路構成の磁気記録再生装置を実現するのは困難であった。
【００２１】
本発明の目的とするところは、磁気抵抗センス回路の電流値変動を小さくできる回路構成の磁気記録再生装置を提供することにある。
【００２２】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に係わる磁気記録再生装置は、第１のバイアス電圧を入力する第１のトランジスタと、第１のトランジスタに対し並列的に接続され第１のバイアス電圧よりも高い第２のバイアス電圧を入力する第２のトランジスタと、第１、第２のトランジスタに両端が接続される磁気抵抗効果型ヘッドと、を有し、磁気抵抗効果型ヘッドの抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を変換して差動電圧として出力する磁気抵抗センス回路と、前記第１のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される定電流回路と、前記第２のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される可変電流回路と、前記磁気抵抗センス回路より出力される差動電圧に応じて、前記可変電流回路の電流を制御するフィードバック回路と、を備えることを特徴とする。
【００２３】
請求項２に係わる磁気記録再生装置は、第１のバイアス電圧を入力する第１のトランジスタと、第１のトランジスタに対し並列的に接続され第１のバイアス電圧よりも高い第２のバイアス電圧を入力する第２のトランジスタと、第１、第２のトランジスタに両端が接続される磁気抵抗効果型ヘッドと、を有し、磁気抵抗効果型ヘッドの抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を変換して差動電圧として出力する磁気抵抗センス回路と、前記第１、第２のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される第１、第２の定電流回路と、前記磁気抵抗センス回路より出力される差動電圧に応じて、前記第１または第２のトランジスタの電流を制御するフィードバック回路と、を備えることを特徴とする。
【００２４】
請求項３に係わる磁気記録再生装置は、第１のバイアス電圧を入力する第１のトランジスタと、第１のトランジスタに対し並列的に接続され第１のバイアス電圧よりも高い第２のバイアス電圧を入力する第２のトランジスタと、第１、第２のトランジスタに両端が接続される磁気抵抗効果型ヘッドと、を有し、磁気抵抗効果型ヘッドの抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を変換して差動電圧として出力する磁気抵抗センス回路と、前記第１、第２のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される可変電流回路と、前記磁気抵抗センス回路より出力される差動電圧を基準電圧と比較して、前記可変電流回路の電流を制御するフィードバック回路と、を備えることを特徴とする。
【００２５】
請求項１乃至３に記載の磁気記録再生装置では、磁気抵抗効果型ヘッドにつながる第１、第２のトランジスタに流れる電流値の変動範囲を小さくすることにより、高速で動作可能な周波数特性、トランジスタ等が発生するノイズの低減化、低消費電力化を実現化することができる。
【００２６】
請求項４に係わる磁気記録再生装置は、請求項１乃至３に記載の磁気記録再生装置において、前記差動電圧は前記第１、第２のトランジスタの寄生容量の影響をなくすための第３、第４のトランジスタを介して変換出力されることを特徴とする。
【００２７】
請求項４に記載の磁気記録再生装置では、第１、第２のトランジスタと出力とを分離することにより、さらに高速化を図ることができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら詳細に説明する。図１は本発明の第１の実施形態に係わる磁気記録再生装置の回路図である。
【００２９】
この磁気記録再生装置１は、磁気抵抗効果型ヘッド１１の抵抗値の変化を検出するものであって、以下の回路を主要回路としている。すなわち、磁気記録再生装置１は、磁気抵抗センス回路４と、磁気抵抗センス回路４から引き込む電流（Ｉｂ、Ｉ０）の電流源となる定電流回路５および可変電流回路７と、磁気抵抗センス回路４の出力である差動電圧（Ｖ１、Ｖ２）を増幅して、後続の回路を駆動するする駆動用増幅器１０と、差動電圧（Ｖ１、Ｖ２）に応じて、可変電流回路７に流れる電流を制御するフィードバック回路６と、を有して構成される。
【００３０】
磁気抵抗センス回路４は、第１のバイアス電圧（Ｖｂ−）を入力するＮＰＮ型の第１のトランジスタ１２と、第１のトランジスタ１２に対し並列的に接続され、第１のバイアス電圧よりも高い第２のバイアス電圧（Ｖｂ＋）を入力するＮＰＮ型の第２のトランジスタ１３と、両トランジスタ１２、１３のエミッタ間に、すなわち、接続部ａ、ｂにおいて両端が接続される磁気抵抗効果型ヘッド１１と、これらトランジスタ１２、１３のコレクタにエミッタが接続され、ベースには共通のバイアス電圧（Ｖｂ２）が印加されるＮＰＮ型の第３、第４のトランジスタ１６、１７と、これらトランジスタ１６、１７のそれぞれのコレクタに接続され、他端は正側の電源電圧（ＰＳ＋）に接続される負荷抵抗２０、２１と、を有して構成される。この磁気抵抗センス回路４は、磁気抵抗効果型ヘッド１１の抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を、負荷抵抗２０、２１において電圧に変換することにより、この電圧を差動電圧（Ｖ１、Ｖ２）として出力する。
【００３１】
定電流回路５は、ベースにバイアス電圧（Ｖｂ３）が印加されるＮＰＮ型のトランジスタ１４と、トランジスタ１４のエミッタに接続され、他端は負側の電源電圧（ＰＳ−）に接続される抵抗１８と、から構成される。トランジスタ１４のコレクタは、磁気抵抗センス回路４の接続部ａ、すなわち、第１のトランジスタ１２のエミッタと磁気抵抗効果型ヘッド１１との接続部に接続される。
【００３２】
可変電流回路７は、ＮＰＮ型のトランジスタ１５と、トランジスタ１５のエミッタに接続され、他端は負側の電源電圧（ＰＳ−）に接続される抵抗１９と、から構成される。トランジスタ１５のコレクタは、磁気抵抗センス回路４の接続部ｂ、すなわち、第２のトランジスタ１３のエミッタと磁気抵抗効果型ヘッド１１との接続部に接続される。
【００３３】
フィードバック回路６は、磁気抵抗センス回路４が出力する差動電圧のＶ１を反転入力端子に入力し、差動電圧のＶ２を非反転入力端子に入力するｇｍアンプ２２と、ｇｍアンプ２２が出力する電流の電荷を蓄積し、可変電流回路７のトランジスタ１５のベースに接続されるコンデンサ２３と、から構成される。このフィードバック回路６は、磁気抵抗センス回路４より出力される差動電圧（Ｖ１、Ｖ２）に応じて、可変電流回路７の電流を制御する。
【００３４】
このものは、以下のように動作する。まず、磁気記録媒体からの磁界が変化しない安定状態では、負荷抵抗２１と負荷抵抗２０による電圧降下は等しく、ｇｍアンプ２２はコンデンサ２３の蓄積電荷を吸い込んだり、あるいは供給したりすることはない。また、この時、駆動用増幅器１０からは一定電圧が出力される。
【００３５】
次に、磁気記録媒体からの磁界が変化し、磁気抵抗効果型ヘッド１１の抵抗値（ＲＭＲ）が下がった場合、過渡的に、第２のトランジスタ１３を流れる電流（Ｉ２）は増加し、第１のトランジスタ１２を流れる電流（Ｉ１）は減少する。その結果、負荷抵抗２１による降下電圧が負荷抵抗２０による降下電圧よりも大きくなるので、ｇｍアンプ２２はコンデンサ２３の蓄積電荷を引き抜く向きの電流出力となる。また、この時、駆動用増幅器１０からは負の差動電圧が出力される。
【００３６】
そして、コンデンサ２３の蓄積電荷が減少し、その電圧が下がると、抵抗１９にかかる電圧も下がる。よって、抵抗１９およびトランジスタ１５に流れる電流（Ｉ０）は減少し、第２のトランジスタ１３を流れる電流（Ｉ２）も減少する。その結果、第２のトランジスタ１３を流れる電流（Ｉ２）と第１のトランジスタ１２を流れる電流（Ｉ１）は等しくなり、磁気記録再生装置１は定常状態となる。
【００３７】
また、磁気記録媒体からの磁界が変化し、磁気抵抗効果型ヘッド１１の抵抗値（ＲＭＲ）が上がった場合、上記と逆の動作を行い、過渡的に、駆動用増幅器１０からは正の差動電圧が出力される。
【００３８】
以上、この磁気記録再生装置１の動作について説明したが、このものは、磁気抵抗効果型ヘッド１１の両側で電流を引き抜いているため、磁気抵抗センス回路４の電流値変動を小さくできる。以下、具体的な計算について説明する。
【００３９】
今、第１、第２のトランジスタ１２、１３の各々のベースに、バイアス電圧（Ｖｂ−、Ｖｂ＋）として、Ｖｂ１−（ΔＶｂ１）／２、Ｖｂ１＋（ΔＶｂ１）／２が印加されているとする。定常状態では、第２のトランジスタ１３を流れる電流（Ｉ２）と第１のトランジスタ１２を流れる電流（Ｉ１）を等しくするように、これらのエミッタ・ベース間電圧は等しくなる。従って、磁気抵抗効果型ヘッド１１の両端にはΔＶｂ１の電圧がかかる。
【００４０】
定常状態では、以下の式が成立する。
Ｉ１＝ＩＢ−（ΔＶｂ１）／ＲＭＲ ・・・（２）
Ｉ２＝Ｉ０＋（ΔＶｂ１）／ＲＭＲ ・・・（３）
Ｉ１＝Ｉ２ ・・・（４）
【００４１】
よって、Ｉ０＝ＩＢ−２×（ΔＶｂ１）／ＲＭＲ ・・・（５）
であるので、ＩＢは以下の条件で設定する必要がある。すなわち、
ＩＢ≧２×（ΔＶｂ１）／ＲＭＲ ・・・（６）
【００４２】
上記のΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（６）式からＩＢは３ｍＡ以上でなければならない。仮に、ＩＢを５ｍＡに設定すると、（２）式と（４）式より、Ｉ１ 、Ｉ２は３．５ｍＡとなり、これがＩ１、Ｉ２の最小値となる。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、（２）式と（４）式より、Ｉ１ 、Ｉ２は４．８７５ｍＡとなり、これがＩ１、Ｉ２の最大値となる。
【００４３】
従って、磁気抵抗センス回路の電流値変動、すなわち、上記のＩ１、Ｉ２の最大値と最小値の差は、１．４倍という小さい値になるのである。このように、磁気抵抗センス回路の電流値変動を小さくできることにより、高速で動作可能な周波数特性、トランジスタ等が発生するノイズの低減化、低消費電力化などの要求に対応した好適な磁気記録再生装置を構成することができるようになる。
【００４４】
また、第３、第４のトランジスタ１６、１７は、負荷抵抗２０、２１による出力電圧を第１、第２のトランジスタ１２、１３から分離して、その大きな寄生容量等の影響をなくすためのものである。つまり、第１、第２のトランジスタ１２、１３はノイズの低減化のために、サイズの大きなものにする必要があるからである。第３、第４のトランジスタ１６、１７が有ると、磁気記録再生装置の高速化に効果があるが、他の対策（例えば、電流の増加など）で高速化を図るのならば、省略することも可能である。
【００４５】
次に、本発明の第２の実施形態である磁気記録再生装置を図２を用いて説明する。この磁気記録再生装置３０は、磁気抵抗センス回路４と、定電流回路（第１の定電流回路）５と、定電流回路５と等しい定電流（ＩＢ）を流すもう１つの定電流回路（第２の定電流回路）３３と、駆動用増幅器１０と、磁気抵抗センス回路４の接続部ｂに流れる電流を制御するフィードバック回路３２と、を有して構成される。磁気抵抗センス回路４、第１の定電流回路５、駆動用増幅器１０は上記の第１の実施形態におけるものと同じである。
【００４６】
第２の定電流回路３３は、第１の定電流回路５と同じく、トランジスタと抵抗（ＮＰＮ型のトランジスタ３８、抵抗３９）とから構成され、トランジスタ３８のベース電圧（Ｖｂ３）は第１の定電流回路５のトランジスタ１４と共通にする。トランジスタ３８のコレクタは、磁気抵抗センス回路４の接続部ｂ、すなわち、第２のトランジスタ１３のエミッタと磁気抵抗効果型ヘッド１１との接続部に接続される。
【００４７】
フィードバック回路３２は、磁気抵抗センス回路４が出力する差動電圧のＶ１を反転入力端子に入力し、Ｖ２を非反転入力端子に入力するｇｍアンプ３５と、ｇｍアンプ３５の出力に接続されるコンデンサ３７とＰＭＯＳトランジスタ３６と、から構成される。ＰＭＯＳトランジスタ３６のドレインは、磁気抵抗センス回路４の接続部ｂに接続される。このフィードバック回路３２は、磁気抵抗センス回路より出力される差動電圧（Ｖ１、Ｖ２）に応じて、コンデンサ３７の蓄積電荷を調整することにより、ＰＭＯＳトランジスタ３６に流れる電流（ＩＦＢ）を制御し、これにより、第２のトランジスタ１３の電流（Ｉ２）を制御している。
【００４８】
なお、磁気記録再生装置は磁気記録媒体からの磁界の変化時に信号を発生するため、その周波数特性においては低域カットオフ周波数が存在する。本実施形態のフィードバック回路３２においては、低域カットオフ周波数をできるだけ低い値にするために、ｇｍアンプ３５の電圧電流変換比率を下げるとともに、ｇｍアンプ３５の出力の受け側として、ベース電流分だけ有利になるＭＯＳ型のトランジスタ３６を使用している。後述の他の実施形態においても、同じ理由から、フィードバック回路の出力段にはＭＯＳ型のトランジスタを使用している。
【００４９】
今、バイアス電圧（Ｖｂ−、Ｖｂ＋）として、上記の通り、Ｖｂ１−（ΔＶｂ１）／２、Ｖｂ１＋（ΔＶｂ１）／２が印加されているとすると、磁気抵抗効果型ヘッド１１の両端にΔＶｂ１の電圧がかかる。
【００５０】
定常状態では、以下の式が成立する。
ＩＢ＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ ・・・（７）
ＩＢ＝Ｉ２−（ΔＶｂ１）／ＲＭＲ＋ＩＦＢ ・・・（８）
Ｉ１＝Ｉ２ ・・・（９）
【００５１】
よって、
ＩＦＢ＝２×（ΔＶｂ１）／ＲＭＲ ・・・（１０）
Ｉ１＝Ｉ２＝ＩＢ−（ΔＶｂ１）／ＲＭＲ ・・・（１１）
であるので、ＩＢは以下の条件で設定する必要がある。すなわち、
ＩＢ≧（ΔＶｂ１）／ＲＭＲ ・・・（１２）
【００５２】
上記のΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（７）式からＩＢは１．５ｍＡ以上でなければならない。ＩＢを５ｍＡに設定すると、（１１）式より、Ｉ１ 、Ｉ２は３．５ｍＡである。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、（１１）式より、Ｉ１ 、Ｉ２は４．８７５ｍＡである。従って、最大値と最小値の差は１．４倍となり、第１の実施形態である磁気記録再生装置と同様の効果を得ることができる。
【００５３】
次に、本発明の第３の実施形態である磁気記録再生装置を図３を用いて説明する。この磁気記録再生装置３１は、第２の実施形態である磁気記録再生装置３０のフィードバック回路３２の出力を、磁気抵抗センス回路４の第２のトランジスタ１３と第４のトランジスタ１７の接続部（接続部ｄ）に接続したことのみが異なる。
【００５４】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）条件とすると、定常状態では、以下の式が成立する。
ＩＢ＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ ・・・（１３）
ＩＢ＝Ｉ２−（ΔＶｂ１）／ＲＭＲ ・・・（１４）
Ｉ１＝Ｉ２−ＩＦＢ ・・・（１５）
【００５５】
よって、
ＩＦＢ＝２×（ΔＶｂ１）／ＲＭＲ ・・・（１６）
である。（１）式より、ＩＢは以下の条件で設定する必要がある。すなわち、
ＩＢ≧（ΔＶｂ１）／ＲＭＲ ・・・（１７）
【００５６】
上記のΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（１７）式からＩＢは１．５ｍＡ以上でなければならない。ＩＢを５ｍＡに設定すると、（１３）式より、Ｉ１ は３．５ｍＡとなり、（１４）式より、Ｉ２は６．５ｍＡとなる。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、（１３）式より、Ｉ１は４．８７５ｍＡとなり、（１４）式より、Ｉ２は５．１２５ｍＡとなる。従って、Ｉ１の最大値と最小値の差は１．４倍となり、Ｉ２の最大値と最小値の差は約１．３倍となるので、第１、第２の実施形態である磁気記録再生装置と同様の効果を得ることができる。
【００５７】
また、第２、第３の実施形態である磁気記録再生装置におけるフィードバック回路３２を図６に示すフィードバック回路に置き換えることもできる。
【００５８】
図６のフィードバック回路は、磁気抵抗センス回路４が出力する差動電圧のＶ１を非反転入力端子に入力し、Ｖ２を反転入力端子に入力するｇｍアンプ４１と、ｇｍアンプ４１の出力に接続されるコンデンサ４３およびトランジスタ４２と、から構成される。トランジスタ４２のエミッタは、磁気抵抗センス回路４における上記の接続部ｂまたはｄに接続される。このものは、低域カットオフ周波数をできるだけ低くしたい場合には、多少不利であるが、回路が全てバイポーラ型で構成できるため、バイポーラ・ＭＯＳ混在プロセスを使わない半導体集積回路で実現することができる。
【００５９】
次に、本発明の第４の実施形態である磁気記録再生装置を図４を用いて説明する。この磁気記録再生装置５０は、第２、第３の実施形態である磁気記録再生装置３０、３１のフィードバック回路３２がフィードバック回路５２に代わり、その出力は、磁気抵抗センス回路４における上記の接続部ａに接続される。
【００６０】
フィードバック回路５２は、磁気抵抗センス回路４が出力する差動電圧のＶ１を非反転入力部に、Ｖ２を反転入力部に入力するｇｍアンプ５３と、ｇｍアンプ５３の出力にともに接続されるコンデンサ５４およびＮＭＯＳトランジスタ５５と、から構成される。ＮＭＯＳトランジスタ５５のドレインは磁気抵抗センス回路４の接続部ａに接続され、ＮＭＯＳトランジスタ５５に帰還電流（ＩＦＢ）を流し、これにより第１のトランジスタ１２の電流（Ｉ１）を制御している。
【００６１】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）条件とすると、定常状態では、以下の式が成立する。
ＩＢ＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ−ＩＦＢ ・・・（１８）
ＩＢ＝Ｉ２−（ΔＶｂ１）／ＲＭＲ ・・・（１９）
Ｉ１＝Ｉ２ ・・・（２０）
【００６２】
よって、
ＩＦＢ＝２×（ΔＶｂ１）／ＲＭＲ ・・・（２１）
Ｉ１＝Ｉ２＝ＩＢ＋（ΔＶｂ１）／ＲＭＲ ・・・（２２）
である。
【００６３】
ＩＢを５ｍＡに設定すると、ΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（２２）式より、Ｉ１ 、Ｉ２は６．５ｍＡとなる。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、Ｉ１ 、Ｉ２は５．１２５ｍＡとなる。従って、Ｉ１、Ｉ２の最大値と最小値の差は約１．３倍となるので、第１、第２、第３の実施形態である磁気記録再生装置と同様の効果を得ることができる。
【００６４】
次に、本発明の第５の実施形態である磁気記録再生装置を図５を用いて説明する。この磁気記録再生装置５１は、第４の実施形態である磁気記録再生装置５０のフィードバック回路５２の出力を、磁気抵抗センス回路４のトランジスタ１２と１６の接続部（接続部ｃ）に接続したことのみが異なる。
【００６５】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）条件とすると、定常状態では、以下の式が成立する。
ＩＢ＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ ・・・（２３）
ＩＢ＝Ｉ２−（ΔＶｂ１）／ＲＭＲ ・・・（２４）
Ｉ１＋ＩＦＢ＝Ｉ２ ・・・（２５）
【００６６】
よって、
ＩＦＢ＝２×（ΔＶｂ１）／ＲＭＲ ・・・（２６）
である。
【００６７】
ＩＢを５ｍＡに設定すると、ΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（２３）式より、Ｉ１ は３．５ｍＡとなり、（２４）式より、Ｉ２は６．５ｍＡとなる。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、（２３）式より、Ｉ１ は４．８７５ｍＡとなり、（２４）式より、Ｉ２は５．１２５ｍＡとなる。従って、Ｉ１の最大値と最小値の差は１．４倍となり、Ｉ２の最大値と最小値の差は約１．３倍となるので、上記第１、第２、第３、第４の実施形態である磁気記録再生装置と同様の効果を得ることができる。
【００６８】
また、第４、第５の実施形態である磁気記録再生装置におけるフィードバック回路３２を図７に示すフィードバック回路に置き換えることもできる。
【００６９】
図７のフィードバック回路は、磁気抵抗センス回路４が出力する差動電圧のＶ１を非反転入力端子に入力し、Ｖ２を反転入力端子に入力するｇｍアンプ５７と、ｇｍアンプ４７の出力に接続されるコンデンサ５８およびトランジスタ５９と、から構成される。トランジスタ５９のエミッタは、磁気抵抗センス回路４における上記の接続部ａまたはｃに接続される。
【００７０】
次に、本発明の第６の実施形態である磁気記録再生装置を図８を用いて説明する。この磁気記録再生装置６０は、磁気抵抗センス回路４と、可変電流回路６３と、駆動用増幅器１０と、可変電流回路６３に流れる電流を制御するフィードバック回路６２と、を有して構成される。磁気抵抗センス回路４と駆動用増幅器１０は、上記の第１乃至第５の実施形態におけるものと同じである。
【００７１】
可変電流回路６３は、磁気抵抗センス回路４の接続部ａにエミッタが接続され、引き込み電流（Ｉ３）を流すＰＮＰ型のトランジスタ７０と、トランジスタ７０のベースにエミッタが接続されるＰＮＰ型のトランジスタ７１と、トランジスタ７１のベースに接続されるコンデンサ７２と、磁気抵抗センス回路４の接続部ｂにエミッタが接続され、引き込み電流（Ｉ４）を流すＰＮＰ型のトランジスタ７３と、トランジスタ７３のベースにエミッタが接続されるＰＮＰ型のトランジスタ７４と、トランジスタ７４のベースに接続されるコンデンサ７５と、から構成される。トランジスタ７０、７１とトランジスタ７３、７４はそれぞれダーリントン接続であり、ベース電流を少なくして低域カットオフ周波数をできるだけ低い値にしている。本実施形態では、ダーリントン接続にしているが、所望の特性によっては、ダーリントン接続にしなくても良い場合がある。
【００７２】
フィードバック回路６２は、基準電流（ｉＲＥＦ）を流す定電流源６６と、磁気抵抗センス回路４の第３、第４のトランジスタ１６、１７とベース電圧（Ｖｂ２）を共通にするＮＰＮ型のトランジスタ６５と、トランジスタ６５のコレクタに接続され、磁気抵抗センス回路４の負荷抵抗２０、２１と等しい抵抗値の抵抗６７と、磁気抵抗センス回路４が出力する差動電圧（Ｖ１、Ｖ２）をそれぞれ非反転入力端子に入力し、トランジスタ６５と抵抗６７の接続部の電圧である基準電圧（ＶＲＥＦ）を反転入力端子に入力するｇｍアンプ６８、６９と、から構成される。このフィードバック回路６２は、そのｇｍアンプ６８、６９が磁気抵抗センス回路４より出力される差動電圧を基準電圧と比較し、その出力電流はそれぞれ可変電流回路６３のコンデンサ７５、７２の電圧を制御して可変電流回路６３の電流を制御する。
【００７３】
このものは、以下のように動作する。まず、磁気記録媒体からの磁界が変化しない定常状態では、Ｖ１、Ｖ２、ＶＲＥＦは全て等しく、ｇｍアンプ６８、６９は、可変電流回路６３のコンデンサ７５、７２の蓄積電荷を吸い込まず、あるいは供給せず、それらの電圧を一定に保つ。
【００７４】
次に、磁気記録媒体からの磁界が変化した時には、過渡的に、第１のトランジスタ１２を流れる電流（Ｉ１）と第２のトランジスタ１３を流れる電流（Ｉ２）とは互いに反対に変化する。その結果、磁気抵抗センス回路４が出力する差動電圧（Ｖ１、Ｖ２）は基準電圧（ＶＲＥＦ）から一旦離れるが、フィードバック回路６２、可変電流回路６３の作用により、Ｉ１とＩ２とはやがて等しくなる。この過渡期間に駆動用増幅器１０から磁界変化に応じた信号を出力する。
【００７５】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）の条件とすると、定常状態では、以下の式が成立する。
Ｉ３＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ ・・・（２７）
Ｉ４＝Ｉ２−（ΔＶｂ１）／ＲＭＲ ・・・（２８）
Ｉ１＝Ｉ２＝ＩＲＥＦ ・・・（２９）
【００７６】
よって、
Ｉ３＝ＩＲＥＦ＋（ΔＶｂ１）／ＲＭＲ ・・・（３０）
Ｉ４＝ＩＲＥＦ−（ΔＶｂ１）／ＲＭＲ ・・・（３１）
であるので、ＩＢは以下の条件で設定する必要がある。すなわち、
ＩＲＥＦ≧（ΔＶｂ１）／ＲＭＲ ・・・（３２）
【００７７】
上記のΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（３２）式からＩＲＥＦは１．５ｍＡ以上でなければならないが、任意に設定できる。
【００７８】
定常状態では（２９）式が成立し、Ｉ１ 、Ｉ２はΔＶｂ１やＲＭＲの影響を全く受けないので、第１乃至第５の実施形態である磁気記録再生装置よりもさらにすぐれた効果を得ることができる。
【００７９】
次に、本発明の第７の実施形態である磁気記録再生装置を図９を用いて説明する。この磁気記録再生装置６１は、第６の実施形態である磁気記録再生装置６０の可変電流回路６３を可変電流回路６７に代えたものである。
【００８０】
可変電流回路６７は、磁気抵抗センス回路４の接続部ａにコレクタが接続され、引き込み電流（Ｉ３）を流すＮＰＮ型のトランジスタ８０と、トランジスタ８０のエミッタに接続される抵抗８３と、トランジスタ８０のベースにエミッタが接続されるＮＰＮ型のトランジスタ８１と、その接続部に接続される定電流源８４と、トランジスタ８１のベースに接続されるコンデンサ８２と、磁気抵抗センス回路４の接続部ｂにコレクタが接続され、引き込み電流（Ｉ４）を流すＮＰＮ型のトランジスタ８５と、トランジスタ８５のエミッタに接続される抵抗８８と、トランジスタ８５のベースにエミッタが接続されるＮＰＮ型のトランジスタ８６と、その接続部に接続される定電流源８９と、トランジスタ８６のベースに接続されるコンデンサ８７と、から構成される。フィードバック回路６２のｇｍアンプ６８、６９の出力電流は、それぞれ可変電流回路６７のコンデンサ８２、８７の電圧を制御して可変電流回路６７の電流を制御する。
【００８１】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）の条件とすると、第６の実施形態で説明したものと同じ式が成立する。従って、第６の実施形態である磁気記録再生装置と同様にすぐれた効果を得ることができる。
【００８２】
なお、上記の第１乃至第７の実施形態では負側の電源電圧（ＰＳ−）が存在する２電源の装置について説明したが、単一電源の装置の場合には負側の電源電圧（ＰＳ−）は接地電位となる。
【００８３】
また、上記の第１乃至第７の実施形態では、トランジスタは主にバイポーラトランジスタを使用しているが、これらをＭＯＳトランジスタに置き換えてよいことは勿論である。また、フィードバック回路として、ｇｍアンプを用いた回路にしているが、これと同様な別の回路にすることも可能である。
【００８４】
【発明の効果】
以上、説明したように、本発明によれば、磁気抵抗効果型ヘッドの抵抗値の変化を検出する回路において、その抵抗値のバラツキなどに帰因する電流値の変動範囲を小さくする磁気記録再生装置を提供することができ、これにより、高速で動作可能な周波数特性、トランジスタ等が発生するノイズの低減化、低消費電力化などの要求に対応することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる磁気記録再生装置の回路図。
【図２】本発明の第２の実施形態に係わる磁気記録再生装置の回路図。
【図３】本発明の第３の実施形態に係わる磁気記録再生装置の回路図。
【図４】本発明の第４の実施形態に係わる磁気記録再生装置の回路図。
【図５】本発明の第５の実施形態に係わる磁気記録再生装置の回路図。
【図６】本発明の第２、第３の実施形態に係わる磁気記録再生装置におけるフィードバック回路の別の回路図。
【図７】本発明の第４、第５の実施形態に係わる磁気記録再生装置におけるフィードバック回路の別の回路図。
【図８】本発明の第６の実施形態に係わる磁気記録再生装置の回路図。
【図９】本発明の第７の実施形態に係わる磁気記録再生装置の回路図。
【図１０】従来例の磁気記録再生装置の回路図。
【符号の説明】
１、３０、３１、５０、５１、６０、６１ 磁気記録再生装置
４ 磁気抵抗センス回路
５、３３ 定電流回路
６、３２、５２、６２ フィードバック回路
７、６３、６７ 可変電流回路
１０ 駆動用増幅器
１１ 磁気抵抗効果型ヘッド
１２〜１７、３８、４２、６５、８０、８１、８５、８６ ＮＰＮトランジスタ
１８〜２１、３９、６７、８３、８８ 抵抗
２２、３５、４１、５３、５７、６８、６９ ｇｍアンプ
２３、３７、４３、５４、５８、７２、７５、８２、８７ コンデンサ
３６ ＰＭＯＳトランジスタ
５５ ＮＭＯＳトランジスタ
５９、７０、７１、７３、７４ ＰＮＰトランジスタ
６６、８４、８９ 定電流源
【発明の属する技術分野】本発明は、磁気抵抗効果型ヘッドを搭載した磁気記録再生装置に関する。
【０００２】
【従来の技術】この種の磁気記録再生装置は、磁気抵抗効果型ヘッドの抵抗値が磁気ディスク等の磁気媒体から受ける磁界に応じて変化し、これを電圧変換し、その電圧を増幅して出力する。すなわち、磁気抵抗効果型ヘッドは、磁気媒体に記録されたデータを抵抗値の変化として読み出すので、その抵抗値の変化率（ＭＲ比）が大きいことが望ましい。近年、磁気媒体の高密度化に伴い、そのＭＲ比が大きい、すなわち、高感度の磁気抵抗効果型ヘッド（再生ヘッド）として、ＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）ヘッドが開発され、続いてＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）ヘッドが開発されている。現在のところ、ＧＭＲヘッドのＭＲ比として１０％が達成でき、ＴＭＲヘッドではそれ以上が達成できている。さらに、ＴＭＲヘッドは、ＧＭＲヘッドが３０乃至８０Ω程度であるのに比し、２００乃至４００Ω程度とヘッド自体の抵抗が高いので、より大きな出力を得ることが可能である。
【０００３】
この種の磁気記録再生装置の従来例を図１０に示す。このものは、ＧＭＲヘッドまたはＴＭＲヘッドを用いた磁気記録再生装置として広く知られているものである。
【０００４】
この磁気記録再生装置１０１は、差動電圧（Ｖ１、Ｖ２）を出力する磁気抵抗センス回路１０４と、磁気抵抗センス回路１０４に流れる電流（Ｉ０）の電流源となる可変電流回路１０７と、磁気抵抗センス回路１０４の出力を増幅して後続の回路を駆動するする駆動用増幅器１１０と、差動電圧（Ｖ１、Ｖ２）に応じて、可変電流回路１０７に流れる電流を制御するフィードバック回路１０６と、から構成される。
【０００５】
磁気抵抗センス回路１０４は、磁気抵抗効果型ヘッド１１１と、それぞれのエミッタが接続部ａ、ｂにおいて磁気抵抗効果型ヘッド１１１の両端に接続され、ベースに差動のバイアス電圧（Ｖｂ−、Ｖｂ＋）が印加されるトランジスタ１１２、１１３と、トランジスタ１１２、１１３のそれぞれのコレクタに接続され、他端は正側の電源電圧（ＰＳ＋）に接続される負荷抵抗１２０、１２１と、から構成される。この負荷抵抗１２０、１２１に生じる電圧が、磁気抵抗センス回路１０４の出力電圧、すなわち、差動電圧（Ｖ１、Ｖ２）となる。
【０００６】
可変電流回路１０７は、トランジスタ１１５と、トランジスタ１１５のエミッタに接続され、他端は負側の電源電圧（ＰＳ−）に接続される抵抗１１９と、から構成される。トランジスタ１１５のコレクタは、磁気抵抗センス回路４の接続部ａに接続される。
【０００７】
フィードバック回路１０６は、磁気抵抗センス回路１０４が出力する差動電圧（Ｖ１、Ｖ２）を入力して、それに応じた電流を出力する増幅器（ｇｍアンプ）１２２と、ｇｍアンプ１２２が出力する電流の電荷を蓄積し、可変電流回路１０７のトランジスタ１１５のベースに接続されるコンデンサ１２３と、から構成される。
【０００８】
このものは、以下のように動作する。まず、磁気記録媒体からの磁界が変化しない定常状態では、負荷抵抗１２１と負荷抵抗１２０による降下電圧は等しく、ｇｍアンプ１２２はコンデンサ１２３の蓄積電荷を吸い込んだり、あるいは供給したりすることはない。また、この時、駆動用増幅器１１０からは一定電圧が出力される。
【０００９】
次に、磁気記録媒体からの磁界が変化し、磁気抵抗効果型ヘッド１１１の抵抗値（ＲＭＲ）が下がった場合、過渡的に、トランジスタ１１３を流れる電流（Ｉ２）は増加し、トランジスタ１１２を流れる電流（Ｉ１）は減少する。その結果、負荷抵抗１２１による降下電圧が負荷抵抗１２０によるる降下電圧よりも大きくなるので、ｇｍアンプ１２２はコンデンサ１２３の蓄積電荷を供給する向きの電流出力となる。また、この時、駆動用増幅器１１０からは負の差動電圧が出力される。
【００１０】
そして、コンデンサ１２３の蓄積電荷が増加し、その電圧が上がると、抵抗１１９にかかる電圧も上がる。よって、抵抗１１９およびトランジスタ１１５に流れる電流（Ｉ０）は増加し、トランジスタ１１２を流れる電流（Ｉ１）も増加する。その結果、磁気抵抗効果型ヘッド１１１に流れる電流、すなわちトランジスタ１１３を流れる電流（Ｉ２）とトランジスタ１１２を流れる電流（Ｉ１）は等しくなり、磁気記録再生装置１０１は安定し、定常状態になる。
【００１１】
また、磁気記録媒体からの磁界が変化し、磁気抵抗効果型ヘッド１１１の抵抗値（ＲＭＲ）が上がった場合、上記と逆の動作を行い、過渡的に、駆動用増幅器１１０からは正の差動電圧が出力される。
【００１２】
今、トランジスタ１１２、１１３の各々のベースに、バイアス電圧（Ｖｂ−、Ｖｂ＋）として、Ｖｂ−（ΔＶｂ）／２、Ｖｂ＋（ΔＶｂ）／２が印加されているとする。定常状態では、トランジスタ１１３を流れる電流（Ｉ２）とトランジスタ１１２を流れる電流（Ｉ１）を等しくするように、エミッタ・ベース間電圧は等しくなる。従って、磁気抵抗効果型ヘッド１１１の両端にはΔＶｂの電圧がかかる。
【００１３】
磁気抵抗効果型ヘッド１１１には、トランジスタ１１３を流れる電流（Ｉ２）が流れるので、以下の式が成立する。
Ｉ１＝Ｉ２＝（ΔＶｂ）／ＲＭＲ ・・・（１）
【００１４】
【特許文献１】特開昭６０−４０５０４号公報
【００１５】
【発明が解決しようとする課題】
磁気抵抗効果型ヘッドがＴＭＲヘッドの場合、そのヘッド自体の抵抗値（ＲＭＲ）は上記したように２００乃至４００Ω程度であり、ＧＭＲヘッドが３０乃至８０Ω程度であるのに比べて高い。これにより、ＴＭＲヘッドは大きな出力が可能になるのであるが、反面、破壊され易いため、高い電圧をかけることはできない。
【００１６】
そこで、ＴＭＲヘッドを用いる場合、上記バイアス電圧の差分（ΔＶｂ）の電圧の上限を０．３Ｖ程度に設定する必要があった。また、ΔＶｂの電圧の下限は、適切な読み取り特性を得るために、０．０５Ｖは必要となる。
【００１７】
なお、ＴＭＲヘッド自体の抵抗値（ＲＭＲ）は２００乃至４００Ω程度、ＧＭＲヘッドでは３０乃至８０Ω程度と、そのバラツキは大きいが、これは製法上の問題に帰因すると考えられている。
【００１８】
これらの値を上記（１）式に当てはめると、Ｉ１、Ｉ２の最大値は、ΔＶｂが０．３Ｖ、ＲＭＲが２００Ωの場合で、１．５ｍＡとなる。Ｉ１、Ｉ２の最小値は、ΔＶｂが０．０５Ｖ、ＲＭＲが４００Ωの場合で、１２５μＡとなる。従って、最大値と最小値の差は１２倍となる。
【００１９】
一方、磁気記録再生装置には、高速で動作可能な周波数特性、トランジスタ等が発生するノイズの低減化、低消費電力化などが求められる。一般的に、トランジスタに流れる電流を多くすれば高速化を実現できるが、低消費電力の要求には反する。また、ノイズの低減は、トランジスタに流れる電流を大きく、または小さくすれば実現できるものではなく、シミュレーションにより最適値が決められる。
【００２０】
従って、上記のように、磁気抵抗センス回路の電流値変動、すなわち、Ｉ１、Ｉ２の最大値と最小値の差は１２倍となるため、この広い範囲で、上記した要求を実現する回路構成の磁気記録再生装置を実現するのは困難であった。
【００２１】
本発明の目的とするところは、磁気抵抗センス回路の電流値変動を小さくできる回路構成の磁気記録再生装置を提供することにある。
【００２２】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に係わる磁気記録再生装置は、第１のバイアス電圧を入力する第１のトランジスタと、第１のトランジスタに対し並列的に接続され第１のバイアス電圧よりも高い第２のバイアス電圧を入力する第２のトランジスタと、第１、第２のトランジスタに両端が接続される磁気抵抗効果型ヘッドと、を有し、磁気抵抗効果型ヘッドの抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を変換して差動電圧として出力する磁気抵抗センス回路と、前記第１のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される定電流回路と、前記第２のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される可変電流回路と、前記磁気抵抗センス回路より出力される差動電圧に応じて、前記可変電流回路の電流を制御するフィードバック回路と、を備えることを特徴とする。
【００２３】
請求項２に係わる磁気記録再生装置は、第１のバイアス電圧を入力する第１のトランジスタと、第１のトランジスタに対し並列的に接続され第１のバイアス電圧よりも高い第２のバイアス電圧を入力する第２のトランジスタと、第１、第２のトランジスタに両端が接続される磁気抵抗効果型ヘッドと、を有し、磁気抵抗効果型ヘッドの抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を変換して差動電圧として出力する磁気抵抗センス回路と、前記第１、第２のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される第１、第２の定電流回路と、前記磁気抵抗センス回路より出力される差動電圧に応じて、前記第１または第２のトランジスタの電流を制御するフィードバック回路と、を備えることを特徴とする。
【００２４】
請求項３に係わる磁気記録再生装置は、第１のバイアス電圧を入力する第１のトランジスタと、第１のトランジスタに対し並列的に接続され第１のバイアス電圧よりも高い第２のバイアス電圧を入力する第２のトランジスタと、第１、第２のトランジスタに両端が接続される磁気抵抗効果型ヘッドと、を有し、磁気抵抗効果型ヘッドの抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を変換して差動電圧として出力する磁気抵抗センス回路と、前記第１、第２のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される可変電流回路と、前記磁気抵抗センス回路より出力される差動電圧を基準電圧と比較して、前記可変電流回路の電流を制御するフィードバック回路と、を備えることを特徴とする。
【００２５】
請求項１乃至３に記載の磁気記録再生装置では、磁気抵抗効果型ヘッドにつながる第１、第２のトランジスタに流れる電流値の変動範囲を小さくすることにより、高速で動作可能な周波数特性、トランジスタ等が発生するノイズの低減化、低消費電力化を実現化することができる。
【００２６】
請求項４に係わる磁気記録再生装置は、請求項１乃至３に記載の磁気記録再生装置において、前記差動電圧は前記第１、第２のトランジスタの寄生容量の影響をなくすための第３、第４のトランジスタを介して変換出力されることを特徴とする。
【００２７】
請求項４に記載の磁気記録再生装置では、第１、第２のトランジスタと出力とを分離することにより、さらに高速化を図ることができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら詳細に説明する。図１は本発明の第１の実施形態に係わる磁気記録再生装置の回路図である。
【００２９】
この磁気記録再生装置１は、磁気抵抗効果型ヘッド１１の抵抗値の変化を検出するものであって、以下の回路を主要回路としている。すなわち、磁気記録再生装置１は、磁気抵抗センス回路４と、磁気抵抗センス回路４から引き込む電流（Ｉｂ、Ｉ０）の電流源となる定電流回路５および可変電流回路７と、磁気抵抗センス回路４の出力である差動電圧（Ｖ１、Ｖ２）を増幅して、後続の回路を駆動するする駆動用増幅器１０と、差動電圧（Ｖ１、Ｖ２）に応じて、可変電流回路７に流れる電流を制御するフィードバック回路６と、を有して構成される。
【００３０】
磁気抵抗センス回路４は、第１のバイアス電圧（Ｖｂ−）を入力するＮＰＮ型の第１のトランジスタ１２と、第１のトランジスタ１２に対し並列的に接続され、第１のバイアス電圧よりも高い第２のバイアス電圧（Ｖｂ＋）を入力するＮＰＮ型の第２のトランジスタ１３と、両トランジスタ１２、１３のエミッタ間に、すなわち、接続部ａ、ｂにおいて両端が接続される磁気抵抗効果型ヘッド１１と、これらトランジスタ１２、１３のコレクタにエミッタが接続され、ベースには共通のバイアス電圧（Ｖｂ２）が印加されるＮＰＮ型の第３、第４のトランジスタ１６、１７と、これらトランジスタ１６、１７のそれぞれのコレクタに接続され、他端は正側の電源電圧（ＰＳ＋）に接続される負荷抵抗２０、２１と、を有して構成される。この磁気抵抗センス回路４は、磁気抵抗効果型ヘッド１１の抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を、負荷抵抗２０、２１において電圧に変換することにより、この電圧を差動電圧（Ｖ１、Ｖ２）として出力する。
【００３１】
定電流回路５は、ベースにバイアス電圧（Ｖｂ３）が印加されるＮＰＮ型のトランジスタ１４と、トランジスタ１４のエミッタに接続され、他端は負側の電源電圧（ＰＳ−）に接続される抵抗１８と、から構成される。トランジスタ１４のコレクタは、磁気抵抗センス回路４の接続部ａ、すなわち、第１のトランジスタ１２のエミッタと磁気抵抗効果型ヘッド１１との接続部に接続される。
【００３２】
可変電流回路７は、ＮＰＮ型のトランジスタ１５と、トランジスタ１５のエミッタに接続され、他端は負側の電源電圧（ＰＳ−）に接続される抵抗１９と、から構成される。トランジスタ１５のコレクタは、磁気抵抗センス回路４の接続部ｂ、すなわち、第２のトランジスタ１３のエミッタと磁気抵抗効果型ヘッド１１との接続部に接続される。
【００３３】
フィードバック回路６は、磁気抵抗センス回路４が出力する差動電圧のＶ１を反転入力端子に入力し、差動電圧のＶ２を非反転入力端子に入力するｇｍアンプ２２と、ｇｍアンプ２２が出力する電流の電荷を蓄積し、可変電流回路７のトランジスタ１５のベースに接続されるコンデンサ２３と、から構成される。このフィードバック回路６は、磁気抵抗センス回路４より出力される差動電圧（Ｖ１、Ｖ２）に応じて、可変電流回路７の電流を制御する。
【００３４】
このものは、以下のように動作する。まず、磁気記録媒体からの磁界が変化しない安定状態では、負荷抵抗２１と負荷抵抗２０による電圧降下は等しく、ｇｍアンプ２２はコンデンサ２３の蓄積電荷を吸い込んだり、あるいは供給したりすることはない。また、この時、駆動用増幅器１０からは一定電圧が出力される。
【００３５】
次に、磁気記録媒体からの磁界が変化し、磁気抵抗効果型ヘッド１１の抵抗値（ＲＭＲ）が下がった場合、過渡的に、第２のトランジスタ１３を流れる電流（Ｉ２）は増加し、第１のトランジスタ１２を流れる電流（Ｉ１）は減少する。その結果、負荷抵抗２１による降下電圧が負荷抵抗２０による降下電圧よりも大きくなるので、ｇｍアンプ２２はコンデンサ２３の蓄積電荷を引き抜く向きの電流出力となる。また、この時、駆動用増幅器１０からは負の差動電圧が出力される。
【００３６】
そして、コンデンサ２３の蓄積電荷が減少し、その電圧が下がると、抵抗１９にかかる電圧も下がる。よって、抵抗１９およびトランジスタ１５に流れる電流（Ｉ０）は減少し、第２のトランジスタ１３を流れる電流（Ｉ２）も減少する。その結果、第２のトランジスタ１３を流れる電流（Ｉ２）と第１のトランジスタ１２を流れる電流（Ｉ１）は等しくなり、磁気記録再生装置１は定常状態となる。
【００３７】
また、磁気記録媒体からの磁界が変化し、磁気抵抗効果型ヘッド１１の抵抗値（ＲＭＲ）が上がった場合、上記と逆の動作を行い、過渡的に、駆動用増幅器１０からは正の差動電圧が出力される。
【００３８】
以上、この磁気記録再生装置１の動作について説明したが、このものは、磁気抵抗効果型ヘッド１１の両側で電流を引き抜いているため、磁気抵抗センス回路４の電流値変動を小さくできる。以下、具体的な計算について説明する。
【００３９】
今、第１、第２のトランジスタ１２、１３の各々のベースに、バイアス電圧（Ｖｂ−、Ｖｂ＋）として、Ｖｂ１−（ΔＶｂ１）／２、Ｖｂ１＋（ΔＶｂ１）／２が印加されているとする。定常状態では、第２のトランジスタ１３を流れる電流（Ｉ２）と第１のトランジスタ１２を流れる電流（Ｉ１）を等しくするように、これらのエミッタ・ベース間電圧は等しくなる。従って、磁気抵抗効果型ヘッド１１の両端にはΔＶｂ１の電圧がかかる。
【００４０】
定常状態では、以下の式が成立する。
Ｉ１＝ＩＢ−（ΔＶｂ１）／ＲＭＲ ・・・（２）
Ｉ２＝Ｉ０＋（ΔＶｂ１）／ＲＭＲ ・・・（３）
Ｉ１＝Ｉ２ ・・・（４）
【００４１】
よって、Ｉ０＝ＩＢ−２×（ΔＶｂ１）／ＲＭＲ ・・・（５）
であるので、ＩＢは以下の条件で設定する必要がある。すなわち、
ＩＢ≧２×（ΔＶｂ１）／ＲＭＲ ・・・（６）
【００４２】
上記のΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（６）式からＩＢは３ｍＡ以上でなければならない。仮に、ＩＢを５ｍＡに設定すると、（２）式と（４）式より、Ｉ１ 、Ｉ２は３．５ｍＡとなり、これがＩ１、Ｉ２の最小値となる。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、（２）式と（４）式より、Ｉ１ 、Ｉ２は４．８７５ｍＡとなり、これがＩ１、Ｉ２の最大値となる。
【００４３】
従って、磁気抵抗センス回路の電流値変動、すなわち、上記のＩ１、Ｉ２の最大値と最小値の差は、１．４倍という小さい値になるのである。このように、磁気抵抗センス回路の電流値変動を小さくできることにより、高速で動作可能な周波数特性、トランジスタ等が発生するノイズの低減化、低消費電力化などの要求に対応した好適な磁気記録再生装置を構成することができるようになる。
【００４４】
また、第３、第４のトランジスタ１６、１７は、負荷抵抗２０、２１による出力電圧を第１、第２のトランジスタ１２、１３から分離して、その大きな寄生容量等の影響をなくすためのものである。つまり、第１、第２のトランジスタ１２、１３はノイズの低減化のために、サイズの大きなものにする必要があるからである。第３、第４のトランジスタ１６、１７が有ると、磁気記録再生装置の高速化に効果があるが、他の対策（例えば、電流の増加など）で高速化を図るのならば、省略することも可能である。
【００４５】
次に、本発明の第２の実施形態である磁気記録再生装置を図２を用いて説明する。この磁気記録再生装置３０は、磁気抵抗センス回路４と、定電流回路（第１の定電流回路）５と、定電流回路５と等しい定電流（ＩＢ）を流すもう１つの定電流回路（第２の定電流回路）３３と、駆動用増幅器１０と、磁気抵抗センス回路４の接続部ｂに流れる電流を制御するフィードバック回路３２と、を有して構成される。磁気抵抗センス回路４、第１の定電流回路５、駆動用増幅器１０は上記の第１の実施形態におけるものと同じである。
【００４６】
第２の定電流回路３３は、第１の定電流回路５と同じく、トランジスタと抵抗（ＮＰＮ型のトランジスタ３８、抵抗３９）とから構成され、トランジスタ３８のベース電圧（Ｖｂ３）は第１の定電流回路５のトランジスタ１４と共通にする。トランジスタ３８のコレクタは、磁気抵抗センス回路４の接続部ｂ、すなわち、第２のトランジスタ１３のエミッタと磁気抵抗効果型ヘッド１１との接続部に接続される。
【００４７】
フィードバック回路３２は、磁気抵抗センス回路４が出力する差動電圧のＶ１を反転入力端子に入力し、Ｖ２を非反転入力端子に入力するｇｍアンプ３５と、ｇｍアンプ３５の出力に接続されるコンデンサ３７とＰＭＯＳトランジスタ３６と、から構成される。ＰＭＯＳトランジスタ３６のドレインは、磁気抵抗センス回路４の接続部ｂに接続される。このフィードバック回路３２は、磁気抵抗センス回路より出力される差動電圧（Ｖ１、Ｖ２）に応じて、コンデンサ３７の蓄積電荷を調整することにより、ＰＭＯＳトランジスタ３６に流れる電流（ＩＦＢ）を制御し、これにより、第２のトランジスタ１３の電流（Ｉ２）を制御している。
【００４８】
なお、磁気記録再生装置は磁気記録媒体からの磁界の変化時に信号を発生するため、その周波数特性においては低域カットオフ周波数が存在する。本実施形態のフィードバック回路３２においては、低域カットオフ周波数をできるだけ低い値にするために、ｇｍアンプ３５の電圧電流変換比率を下げるとともに、ｇｍアンプ３５の出力の受け側として、ベース電流分だけ有利になるＭＯＳ型のトランジスタ３６を使用している。後述の他の実施形態においても、同じ理由から、フィードバック回路の出力段にはＭＯＳ型のトランジスタを使用している。
【００４９】
今、バイアス電圧（Ｖｂ−、Ｖｂ＋）として、上記の通り、Ｖｂ１−（ΔＶｂ１）／２、Ｖｂ１＋（ΔＶｂ１）／２が印加されているとすると、磁気抵抗効果型ヘッド１１の両端にΔＶｂ１の電圧がかかる。
【００５０】
定常状態では、以下の式が成立する。
ＩＢ＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ ・・・（７）
ＩＢ＝Ｉ２−（ΔＶｂ１）／ＲＭＲ＋ＩＦＢ ・・・（８）
Ｉ１＝Ｉ２ ・・・（９）
【００５１】
よって、
ＩＦＢ＝２×（ΔＶｂ１）／ＲＭＲ ・・・（１０）
Ｉ１＝Ｉ２＝ＩＢ−（ΔＶｂ１）／ＲＭＲ ・・・（１１）
であるので、ＩＢは以下の条件で設定する必要がある。すなわち、
ＩＢ≧（ΔＶｂ１）／ＲＭＲ ・・・（１２）
【００５２】
上記のΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（７）式からＩＢは１．５ｍＡ以上でなければならない。ＩＢを５ｍＡに設定すると、（１１）式より、Ｉ１ 、Ｉ２は３．５ｍＡである。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、（１１）式より、Ｉ１ 、Ｉ２は４．８７５ｍＡである。従って、最大値と最小値の差は１．４倍となり、第１の実施形態である磁気記録再生装置と同様の効果を得ることができる。
【００５３】
次に、本発明の第３の実施形態である磁気記録再生装置を図３を用いて説明する。この磁気記録再生装置３１は、第２の実施形態である磁気記録再生装置３０のフィードバック回路３２の出力を、磁気抵抗センス回路４の第２のトランジスタ１３と第４のトランジスタ１７の接続部（接続部ｄ）に接続したことのみが異なる。
【００５４】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）条件とすると、定常状態では、以下の式が成立する。
ＩＢ＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ ・・・（１３）
ＩＢ＝Ｉ２−（ΔＶｂ１）／ＲＭＲ ・・・（１４）
Ｉ１＝Ｉ２−ＩＦＢ ・・・（１５）
【００５５】
よって、
ＩＦＢ＝２×（ΔＶｂ１）／ＲＭＲ ・・・（１６）
である。（１）式より、ＩＢは以下の条件で設定する必要がある。すなわち、
ＩＢ≧（ΔＶｂ１）／ＲＭＲ ・・・（１７）
【００５６】
上記のΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（１７）式からＩＢは１．５ｍＡ以上でなければならない。ＩＢを５ｍＡに設定すると、（１３）式より、Ｉ１ は３．５ｍＡとなり、（１４）式より、Ｉ２は６．５ｍＡとなる。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、（１３）式より、Ｉ１は４．８７５ｍＡとなり、（１４）式より、Ｉ２は５．１２５ｍＡとなる。従って、Ｉ１の最大値と最小値の差は１．４倍となり、Ｉ２の最大値と最小値の差は約１．３倍となるので、第１、第２の実施形態である磁気記録再生装置と同様の効果を得ることができる。
【００５７】
また、第２、第３の実施形態である磁気記録再生装置におけるフィードバック回路３２を図６に示すフィードバック回路に置き換えることもできる。
【００５８】
図６のフィードバック回路は、磁気抵抗センス回路４が出力する差動電圧のＶ１を非反転入力端子に入力し、Ｖ２を反転入力端子に入力するｇｍアンプ４１と、ｇｍアンプ４１の出力に接続されるコンデンサ４３およびトランジスタ４２と、から構成される。トランジスタ４２のエミッタは、磁気抵抗センス回路４における上記の接続部ｂまたはｄに接続される。このものは、低域カットオフ周波数をできるだけ低くしたい場合には、多少不利であるが、回路が全てバイポーラ型で構成できるため、バイポーラ・ＭＯＳ混在プロセスを使わない半導体集積回路で実現することができる。
【００５９】
次に、本発明の第４の実施形態である磁気記録再生装置を図４を用いて説明する。この磁気記録再生装置５０は、第２、第３の実施形態である磁気記録再生装置３０、３１のフィードバック回路３２がフィードバック回路５２に代わり、その出力は、磁気抵抗センス回路４における上記の接続部ａに接続される。
【００６０】
フィードバック回路５２は、磁気抵抗センス回路４が出力する差動電圧のＶ１を非反転入力部に、Ｖ２を反転入力部に入力するｇｍアンプ５３と、ｇｍアンプ５３の出力にともに接続されるコンデンサ５４およびＮＭＯＳトランジスタ５５と、から構成される。ＮＭＯＳトランジスタ５５のドレインは磁気抵抗センス回路４の接続部ａに接続され、ＮＭＯＳトランジスタ５５に帰還電流（ＩＦＢ）を流し、これにより第１のトランジスタ１２の電流（Ｉ１）を制御している。
【００６１】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）条件とすると、定常状態では、以下の式が成立する。
ＩＢ＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ−ＩＦＢ ・・・（１８）
ＩＢ＝Ｉ２−（ΔＶｂ１）／ＲＭＲ ・・・（１９）
Ｉ１＝Ｉ２ ・・・（２０）
【００６２】
よって、
ＩＦＢ＝２×（ΔＶｂ１）／ＲＭＲ ・・・（２１）
Ｉ１＝Ｉ２＝ＩＢ＋（ΔＶｂ１）／ＲＭＲ ・・・（２２）
である。
【００６３】
ＩＢを５ｍＡに設定すると、ΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（２２）式より、Ｉ１ 、Ｉ２は６．５ｍＡとなる。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、Ｉ１ 、Ｉ２は５．１２５ｍＡとなる。従って、Ｉ１、Ｉ２の最大値と最小値の差は約１．３倍となるので、第１、第２、第３の実施形態である磁気記録再生装置と同様の効果を得ることができる。
【００６４】
次に、本発明の第５の実施形態である磁気記録再生装置を図５を用いて説明する。この磁気記録再生装置５１は、第４の実施形態である磁気記録再生装置５０のフィードバック回路５２の出力を、磁気抵抗センス回路４のトランジスタ１２と１６の接続部（接続部ｃ）に接続したことのみが異なる。
【００６５】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）条件とすると、定常状態では、以下の式が成立する。
ＩＢ＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ ・・・（２３）
ＩＢ＝Ｉ２−（ΔＶｂ１）／ＲＭＲ ・・・（２４）
Ｉ１＋ＩＦＢ＝Ｉ２ ・・・（２５）
【００６６】
よって、
ＩＦＢ＝２×（ΔＶｂ１）／ＲＭＲ ・・・（２６）
である。
【００６７】
ＩＢを５ｍＡに設定すると、ΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（２３）式より、Ｉ１ は３．５ｍＡとなり、（２４）式より、Ｉ２は６．５ｍＡとなる。ΔＶｂ１が０．０５Ｖ、ＲＭＲが４００Ωの場合では、（２３）式より、Ｉ１ は４．８７５ｍＡとなり、（２４）式より、Ｉ２は５．１２５ｍＡとなる。従って、Ｉ１の最大値と最小値の差は１．４倍となり、Ｉ２の最大値と最小値の差は約１．３倍となるので、上記第１、第２、第３、第４の実施形態である磁気記録再生装置と同様の効果を得ることができる。
【００６８】
また、第４、第５の実施形態である磁気記録再生装置におけるフィードバック回路３２を図７に示すフィードバック回路に置き換えることもできる。
【００６９】
図７のフィードバック回路は、磁気抵抗センス回路４が出力する差動電圧のＶ１を非反転入力端子に入力し、Ｖ２を反転入力端子に入力するｇｍアンプ５７と、ｇｍアンプ４７の出力に接続されるコンデンサ５８およびトランジスタ５９と、から構成される。トランジスタ５９のエミッタは、磁気抵抗センス回路４における上記の接続部ａまたはｃに接続される。
【００７０】
次に、本発明の第６の実施形態である磁気記録再生装置を図８を用いて説明する。この磁気記録再生装置６０は、磁気抵抗センス回路４と、可変電流回路６３と、駆動用増幅器１０と、可変電流回路６３に流れる電流を制御するフィードバック回路６２と、を有して構成される。磁気抵抗センス回路４と駆動用増幅器１０は、上記の第１乃至第５の実施形態におけるものと同じである。
【００７１】
可変電流回路６３は、磁気抵抗センス回路４の接続部ａにエミッタが接続され、引き込み電流（Ｉ３）を流すＰＮＰ型のトランジスタ７０と、トランジスタ７０のベースにエミッタが接続されるＰＮＰ型のトランジスタ７１と、トランジスタ７１のベースに接続されるコンデンサ７２と、磁気抵抗センス回路４の接続部ｂにエミッタが接続され、引き込み電流（Ｉ４）を流すＰＮＰ型のトランジスタ７３と、トランジスタ７３のベースにエミッタが接続されるＰＮＰ型のトランジスタ７４と、トランジスタ７４のベースに接続されるコンデンサ７５と、から構成される。トランジスタ７０、７１とトランジスタ７３、７４はそれぞれダーリントン接続であり、ベース電流を少なくして低域カットオフ周波数をできるだけ低い値にしている。本実施形態では、ダーリントン接続にしているが、所望の特性によっては、ダーリントン接続にしなくても良い場合がある。
【００７２】
フィードバック回路６２は、基準電流（ｉＲＥＦ）を流す定電流源６６と、磁気抵抗センス回路４の第３、第４のトランジスタ１６、１７とベース電圧（Ｖｂ２）を共通にするＮＰＮ型のトランジスタ６５と、トランジスタ６５のコレクタに接続され、磁気抵抗センス回路４の負荷抵抗２０、２１と等しい抵抗値の抵抗６７と、磁気抵抗センス回路４が出力する差動電圧（Ｖ１、Ｖ２）をそれぞれ非反転入力端子に入力し、トランジスタ６５と抵抗６７の接続部の電圧である基準電圧（ＶＲＥＦ）を反転入力端子に入力するｇｍアンプ６８、６９と、から構成される。このフィードバック回路６２は、そのｇｍアンプ６８、６９が磁気抵抗センス回路４より出力される差動電圧を基準電圧と比較し、その出力電流はそれぞれ可変電流回路６３のコンデンサ７５、７２の電圧を制御して可変電流回路６３の電流を制御する。
【００７３】
このものは、以下のように動作する。まず、磁気記録媒体からの磁界が変化しない定常状態では、Ｖ１、Ｖ２、ＶＲＥＦは全て等しく、ｇｍアンプ６８、６９は、可変電流回路６３のコンデンサ７５、７２の蓄積電荷を吸い込まず、あるいは供給せず、それらの電圧を一定に保つ。
【００７４】
次に、磁気記録媒体からの磁界が変化した時には、過渡的に、第１のトランジスタ１２を流れる電流（Ｉ１）と第２のトランジスタ１３を流れる電流（Ｉ２）とは互いに反対に変化する。その結果、磁気抵抗センス回路４が出力する差動電圧（Ｖ１、Ｖ２）は基準電圧（ＶＲＥＦ）から一旦離れるが、フィードバック回路６２、可変電流回路６３の作用により、Ｉ１とＩ２とはやがて等しくなる。この過渡期間に駆動用増幅器１０から磁界変化に応じた信号を出力する。
【００７５】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）の条件とすると、定常状態では、以下の式が成立する。
Ｉ３＝Ｉ１＋（ΔＶｂ１）／ＲＭＲ ・・・（２７）
Ｉ４＝Ｉ２−（ΔＶｂ１）／ＲＭＲ ・・・（２８）
Ｉ１＝Ｉ２＝ＩＲＥＦ ・・・（２９）
【００７６】
よって、
Ｉ３＝ＩＲＥＦ＋（ΔＶｂ１）／ＲＭＲ ・・・（３０）
Ｉ４＝ＩＲＥＦ−（ΔＶｂ１）／ＲＭＲ ・・・（３１）
であるので、ＩＢは以下の条件で設定する必要がある。すなわち、
ＩＲＥＦ≧（ΔＶｂ１）／ＲＭＲ ・・・（３２）
【００７７】
上記のΔＶｂ１が０．３Ｖ、ＲＭＲが２００Ωの場合では、（３２）式からＩＲＥＦは１．５ｍＡ以上でなければならないが、任意に設定できる。
【００７８】
定常状態では（２９）式が成立し、Ｉ１ 、Ｉ２はΔＶｂ１やＲＭＲの影響を全く受けないので、第１乃至第５の実施形態である磁気記録再生装置よりもさらにすぐれた効果を得ることができる。
【００７９】
次に、本発明の第７の実施形態である磁気記録再生装置を図９を用いて説明する。この磁気記録再生装置６１は、第６の実施形態である磁気記録再生装置６０の可変電流回路６３を可変電流回路６７に代えたものである。
【００８０】
可変電流回路６７は、磁気抵抗センス回路４の接続部ａにコレクタが接続され、引き込み電流（Ｉ３）を流すＮＰＮ型のトランジスタ８０と、トランジスタ８０のエミッタに接続される抵抗８３と、トランジスタ８０のベースにエミッタが接続されるＮＰＮ型のトランジスタ８１と、その接続部に接続される定電流源８４と、トランジスタ８１のベースに接続されるコンデンサ８２と、磁気抵抗センス回路４の接続部ｂにコレクタが接続され、引き込み電流（Ｉ４）を流すＮＰＮ型のトランジスタ８５と、トランジスタ８５のエミッタに接続される抵抗８８と、トランジスタ８５のベースにエミッタが接続されるＮＰＮ型のトランジスタ８６と、その接続部に接続される定電流源８９と、トランジスタ８６のベースに接続されるコンデンサ８７と、から構成される。フィードバック回路６２のｇｍアンプ６８、６９の出力電流は、それぞれ可変電流回路６７のコンデンサ８２、８７の電圧を制御して可変電流回路６７の電流を制御する。
【００８１】
上記のバイアス電圧（Ｖｂ−、Ｖｂ＋）の条件とすると、第６の実施形態で説明したものと同じ式が成立する。従って、第６の実施形態である磁気記録再生装置と同様にすぐれた効果を得ることができる。
【００８２】
なお、上記の第１乃至第７の実施形態では負側の電源電圧（ＰＳ−）が存在する２電源の装置について説明したが、単一電源の装置の場合には負側の電源電圧（ＰＳ−）は接地電位となる。
【００８３】
また、上記の第１乃至第７の実施形態では、トランジスタは主にバイポーラトランジスタを使用しているが、これらをＭＯＳトランジスタに置き換えてよいことは勿論である。また、フィードバック回路として、ｇｍアンプを用いた回路にしているが、これと同様な別の回路にすることも可能である。
【００８４】
【発明の効果】
以上、説明したように、本発明によれば、磁気抵抗効果型ヘッドの抵抗値の変化を検出する回路において、その抵抗値のバラツキなどに帰因する電流値の変動範囲を小さくする磁気記録再生装置を提供することができ、これにより、高速で動作可能な周波数特性、トランジスタ等が発生するノイズの低減化、低消費電力化などの要求に対応することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる磁気記録再生装置の回路図。
【図２】本発明の第２の実施形態に係わる磁気記録再生装置の回路図。
【図３】本発明の第３の実施形態に係わる磁気記録再生装置の回路図。
【図４】本発明の第４の実施形態に係わる磁気記録再生装置の回路図。
【図５】本発明の第５の実施形態に係わる磁気記録再生装置の回路図。
【図６】本発明の第２、第３の実施形態に係わる磁気記録再生装置におけるフィードバック回路の別の回路図。
【図７】本発明の第４、第５の実施形態に係わる磁気記録再生装置におけるフィードバック回路の別の回路図。
【図８】本発明の第６の実施形態に係わる磁気記録再生装置の回路図。
【図９】本発明の第７の実施形態に係わる磁気記録再生装置の回路図。
【図１０】従来例の磁気記録再生装置の回路図。
【符号の説明】
１、３０、３１、５０、５１、６０、６１ 磁気記録再生装置
４ 磁気抵抗センス回路
５、３３ 定電流回路
６、３２、５２、６２ フィードバック回路
７、６３、６７ 可変電流回路
１０ 駆動用増幅器
１１ 磁気抵抗効果型ヘッド
１２〜１７、３８、４２、６５、８０、８１、８５、８６ ＮＰＮトランジスタ
１８〜２１、３９、６７、８３、８８ 抵抗
２２、３５、４１、５３、５７、６８、６９ ｇｍアンプ
２３、３７、４３、５４、５８、７２、７５、８２、８７ コンデンサ
３６ ＰＭＯＳトランジスタ
５５ ＮＭＯＳトランジスタ
５９、７０、７１、７３、７４ ＰＮＰトランジスタ
６６、８４、８９ 定電流源
Claims (4)
- 磁気抵抗効果型ヘッドの抵抗値の変化を検出する磁気記録再生装置であって、
第１のバイアス電圧を入力する第１のトランジスタと、第１のトランジスタに対し並列的に接続され第１のバイアス電圧よりも高い第２のバイアス電圧を入力する第２のトランジスタと、第１、第２のトランジスタに両端が接続される磁気抵抗効果型ヘッドと、を有し、磁気抵抗効果型ヘッドの抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を変換して差動電圧として出力する磁気抵抗センス回路と、
前記第１のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される定電流回路と、
前記第２のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される可変電流回路と、
前記磁気抵抗センス回路より出力される差動電圧に応じて、前記可変電流回路の電流を制御するフィードバック回路と、を備える磁気記録再生装置。 - 磁気抵抗効果型ヘッドの抵抗値の変化を検出する磁気記録再生装置であって、
第１のバイアス電圧を入力する第１のトランジスタと、第１のトランジスタに対し並列的に接続され第１のバイアス電圧よりも高い第２のバイアス電圧を入力する第２のトランジスタと、第１、第２のトランジスタに両端が接続される磁気抵抗効果型ヘッドと、を有し、磁気抵抗効果型ヘッドの抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を変換して差動電圧として出力する磁気抵抗センス回路と、
前記第１、第２のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される第１、第２の定電流回路と、
前記磁気抵抗センス回路より出力される差動電圧に応じて、前記第１または第２のトランジスタの電流を制御するフィードバック回路と、を備える磁気記録再生装置。 - 磁気抵抗効果型ヘッドの抵抗値の変化を検出する磁気記録再生装置であって、
第１のバイアス電圧を入力する第１のトランジスタと、第１のトランジスタに対し並列的に接続され第１のバイアス電圧よりも高い第２のバイアス電圧を入力する第２のトランジスタと、第１、第２のトランジスタに両端が接続される磁気抵抗効果型ヘッドと、を有し、磁気抵抗効果型ヘッドの抵抗値の変化に応じて変化する第１、第２のトランジスタの電流を変換して差動電圧として出力する磁気抵抗センス回路と、
前記第１、第２のトランジスタと前記磁気抵抗効果型ヘッドとの接続部に接続される可変電流回路と、
前記磁気抵抗センス回路より出力される差動電圧を基準電圧と比較して、前記可変電流回路の電流を制御するフィードバック回路と、を備える磁気記録再生装置。 - 請求項１乃至３に記載の磁気記録再生装置において、
前記差動電圧は前記第１、第２のトランジスタの寄生容量の影響をなくすための第３、第４のトランジスタを介して変換出力されることを特徴とする磁気記録再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167317A JP3857255B2 (ja) | 2003-06-12 | 2003-06-12 | 磁気記録再生装置 |
| TW093114887A TWI337741B (en) | 2003-06-12 | 2004-05-26 | Magnetic record reproducing device |
| US10/859,575 US20040252563A1 (en) | 2003-06-12 | 2004-06-03 | Magnetic record reproducing device |
| KR1020040041006A KR20040107368A (ko) | 2003-06-12 | 2004-06-04 | 자기 기록 재생 장치 |
| CNB2004100490134A CN100356447C (zh) | 2003-06-12 | 2004-06-11 | 磁记录再现设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167317A JP3857255B2 (ja) | 2003-06-12 | 2003-06-12 | 磁気記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005004881A true JP2005004881A (ja) | 2005-01-06 |
| JP3857255B2 JP3857255B2 (ja) | 2006-12-13 |
Family
ID=33508982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003167317A Expired - Lifetime JP3857255B2 (ja) | 2003-06-12 | 2003-06-12 | 磁気記録再生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040252563A1 (ja) |
| JP (1) | JP3857255B2 (ja) |
| KR (1) | KR20040107368A (ja) |
| CN (1) | CN100356447C (ja) |
| TW (1) | TWI337741B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015176229A (ja) * | 2014-03-13 | 2015-10-05 | セイコーインスツル株式会社 | 電圧検出回路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9823090B2 (en) | 2014-10-31 | 2017-11-21 | Allegro Microsystems, Llc | Magnetic field sensor for sensing a movement of a target object |
| US10495699B2 (en) | 2013-07-19 | 2019-12-03 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having an integrated coil or magnet to detect a non-ferromagnetic target |
| US9810519B2 (en) | 2013-07-19 | 2017-11-07 | Allegro Microsystems, Llc | Arrangements for magnetic field sensors that act as tooth detectors |
| US9719806B2 (en) | 2014-10-31 | 2017-08-01 | Allegro Microsystems, Llc | Magnetic field sensor for sensing a movement of a ferromagnetic target object |
| US9720054B2 (en) * | 2014-10-31 | 2017-08-01 | Allegro Microsystems, Llc | Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element |
| US9823092B2 (en) | 2014-10-31 | 2017-11-21 | Allegro Microsystems, Llc | Magnetic field sensor providing a movement detector |
| US10260905B2 (en) | 2016-06-08 | 2019-04-16 | Allegro Microsystems, Llc | Arrangements for magnetic field sensors to cancel offset variations |
| US10041810B2 (en) | 2016-06-08 | 2018-08-07 | Allegro Microsystems, Llc | Arrangements for magnetic field sensors that act as movement detectors |
| US10866117B2 (en) | 2018-03-01 | 2020-12-15 | Allegro Microsystems, Llc | Magnetic field influence during rotation movement of magnetic target |
| US10965254B2 (en) * | 2018-06-04 | 2021-03-30 | Stmicroelectronics S.R.L. | Low noise amplifier circuit for a thermal varying resistance |
| US11255700B2 (en) | 2018-08-06 | 2022-02-22 | Allegro Microsystems, Llc | Magnetic field sensor |
| US10823586B2 (en) | 2018-12-26 | 2020-11-03 | Allegro Microsystems, Llc | Magnetic field sensor having unequally spaced magnetic field sensing elements |
| US11280637B2 (en) | 2019-11-14 | 2022-03-22 | Allegro Microsystems, Llc | High performance magnetic angle sensor |
| US11237020B2 (en) | 2019-11-14 | 2022-02-01 | Allegro Microsystems, Llc | Magnetic field sensor having two rows of magnetic field sensing elements for measuring an angle of rotation of a magnet |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4716306A (en) * | 1983-08-15 | 1987-12-29 | Hitachi, Ltd. | Circuit for detecting variation of resistance of a variable-resistance element |
| US5287231A (en) * | 1992-10-06 | 1994-02-15 | Vtc Inc. | Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing |
| US5331478A (en) * | 1992-10-07 | 1994-07-19 | Silicon Systems, Inc. | Magnetoresistive head amplifier |
| US5309295A (en) * | 1992-10-08 | 1994-05-03 | International Business Machines Corporation | Method and apparatus for biasing a magneto-resistive head |
| MY112702A (en) * | 1992-10-30 | 2001-08-30 | Sony Corp | Reproducing circuit for a magnetic head. |
| DE69323483T2 (de) * | 1993-04-06 | 1999-06-24 | St Microelectronics Srl | Veränderliche Verstärkungsregelung für Anordnungen mit niedriger Speisespannung |
| US6118611A (en) * | 1993-12-14 | 2000-09-12 | Fujitsu Limited | Signal reproducing circuit adapted to head utilizing magneto-resistive effect |
| JP3257886B2 (ja) * | 1993-12-14 | 2002-02-18 | 富士通株式会社 | 磁気抵抗効果型ヘッド用信号再生回路 |
| JPH07201004A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 素子抵抗の微小変化の検出回路 |
| US5517146A (en) * | 1994-04-18 | 1996-05-14 | Silicon Systems, Inc. | Write precompensation circuit for compensating nonlinear magnetic effects in a recording channel |
| JP3109387B2 (ja) * | 1994-09-26 | 2000-11-13 | キヤノン株式会社 | 磁気ヘッド駆動回路 |
| JP3537891B2 (ja) * | 1994-10-24 | 2004-06-14 | 株式会社ルネサステクノロジ | ライトドライバ回路と半導体集積回路装置 |
| JP3142782B2 (ja) * | 1996-09-30 | 2001-03-07 | 富士通株式会社 | 磁気抵抗効果型磁気ヘッドのバイアス電流の調整装置とその調整方法及び磁気記憶装置 |
| JPH11195202A (ja) * | 1997-11-04 | 1999-07-21 | Hitachi Ltd | 微小信号増幅装置とそれを用いた磁気ディスクメモリ装置 |
| US6066987A (en) * | 1998-03-12 | 2000-05-23 | National Semiconductor Corp. | Differential cascode magneto-resistance preamplifier with bias bypass |
| US6331921B1 (en) * | 1998-07-06 | 2001-12-18 | Agilent Technologies, Inc | Magneto-resistive head read amplifier |
| US6307699B1 (en) * | 1998-11-04 | 2001-10-23 | Stmicroelectronics, Inc. | Bimodal biasing of magneto resistive heads |
| US6359743B1 (en) * | 1998-11-20 | 2002-03-19 | Stmicroelectronics, Inc. | Apparatus and method for reducing thermal interference in MR heads in disk drives |
| US6252735B1 (en) * | 1999-02-25 | 2001-06-26 | International Business Machines Corporation | Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements |
| US6473253B1 (en) * | 1999-04-28 | 2002-10-29 | Koninklijke Philips Electronics N.V. | Read channel with programmable bandwidth control |
| JP2001067602A (ja) * | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | Ｍｒ素子信号増幅回路 |
| US6252450B1 (en) * | 1999-09-09 | 2001-06-26 | Stmicroelectronics, Inc. | Circuit and method for writing to a memory disk |
| US6320713B1 (en) * | 1999-09-14 | 2001-11-20 | International Business Machines Corporation | Ratio method for measurement of MR read head resistance |
| US6633446B1 (en) * | 1999-11-12 | 2003-10-14 | Sony Corporation | Magnetic reproducing apparatus and reproducing circuit to be applied to the apparatus |
| US6404579B1 (en) * | 1999-11-23 | 2002-06-11 | Texas Instruments Incorporated | Current bias voltage sense single ended preamplifier |
| US6549357B1 (en) * | 2000-02-25 | 2003-04-15 | Texas Instruments Incorporated | Selectable input pole compensation for a disk drive read head |
| US6396346B1 (en) * | 2000-03-24 | 2002-05-28 | Texas Instruments Incorporated | Low noise magneto-resistive read head preamplifier |
| US6721117B2 (en) * | 2000-11-29 | 2004-04-13 | Agere Systems Inc. | Read/write system with reduced write-to-read transition recovery time independent from input voltage and input current offset |
| US6538833B2 (en) * | 2001-01-23 | 2003-03-25 | Texas Instruments Incorporated | System and method for improving frequency response in a magneto-resistive preamplifier |
| US6667842B2 (en) * | 2001-03-01 | 2003-12-23 | Agere Systems, Inc. | Negative feedback impedance matched preamplifier |
| US6349007B1 (en) * | 2001-07-25 | 2002-02-19 | Texas Instruments Incorporated | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier |
| US6490112B1 (en) * | 2001-08-20 | 2002-12-03 | Texas Instruments Incorporated | Supply and method for providing differential positive supply voltages to a load with reduced common mode voltages |
| US20030151839A1 (en) * | 2001-12-18 | 2003-08-14 | Matsushita Electric Industrial Co., Ltd. | Magnetic disk drive |
| JP2003223702A (ja) * | 2002-01-28 | 2003-08-08 | Hitachi Ltd | 媒体記録再生システムおよびそれに用いられる半導体集積回路 |
| US6813110B2 (en) * | 2002-08-15 | 2004-11-02 | Agere Systems Inc. | Disk drive writer with capacitive boost |
| US6822817B2 (en) * | 2002-10-31 | 2004-11-23 | International Business Machines Corporation | Preamplifier circuit suitable for use in magnetic storage devices |
| US7251091B2 (en) * | 2003-12-30 | 2007-07-31 | Texas Instruments Incorporated | Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough |
| JP6010842B2 (ja) * | 2012-06-26 | 2016-10-19 | 豊丸産業株式会社 | フォトセンサ支持部材、および当該フォトセンサ支持部材を備えた遊技機 |
-
2003
- 2003-06-12 JP JP2003167317A patent/JP3857255B2/ja not_active Expired - Lifetime
-
2004
- 2004-05-26 TW TW093114887A patent/TWI337741B/zh not_active IP Right Cessation
- 2004-06-03 US US10/859,575 patent/US20040252563A1/en not_active Abandoned
- 2004-06-04 KR KR1020040041006A patent/KR20040107368A/ko not_active Application Discontinuation
- 2004-06-11 CN CNB2004100490134A patent/CN100356447C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015176229A (ja) * | 2014-03-13 | 2015-10-05 | セイコーインスツル株式会社 | 電圧検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI337741B (en) | 2011-02-21 |
| CN100356447C (zh) | 2007-12-19 |
| KR20040107368A (ko) | 2004-12-20 |
| CN1573933A (zh) | 2005-02-02 |
| TW200504710A (en) | 2005-02-01 |
| US20040252563A1 (en) | 2004-12-16 |
| JP3857255B2 (ja) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3857255B2 (ja) | 磁気記録再生装置 | |
| EP0572162B1 (en) | Sense FET and fast amplifier | |
| US7411451B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| JPH06180803A (ja) | データ記憶装置 | |
| CN1079560C (zh) | 高电源抑制比的单端供电前置放大器 | |
| US6909569B2 (en) | Low impedance semiconductor integrated circuit | |
| CN1846184A (zh) | 电源装置及具备其的电子设备 | |
| US7929241B1 (en) | Signal conversion system and method | |
| US6154333A (en) | Amplification circuit | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| JP2003046347A (ja) | 高出力増幅器 | |
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JP3098451B2 (ja) | 増幅回路 | |
| CA2302887A1 (en) | Low voltage bipolar drive circuits | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| US6933785B2 (en) | Common mode bias control loop for output stages | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| TWI573391B (zh) | 可變增益放大電路 | |
| JP2011049797A (ja) | 演算増幅器 | |
| JP3751766B2 (ja) | 演算増幅器 | |
| JP3243888B2 (ja) | 半導体装置 | |
| JPH0991604A (ja) | リードアンプ | |
| JP2000293804A (ja) | 磁気ディスクメモリ装置 | |
| JP2006260772A (ja) | 増幅回路および磁気記録データ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |