JPH0991604A - リードアンプ - Google Patents
リードアンプInfo
- Publication number
- JPH0991604A JPH0991604A JP7251215A JP25121595A JPH0991604A JP H0991604 A JPH0991604 A JP H0991604A JP 7251215 A JP7251215 A JP 7251215A JP 25121595 A JP25121595 A JP 25121595A JP H0991604 A JPH0991604 A JP H0991604A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- differential circuit
- transistor differential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 従来のＭＲヘッドのリードアンプは、高ＳＮ
比を得るためには、できるだけ大きな初段利得を持たせ
ることが必要であるが、ＭＲヘッドの抵抗値バラツキに
対する余裕（マージン）を考慮すると、その初段利得は
余り大きくすることができなかった。 【解決手段】 ＭＲヘッドの抵抗変化から変換された電
圧変化をトランジスタ差動回路で初段増幅させるととも
に、その増幅出力が所定の基準レベルとなるように、上
記トランジスタ差動回路の共通負荷電流を負帰還制御さ
せる。 【効果】 ＭＲヘッドの個々の抵抗値に応じた最適な動
作条件で初段増幅を行なわせることができる。
比を得るためには、できるだけ大きな初段利得を持たせ
ることが必要であるが、ＭＲヘッドの抵抗値バラツキに
対する余裕（マージン）を考慮すると、その初段利得は
余り大きくすることができなかった。 【解決手段】 ＭＲヘッドの抵抗変化から変換された電
圧変化をトランジスタ差動回路で初段増幅させるととも
に、その増幅出力が所定の基準レベルとなるように、上
記トランジスタ差動回路の共通負荷電流を負帰還制御さ
せる。 【効果】 ＭＲヘッドの個々の抵抗値に応じた最適な動
作条件で初段増幅を行なわせることができる。
Description
【０００１】
【産業上の利用分野】本発明は、リードアンプ、さらに
は読出センサーとして磁気抵抗素子を用いたＭＲヘッド
のリードアンプに適用して有効な技術に関するものであ
って、たとえば固定磁気記憶装置いわゆるＨＤＤ（ハー
ド・ディスク・ドライブ）に利用して有効な技術に関す
るものである。
は読出センサーとして磁気抵抗素子を用いたＭＲヘッド
のリードアンプに適用して有効な技術に関するものであ
って、たとえば固定磁気記憶装置いわゆるＨＤＤ（ハー
ド・ディスク・ドライブ）に利用して有効な技術に関す
るものである。
【０００２】
【従来の技術】最近のＨＤＤでは、記憶容量の大規模化
に伴い、記録媒体に書き込まれた磁気データの読み出し
にＭＲヘッドが多く使用されるようになってきた。ＭＲ
ヘッドは磁気抵抗素子を用いて構成され、記録媒体であ
るディスク上の磁気記録情報を抵抗変化として検出す
る。リードアンプは、その抵抗変化を電圧変化に変換し
て所定レベルまで予備増幅する。
に伴い、記録媒体に書き込まれた磁気データの読み出し
にＭＲヘッドが多く使用されるようになってきた。ＭＲ
ヘッドは磁気抵抗素子を用いて構成され、記録媒体であ
るディスク上の磁気記録情報を抵抗変化として検出す
る。リードアンプは、その抵抗変化を電圧変化に変換し
て所定レベルまで予備増幅する。
【０００３】ＭＲヘッドの抵抗変化は、そのＭＲヘッド
に定電流を通電することにより電圧変化に変換される。
定電流が通電されているＭＲヘッドの抵抗が変化する
と、その抵抗の変化に応じた電圧の変化がＭＲヘッドの
端子に現れる。この電圧変化を所定レベルまで増幅する
のにリードアンプが使用される。
に定電流を通電することにより電圧変化に変換される。
定電流が通電されているＭＲヘッドの抵抗が変化する
と、その抵抗の変化に応じた電圧の変化がＭＲヘッドの
端子に現れる。この電圧変化を所定レベルまで増幅する
のにリードアンプが使用される。
【０００４】なお、ＭＲヘッドに関する参考文献として
は、たとえば、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ
ＯＮ ＭＡＧＮＥＴＩＣＳ，ＶＯＬ２７，ＮＯ６，ＮＯ
ＶＥＭＢＥＲ １９９１、ＭＡＧＮＥＴＩＣ ＲＥＣＯ
ＲＤＩＮＧ ＣＨＡＮＮＥＬＦＲＯＮＴ−ＥＮＤＳなど
がある。
は、たとえば、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ
ＯＮ ＭＡＧＮＥＴＩＣＳ，ＶＯＬ２７，ＮＯ６，ＮＯ
ＶＥＭＢＥＲ １９９１、ＭＡＧＮＥＴＩＣ ＲＥＣＯ
ＲＤＩＮＧ ＣＨＡＮＮＥＬＦＲＯＮＴ−ＥＮＤＳなど
がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【０００６】すなわち、ＭＲヘッドの抵抗変化を電圧変
化に変換して増幅するリードアンプは、高ＳＮ比（信号
対ノイズ比）を確保する上で、できるだけ大きな初段利
得を持つことが要求される。この初段利得は、ＭＲヘッ
ドの抵抗変化を電圧変化に変換する際の変換利得と、電
圧変化に変換された信号を予備増幅する際の増幅利得と
が関与する。この場合、変換利得はＭＲヘッドへの通電
電流等により、増幅利得は増幅回路の動作条件等によ
り、それぞれに設定される。
化に変換して増幅するリードアンプは、高ＳＮ比（信号
対ノイズ比）を確保する上で、できるだけ大きな初段利
得を持つことが要求される。この初段利得は、ＭＲヘッ
ドの抵抗変化を電圧変化に変換する際の変換利得と、電
圧変化に変換された信号を予備増幅する際の増幅利得と
が関与する。この場合、変換利得はＭＲヘッドへの通電
電流等により、増幅利得は増幅回路の動作条件等によ
り、それぞれに設定される。
【０００７】他方、ＭＲヘッドの定常的な抵抗値には製
造過程等にて不可避的に生じるバラツキがある。このバ
ラツキはリードアンプの利得設定を制約する要因とな
る。高ＳＮ比を得るためには、リードアンプの利得、と
くに初段増幅回路での利得をできるだけ大きくすること
が有利であるが、初段での利得を最初から大きく設定し
ておくと、ＭＲヘッドの抵抗値バラツキによってリード
アンプの動作が飽和しやすくなってしまう。リードアン
プの動作が飽和すると、著しい出力歪みが生じて、リー
ドアンプとして機能することができなくなってしまう。
造過程等にて不可避的に生じるバラツキがある。このバ
ラツキはリードアンプの利得設定を制約する要因とな
る。高ＳＮ比を得るためには、リードアンプの利得、と
くに初段増幅回路での利得をできるだけ大きくすること
が有利であるが、初段での利得を最初から大きく設定し
ておくと、ＭＲヘッドの抵抗値バラツキによってリード
アンプの動作が飽和しやすくなってしまう。リードアン
プの動作が飽和すると、著しい出力歪みが生じて、リー
ドアンプとして機能することができなくなってしまう。
【０００８】上述のように、従来のＭＲヘッドのリード
アンプは、高ＳＮ比を得るためには、できるだけ大きな
初段利得を持たせることが必要であるが、ＭＲヘッドの
抵抗値バラツキに対する余裕（マージン）を考慮する
と、その初段利得は余り大きくすることができない、と
いう背反があった。
アンプは、高ＳＮ比を得るためには、できるだけ大きな
初段利得を持たせることが必要であるが、ＭＲヘッドの
抵抗値バラツキに対する余裕（マージン）を考慮する
と、その初段利得は余り大きくすることができない、と
いう背反があった。
【０００９】本発明の目的は、ＭＲヘッドの抵抗値バラ
ツキに影響されることなく、そのＭＲヘッドからの読出
信号を高ＳＮ比で初段増幅させる、という技術を提供す
ることにある。
ツキに影響されることなく、そのＭＲヘッドからの読出
信号を高ＳＮ比で初段増幅させる、という技術を提供す
ることにある。
【００１０】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】すなわち、ＭＲヘッドの抵抗変化から変換
された電圧変化をトランジスタ差動回路で初段増幅させ
るとともに、その増幅出力が所定の基準レベルとなるよ
うに、上記トランジスタ差動回路の共通負荷電流を負帰
還制御させる、というものである。
された電圧変化をトランジスタ差動回路で初段増幅させ
るとともに、その増幅出力が所定の基準レベルとなるよ
うに、上記トランジスタ差動回路の共通負荷電流を負帰
還制御させる、というものである。
【００１３】
【作用】上述した手段によれば、ＭＲヘッドの個々の抵
抗値に応じた最適な動作条件で初段増幅を行なわせるこ
とができる。
抗値に応じた最適な動作条件で初段増幅を行なわせるこ
とができる。
【００１４】これにより、ＭＲヘッドの抵抗値バラツキ
に影響されることなく、そのＭＲヘッドからの読出信号
を高ＳＮ比で初段増幅させることができる、という目的
が達成される。
に影響されることなく、そのＭＲヘッドからの読出信号
を高ＳＮ比で初段増幅させることができる、という目的
が達成される。
【００１５】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。
ながら説明する。
【００１６】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
は相当部分を示すものとする。
【００１７】図１は本発明の技術が適用されたリードア
ンプの一実施例を示したものであって、１はＭＲヘッ
ド、２は初段アンプを形成するトランジスタ差動回路、
３は後段アンプ、４は第１の帰還回路、５は第２の帰還
回路である。
ンプの一実施例を示したものであって、１はＭＲヘッ
ド、２は初段アンプを形成するトランジスタ差動回路、
３は後段アンプ、４は第１の帰還回路、５は第２の帰還
回路である。
【００１８】ＭＲヘッド１は磁気抵抗素子を用いて構成
され、記録媒体であるディスク上の磁気記録情報を抵抗
Ｒｍｒの変化として検出する。この抵抗Ｒｍｒの変化を
電圧の変化に変換するために、ＭＲヘッド１には定電流
Ｉｍｒが通電される。この定電流Ｉｍｒの通電によって
電圧に変換された読出信号Ｖｒは、そのＭＲヘッド１に
直列に介在するダイオードＤ１によって、電源電位Ｖｃ
ｃ側にそのダイオードＤ１の順方向電圧分だけレベルシ
フトされて取り出される。
され、記録媒体であるディスク上の磁気記録情報を抵抗
Ｒｍｒの変化として検出する。この抵抗Ｒｍｒの変化を
電圧の変化に変換するために、ＭＲヘッド１には定電流
Ｉｍｒが通電される。この定電流Ｉｍｒの通電によって
電圧に変換された読出信号Ｖｒは、そのＭＲヘッド１に
直列に介在するダイオードＤ１によって、電源電位Ｖｃ
ｃ側にそのダイオードＤ１の順方向電圧分だけレベルシ
フトされて取り出される。
【００１９】初段アンプを形成するトランジスタ差動回
路２は、エミッタ同志が共通接続された一対のｎｐｎバ
イポーラ・トランジスタＱ１，Ｑ２と、各トランジスタ
Ｑ１，Ｑ２のコレクタと電源電位Ｖｃｃの間にそれぞれ
に介在するコレクタ負荷抵抗Ｒｃ，Ｒｃと、両トランジ
スタＱ１，Ｑ２の共通エミッタと接地基準電位との間に
介在して共通負荷電流Ｉ１を流す共通負荷抵抗Ｒｅとに
より構成される。このとき、一対のバイポーラ・トラン
ジスタＱ１，Ｑ２は、エミッタ同志が共通負荷抵抗Ｒｅ
を介して結合させられることにより差動動作する。
路２は、エミッタ同志が共通接続された一対のｎｐｎバ
イポーラ・トランジスタＱ１，Ｑ２と、各トランジスタ
Ｑ１，Ｑ２のコレクタと電源電位Ｖｃｃの間にそれぞれ
に介在するコレクタ負荷抵抗Ｒｃ，Ｒｃと、両トランジ
スタＱ１，Ｑ２の共通エミッタと接地基準電位との間に
介在して共通負荷電流Ｉ１を流す共通負荷抵抗Ｒｅとに
より構成される。このとき、一対のバイポーラ・トラン
ジスタＱ１，Ｑ２は、エミッタ同志が共通負荷抵抗Ｒｅ
を介して結合させられることにより差動動作する。
【００２０】このトランジスタ差動回路２は、一方のト
ランジスタＱ１のベースが反転入力端子を形成し、他方
のトランジスタＱ２のベースが非反転入力端子を形成し
て、両入力の差を増幅伝達する。反転入力端子すなわち
Ｑ１のベースには上記読出信号Ｖｒが入力され、非反転
入力端子Ｑ２のベースには基準入力レベルＶｂが与えら
れる。このようにして、反転入力端子に入力される読出
信号Ｖｒと非反転入力端子に与えられる基準入力レベル
Ｖｂの差が増幅される。その増幅出力Ｖｘ，Ｖｙは各ト
ランジスタＱ１，Ｑ２のコレクタからそれぞれに取り出
されて後段アンプ３へ送られる。
ランジスタＱ１のベースが反転入力端子を形成し、他方
のトランジスタＱ２のベースが非反転入力端子を形成し
て、両入力の差を増幅伝達する。反転入力端子すなわち
Ｑ１のベースには上記読出信号Ｖｒが入力され、非反転
入力端子Ｑ２のベースには基準入力レベルＶｂが与えら
れる。このようにして、反転入力端子に入力される読出
信号Ｖｒと非反転入力端子に与えられる基準入力レベル
Ｖｂの差が増幅される。その増幅出力Ｖｘ，Ｖｙは各ト
ランジスタＱ１，Ｑ２のコレクタからそれぞれに取り出
されて後段アンプ３へ送られる。
【００２１】第１の帰還回路４は、差動増幅回路４１と
時定数容量Ｃ１を用いて構成され、トランジスタ差動回
路２の一方のトランジスタＱ１のコレクタに現れる出力
電圧（Ｖｘ）と他方のトランジスタＱ２のコレクタに現
れる出力電圧（Ｖｙ）の差（Ｖｙ−Ｖｘ）を増幅し、こ
の増幅出力を容量Ｃ１の時定数で平均化することにより
直流化し、これを上記トランジスタ差動回路２の反転入
力端子すなわち他方のトランジスタＱ２のベースに負帰
還させる。つまり、トランジスタ差動回路２の一対の出
力Ｖｘ，Ｖｙ間の直流電位差がゼロとなるように負帰還
させる。
時定数容量Ｃ１を用いて構成され、トランジスタ差動回
路２の一方のトランジスタＱ１のコレクタに現れる出力
電圧（Ｖｘ）と他方のトランジスタＱ２のコレクタに現
れる出力電圧（Ｖｙ）の差（Ｖｙ−Ｖｘ）を増幅し、こ
の増幅出力を容量Ｃ１の時定数で平均化することにより
直流化し、これを上記トランジスタ差動回路２の反転入
力端子すなわち他方のトランジスタＱ２のベースに負帰
還させる。つまり、トランジスタ差動回路２の一対の出
力Ｖｘ，Ｖｙ間の直流電位差がゼロとなるように負帰還
させる。
【００２２】これにより、トランジスタ差動回路２の非
反転入力端子には、その反転入力端子に入力される読出
信号Ｖｒの直流分と等しくなるような基準入力レベルＶ
ｂが常時与えられるようになる。したがって、そのトラ
ンジスタ差動回路２は、ＭＲヘッド１の抵抗変化に応じ
た電圧変化分だけを差動増幅することができる。
反転入力端子には、その反転入力端子に入力される読出
信号Ｖｒの直流分と等しくなるような基準入力レベルＶ
ｂが常時与えられるようになる。したがって、そのトラ
ンジスタ差動回路２は、ＭＲヘッド１の抵抗変化に応じ
た電圧変化分だけを差動増幅することができる。
【００２３】第２の帰還回路５は、誤差増幅回路として
の差動増幅回路５１、直流成分を抽出するためのロー・
パス・フィルタフィルタ（ＬＰＦ）５２、および電流出
力回路としての電圧／電流変換回路５３により構成さ
れ、上記トランジスタ差動回路２の一方の増幅出力Ｖｘ
と基準レベルＶｒｅｆとの差（Ｖｒｅｆ−Ｖｘ）を増幅
し、この増幅出力をＬＰＦ５２にて平均化することによ
り直流化し、これを電流Ｉ３に変換して上記トランジス
タ差動回路２の共通エミッタ負荷抵抗Ｒｅに通電させ
る。
の差動増幅回路５１、直流成分を抽出するためのロー・
パス・フィルタフィルタ（ＬＰＦ）５２、および電流出
力回路としての電圧／電流変換回路５３により構成さ
れ、上記トランジスタ差動回路２の一方の増幅出力Ｖｘ
と基準レベルＶｒｅｆとの差（Ｖｒｅｆ−Ｖｘ）を増幅
し、この増幅出力をＬＰＦ５２にて平均化することによ
り直流化し、これを電流Ｉ３に変換して上記トランジス
タ差動回路２の共通エミッタ負荷抵抗Ｒｅに通電させ
る。
【００２４】これにより、上記共通エミッタ負荷抵抗Ｒ
ｅに流れる電流Ｉ１は、トランジスタ差動回路２の各コ
レクタ負荷抵抗Ｒｃ，Ｒｃをそれぞれに経て合流する共
通負荷電流Ｉ２と、第２の帰還回路５による通電電流Ｉ
３との合計電流Ｉ１（Ｉ１＝Ｉ２＋Ｉ３）となる。この
とき、その合計電流Ｉ１は共通エミッタ負荷抵抗Ｒｅに
よりほぼ一定に制限されるため、トランジスタ差動回路
２の共通負荷電流Ｉ２は、その一方の増幅出力Ｖｘの直
流レベルが上記基準レベルＶｒｅｆとなるように負帰還
制御される。
ｅに流れる電流Ｉ１は、トランジスタ差動回路２の各コ
レクタ負荷抵抗Ｒｃ，Ｒｃをそれぞれに経て合流する共
通負荷電流Ｉ２と、第２の帰還回路５による通電電流Ｉ
３との合計電流Ｉ１（Ｉ１＝Ｉ２＋Ｉ３）となる。この
とき、その合計電流Ｉ１は共通エミッタ負荷抵抗Ｒｅに
よりほぼ一定に制限されるため、トランジスタ差動回路
２の共通負荷電流Ｉ２は、その一方の増幅出力Ｖｘの直
流レベルが上記基準レベルＶｒｅｆとなるように負帰還
制御される。
【００２５】ここで、上記共通負荷電流Ｉ２の大きさ
は、コレクタ負荷抵抗Ｒｃ，Ｒｃおよび共通エミッタ負
荷抵抗Ｒｅなどの値とともに、トランジスタ差動回路２
の増幅利得を定めるパラメータ要素を形成する。トラン
ジスタ差動回路２の共通負荷電流Ｉ２は、その一方の増
幅出力Ｖｘの直流レベルが上記基準レベルＶｒｅｆとな
るように負帰還制御される。このようにして、差動増幅
回路２の増幅利得が上記基準レベルＶｒｅｆにより設定
される一定の大きさに制御される。
は、コレクタ負荷抵抗Ｒｃ，Ｒｃおよび共通エミッタ負
荷抵抗Ｒｅなどの値とともに、トランジスタ差動回路２
の増幅利得を定めるパラメータ要素を形成する。トラン
ジスタ差動回路２の共通負荷電流Ｉ２は、その一方の増
幅出力Ｖｘの直流レベルが上記基準レベルＶｒｅｆとな
るように負帰還制御される。このようにして、差動増幅
回路２の増幅利得が上記基準レベルＶｒｅｆにより設定
される一定の大きさに制御される。
【００２６】上記基準レベルＶｒｅｆは、抵抗Ｒ１とダ
イオード列Ｄｎによる定電圧回路によって生成される。
この基準レベルＶｒｅｆをトランジスタ差動回路２の増
幅出力（Ｖｘ，Ｖｙ）の最大許容レベルすなわち飽和直
前のレベルに合わせるように設定することにより、その
トランジスタ差動回路２を常に飽和直前の最大利得で動
作させることができる。基準レベルＶｒｅｆは、定電圧
回路を形成するダイオード列Ｄｎのダイオード数によ
り、電源電位Ｖｃｃの範囲内で任意に設定することがで
きる。
イオード列Ｄｎによる定電圧回路によって生成される。
この基準レベルＶｒｅｆをトランジスタ差動回路２の増
幅出力（Ｖｘ，Ｖｙ）の最大許容レベルすなわち飽和直
前のレベルに合わせるように設定することにより、その
トランジスタ差動回路２を常に飽和直前の最大利得で動
作させることができる。基準レベルＶｒｅｆは、定電圧
回路を形成するダイオード列Ｄｎのダイオード数によ
り、電源電位Ｖｃｃの範囲内で任意に設定することがで
きる。
【００２７】以上のように、ＭＲヘッド１の抵抗変化か
ら変換された電圧変化をトランジスタ差動回路２で初段
増幅させるとともに、その増幅出力Ｖｘ，ＶｙのＤＣレ
ベル（振幅の中心レベル）が基準レベルＶｒｅｆとなる
ように、上記トランジスタ差動回路２の共通負荷電流Ｉ
２を負帰還制御させることにより、ＭＲヘッドの個々の
抵抗値に応じた最適な動作条件で初段増幅を行なわせる
ことができる。これにより、ＭＲヘッド１の定常的な抵
抗値Ｒｍｒにバラツキがあっても、高ＳＮ比を得るため
に大きな初段利得を持たせることができる。したがっ
て、ＭＲヘッド１の抵抗値バラツキに影響されることな
く、そのＭＲヘッド１からの読出信号を高ＳＮ比で初段
増幅させることができる なお、上述したリードアンプの主要部は半導体集積回路
化されている。また、時定数用の容量Ｃ１，Ｃ２は外付
け部品として半導体集積回路の外部端子に接続されてい
る。
ら変換された電圧変化をトランジスタ差動回路２で初段
増幅させるとともに、その増幅出力Ｖｘ，ＶｙのＤＣレ
ベル（振幅の中心レベル）が基準レベルＶｒｅｆとなる
ように、上記トランジスタ差動回路２の共通負荷電流Ｉ
２を負帰還制御させることにより、ＭＲヘッドの個々の
抵抗値に応じた最適な動作条件で初段増幅を行なわせる
ことができる。これにより、ＭＲヘッド１の定常的な抵
抗値Ｒｍｒにバラツキがあっても、高ＳＮ比を得るため
に大きな初段利得を持たせることができる。したがっ
て、ＭＲヘッド１の抵抗値バラツキに影響されることな
く、そのＭＲヘッド１からの読出信号を高ＳＮ比で初段
増幅させることができる なお、上述したリードアンプの主要部は半導体集積回路
化されている。また、時定数用の容量Ｃ１，Ｃ２は外付
け部品として半導体集積回路の外部端子に接続されてい
る。
【００２８】図２は上述した第２の帰還回路５の具体的
な回路例を示す。
な回路例を示す。
【００２９】同図において、誤差増幅回路をなす差動増
幅回路５１は、ｎｐｎ型の差動トランジスタＱ５１，Ｑ
５２と、該トランジスタＱ５１，Ｑ５２のコレクタに接
続されたカレントミラーを構成するｐｎｐトランジスタ
Ｑ５３，Ｑ５４と、これらのトランジスタＱ５３，Ｑ５
４のエミッタと電源電圧Ｖｃｃとの間に接続された抵抗
Ｒ５１，Ｒ５２および上記差動トランジスタＱ５１，Ｑ
５２の共通エミッタに接続された定電流源ＣＩ１とによ
り構成され、差動トランジスタＱ５１のベースに図１の
初段アンプ（２）の一方の出力Ｖｘが入力され、Ｑ５２
のベースに基準レベルＶｒｅｆが印加されている。直流
成分を抽出するためのロー・パス・フィルタフィルタ
（ＬＰＦ）５２は容量Ｃ２により構成されている。
幅回路５１は、ｎｐｎ型の差動トランジスタＱ５１，Ｑ
５２と、該トランジスタＱ５１，Ｑ５２のコレクタに接
続されたカレントミラーを構成するｐｎｐトランジスタ
Ｑ５３，Ｑ５４と、これらのトランジスタＱ５３，Ｑ５
４のエミッタと電源電圧Ｖｃｃとの間に接続された抵抗
Ｒ５１，Ｒ５２および上記差動トランジスタＱ５１，Ｑ
５２の共通エミッタに接続された定電流源ＣＩ１とによ
り構成され、差動トランジスタＱ５１のベースに図１の
初段アンプ（２）の一方の出力Ｖｘが入力され、Ｑ５２
のベースに基準レベルＶｒｅｆが印加されている。直流
成分を抽出するためのロー・パス・フィルタフィルタ
（ＬＰＦ）５２は容量Ｃ２により構成されている。
【００３０】また、電流出力回路を形成する電圧／電流
変換回路５３は、ｎｐｎ型の差動トランジスタＱ５５，
Ｑ５６と、該トランジスタＱ５５，Ｑ５６のコレクタに
接続されたカレントミラーを構成するｐｎｐトランジス
タＱ５７，Ｑ５８と、これらのトランジスタＱ５７，Ｑ
５８のエミッタと電源電圧Ｖｃｃとの間に接続された抵
抗Ｒ５３，Ｒ５４および上記差動トランジスタＱ５５，
Ｑ５６の共通エミッタに接続された定電流源ＣＩ２とに
より構成され、差動トランジスタＱ５５のベースに上記
差動増幅回路５１の非反転側の出力（Ｑ５２のコレクタ
電圧）が入力され、Ｑ５６のベースに基準電圧Ｖｒｅｆ
ｘが印加されている。
変換回路５３は、ｎｐｎ型の差動トランジスタＱ５５，
Ｑ５６と、該トランジスタＱ５５，Ｑ５６のコレクタに
接続されたカレントミラーを構成するｐｎｐトランジス
タＱ５７，Ｑ５８と、これらのトランジスタＱ５７，Ｑ
５８のエミッタと電源電圧Ｖｃｃとの間に接続された抵
抗Ｒ５３，Ｒ５４および上記差動トランジスタＱ５５，
Ｑ５６の共通エミッタに接続された定電流源ＣＩ２とに
より構成され、差動トランジスタＱ５５のベースに上記
差動増幅回路５１の非反転側の出力（Ｑ５２のコレクタ
電圧）が入力され、Ｑ５６のベースに基準電圧Ｖｒｅｆ
ｘが印加されている。
【００３１】次に上記帰還回路５の動作を説明する。図
１の初段アンプ（２）から入力される電圧Ｖｘが基準レ
ベルＶｒｅｆよりも低いときトランジスタＱ５１に大き
なコレクタ電流が流れ、Ｑ５２に小さなコレクタ電流が
流れる。トランジスタＱ５１に流れる電流と同じ大きさ
の電流がＱ５３に流れ、これとカレントミラーを構成す
るトランジスタＱ５４に転写される。しかるに上述した
ようにトランジスタＱ５２には小さな電流しか流れない
ので、余った分の電流は容量Ｃ２に流れ込んでこれを充
電する。その結果、容量Ｃ２の電圧Ｖc2が上昇する。そ
して、この電圧が適当なレベルに設定されたＶｒｅｆｘ
を越えると電圧／電流変換回路５３が上記差動増幅回路
５１と同様に動作して余った電流Ｉ３を前記初段アンプ
（２）の抵抗Ｒｅへ押し出す。初段アンプでは、上記電
流Ｉ３が流し込まれると、Ｉ２＝Ｉ１−Ｉ３であるの
で、差動トランジスタＱ２に流れる電流Ｉ２が小さくな
って出力Ｖｘが高くなる。
１の初段アンプ（２）から入力される電圧Ｖｘが基準レ
ベルＶｒｅｆよりも低いときトランジスタＱ５１に大き
なコレクタ電流が流れ、Ｑ５２に小さなコレクタ電流が
流れる。トランジスタＱ５１に流れる電流と同じ大きさ
の電流がＱ５３に流れ、これとカレントミラーを構成す
るトランジスタＱ５４に転写される。しかるに上述した
ようにトランジスタＱ５２には小さな電流しか流れない
ので、余った分の電流は容量Ｃ２に流れ込んでこれを充
電する。その結果、容量Ｃ２の電圧Ｖc2が上昇する。そ
して、この電圧が適当なレベルに設定されたＶｒｅｆｘ
を越えると電圧／電流変換回路５３が上記差動増幅回路
５１と同様に動作して余った電流Ｉ３を前記初段アンプ
（２）の抵抗Ｒｅへ押し出す。初段アンプでは、上記電
流Ｉ３が流し込まれると、Ｉ２＝Ｉ１−Ｉ３であるの
で、差動トランジスタＱ２に流れる電流Ｉ２が小さくな
って出力Ｖｘが高くなる。
【００３２】一方、初段アンプ（２）の出力電圧Ｖｘが
基準レベルＶｒｅｆよりも高くなると差動増幅回路５１
のトランジスタＱ５１の電流が小さくなり、Ｑ５２の電
流が大きくなる。これによって今度は容量Ｃ２が放電さ
れ、容量Ｃ２の電圧Ｖｃ２が降下する。そして、この電
圧がＶｒｅｆｘよりも下がると電圧／電流変換回路５３
は前記初段アンプ（２）から電流Ｉ３を引き込むように
動作する。初段アンプでは、上記電流Ｉ３が引き込まれ
ると、差動トランジスタＱ２に流れる電流Ｉ２が増加し
て出力Ｖｘが低くなる。このようにして、初段アンプ
（２）の出力Ｖｘが低くなるとそれを高くするように、
またＶｘが高くなるとそれを低くするように帰還がかか
り出力Ｖｘが基準レベルＶｒｅｆと等しくなるように帰
還回路５が作用する。
基準レベルＶｒｅｆよりも高くなると差動増幅回路５１
のトランジスタＱ５１の電流が小さくなり、Ｑ５２の電
流が大きくなる。これによって今度は容量Ｃ２が放電さ
れ、容量Ｃ２の電圧Ｖｃ２が降下する。そして、この電
圧がＶｒｅｆｘよりも下がると電圧／電流変換回路５３
は前記初段アンプ（２）から電流Ｉ３を引き込むように
動作する。初段アンプでは、上記電流Ｉ３が引き込まれ
ると、差動トランジスタＱ２に流れる電流Ｉ２が増加し
て出力Ｖｘが低くなる。このようにして、初段アンプ
（２）の出力Ｖｘが低くなるとそれを高くするように、
またＶｘが高くなるとそれを低くするように帰還がかか
り出力Ｖｘが基準レベルＶｒｅｆと等しくなるように帰
還回路５が作用する。
【００３３】図３は本発明によるリードアンプの別の実
施例を示す。
施例を示す。
【００３４】図１に示した実施例との相違について説明
すると、第２の帰還回路５にて、まず、トランジスタ差
動回路２の一方の出力Ｖｘを電圧利得が１のバッファ増
幅回路５５で増幅した後、ＬＰＦ５２にて直流レベルを
抽出し、この直流レベルと基準レベルＶｒｅｆとの差を
差動型の電圧／電流変換回路５３にて電流Ｉ３に変換さ
せている。そして、その変換により得られる電流Ｉ３を
トランジスタ差動回路２の共通負荷電流Ｉ２に負帰還さ
せている。
すると、第２の帰還回路５にて、まず、トランジスタ差
動回路２の一方の出力Ｖｘを電圧利得が１のバッファ増
幅回路５５で増幅した後、ＬＰＦ５２にて直流レベルを
抽出し、この直流レベルと基準レベルＶｒｅｆとの差を
差動型の電圧／電流変換回路５３にて電流Ｉ３に変換さ
せている。そして、その変換により得られる電流Ｉ３を
トランジスタ差動回路２の共通負荷電流Ｉ２に負帰還さ
せている。
【００３５】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００３６】たとえば、トランジスタ差動回路はその能
動素子の一部または全部をＭＯＳトランジスタを用いて
構成することもできる。
動素子の一部または全部をＭＯＳトランジスタを用いて
構成することもできる。
【００３７】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるＨＤ
Ｄのリードアンプに適用した場合について説明したが、
それに限定されるものではなく、たとえば磁気光ディス
ク・ドライブのリードアンプにも適用できる。
てなされた発明をその背景となった利用分野であるＨＤ
Ｄのリードアンプに適用した場合について説明したが、
それに限定されるものではなく、たとえば磁気光ディス
ク・ドライブのリードアンプにも適用できる。
【００３８】
【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
【００３９】すなわち、ＭＲヘッドの抵抗値バラツキに
影響されることなく、そのＭＲヘッドからの読出信号を
高ＳＮ比で初段増幅させることができる、という効果が
得られる。
影響されることなく、そのＭＲヘッドからの読出信号を
高ＳＮ比で初段増幅させることができる、という効果が
得られる。
【図１】本発明の技術が適用されたリードアンプの一実
施例を示す回路図
施例を示す回路図
【図２】第２の帰還回路５の具体的な回路例を示す回路
図
図
【図３】本発明によるリードアンプの別の実施例を示す
回路図
回路図
１ ＭＲヘッド ２ トランジスタ差動回路 ３ 後段アンプ ４ 第１の帰還回路 ５ 第２の帰還回路 ５１ 誤差増幅回路としての差動増幅回路 ５２ ロー・パス・フィルタフィルタ ５３ 電流出力回路としての電圧／電流変換回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長屋 裕士 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 廣瀬 豪 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 松鶴 敏博 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (5)
- 【請求項１】 ＭＲヘッドから抵抗変化として読み出さ
れる読出信号を電圧変化に変換する変換回路と、電圧信
号に変換された読出信号を初段で予備増幅するトランジ
スタ差動回路と、このトランジスタ差動回路の増幅出力
が所定の基準レベルとなるように上記トランジスタ差動
回路の共通負荷電流を負帰還制御する帰還回路とを備え
たことを特徴とするリードアンプ。 - 【請求項２】 帰還回路は、トランジスタ差動回路の増
幅出力と基準レベルとの差を増幅する誤差増幅回路と、
この誤差増幅回路の出力から直流成分を抽出するロー・
パス・フィルタと、このロー・パス・フィルタの出力に
応じて上記トランジスタ差動回路の共通負荷電流を制御
する電流出力回路とを備えたことを特徴とする請求項１
に記載のリードアンプ。 - 【請求項３】 ＭＲヘッドから抵抗変化として読み出さ
れる読出信号を電圧信号に変換する変換回路と、電圧変
化に変換された読出信号を初段で予備増幅するトランジ
スタ差動回路と、このトランジスタ差動回路の一対の出
力間の直流電位差がゼロとなるように、そのトランジス
タ差動回路の基準入力レベルを負帰還制御する第１の帰
還回路と、上記トランジスタ差動回路の増幅出力が所定
の基準レベルとなるように上記トランジスタ差動回路の
共通負荷電流を負帰還制御する第２の帰還回路とを備え
たことを特徴とする請求項１または２に記載のリードア
ンプ。 - 【請求項４】 トランジスタ差動回路の増幅出力から直
流成分を抽出し、この直流成分が所定の基準レベルとな
るように上記トランジスタ差動回路の共通負荷電流を負
帰還制御する帰還回路とを備えたことを特徴とする請求
項１から３のいずれかに記載のリードアンプ。 - 【請求項５】 トランジスタ差動回路は、一対のバイポ
ーラ・トランジスタの各コレクタにそれぞれに負荷を接
続させるとともに、各エミッタを共通負荷を介して差動
結合させたものであることを特徴とする請求項１から４
のいずれかに記載のリードアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7251215A JPH0991604A (ja) | 1995-09-28 | 1995-09-28 | リードアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7251215A JPH0991604A (ja) | 1995-09-28 | 1995-09-28 | リードアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0991604A true JPH0991604A (ja) | 1997-04-04 |
Family
ID=17219420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7251215A Pending JPH0991604A (ja) | 1995-09-28 | 1995-09-28 | リードアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0991604A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016316A1 (fr) * | 1998-09-10 | 2000-03-23 | Hitachi, Ltd. | Memoire de type disque magnetique et unite de disques durs |
| WO2000057404A1 (fr) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Memoire a disques magnetiques |
-
1995
- 1995-09-28 JP JP7251215A patent/JPH0991604A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016316A1 (fr) * | 1998-09-10 | 2000-03-23 | Hitachi, Ltd. | Memoire de type disque magnetique et unite de disques durs |
| WO2000057404A1 (fr) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Memoire a disques magnetiques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444579A (en) | Preamplifier of a signal from a variable resistance sensor, and a current source | |
| EP0595350B1 (en) | Reproducing circuit for a magnetic head | |
| US5122915A (en) | Low-noise preamplifier for magneto-resistive heads | |
| US5691663A (en) | Single-ended supply preamplifier with high power supply rejection ratio | |
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| JP2588368B2 (ja) | 差動増幅回路 | |
| JP2005004881A (ja) | 磁気記録再生装置 | |
| US6066987A (en) | Differential cascode magneto-resistance preamplifier with bias bypass | |
| JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
| US7929241B1 (en) | Signal conversion system and method | |
| JPH0991604A (ja) | リードアンプ | |
| US6107873A (en) | Low noise common-emitter preamplifier for magneto-resistive heads | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| KR100717911B1 (ko) | 판독 채널을 구비하는 장치 및 집적 회로 | |
| JP2000293804A (ja) | 磁気ディスクメモリ装置 | |
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JPH1131302A (ja) | リードアンプ回路および半導体集積回路 | |
| JPH09252224A (ja) | 電流／電圧変換回路 | |
| US6946909B2 (en) | Impedance matched low noise amplifier | |
| JPS61170909A (ja) | 半導体集積回路 | |
| JP2770291B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JPH10269510A (ja) | リードアンプ回路および半導体集積回路 | |
| JPS6325804A (ja) | 磁気記録再生回路 | |
| JPH11273013A (ja) | 磁気ディスク装置 | |
| JPH06216946A (ja) | 非線形バースト・モード・データ受信機 |