JP2004531981A - 同期式チップーチップシステムのデータリカバリ装置 - Google Patents
同期式チップーチップシステムのデータリカバリ装置 Download PDFInfo
- Publication number
- JP2004531981A JP2004531981A JP2003508007A JP2003508007A JP2004531981A JP 2004531981 A JP2004531981 A JP 2004531981A JP 2003508007 A JP2003508007 A JP 2003508007A JP 2003508007 A JP2003508007 A JP 2003508007A JP 2004531981 A JP2004531981 A JP 2004531981A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- phase
- circuit
- strobe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title description 2
- 238000011084 recovery Methods 0.000 title 1
- 238000005070 sampling Methods 0.000 claims abstract description 112
- 230000007704 transition Effects 0.000 claims abstract description 47
- 230000005540 biological transmission Effects 0.000 claims description 44
- 238000012546 transfer Methods 0.000 claims description 35
- 230000000630 rising effect Effects 0.000 claims description 21
- 230000003111 delayed effect Effects 0.000 claims description 14
- 230000007246 mechanism Effects 0.000 claims description 10
- 238000012423 maintenance Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000004048 modification Effects 0.000 claims description 5
- 238000012986 modification Methods 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims 9
- 230000006870 function Effects 0.000 claims 2
- 230000010355 oscillation Effects 0.000 claims 2
- 239000013598 vector Substances 0.000 description 24
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 15
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 15
- 238000004891 communication Methods 0.000 description 10
- 238000012937 correction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000010587 phase diagram Methods 0.000 description 6
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 102100023817 26S proteasome complex subunit SEM1 Human genes 0.000 description 2
- 101000684297 Homo sapiens 26S proteasome complex subunit SEM1 Proteins 0.000 description 2
- 101000873438 Homo sapiens Putative protein SEM1, isoform 2 Proteins 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100188554 Arabidopsis thaliana OCT5 gene Proteins 0.000 description 1
- 102100035593 POU domain, class 2, transcription factor 1 Human genes 0.000 description 1
- 101710084414 POU domain, class 2, transcription factor 1 Proteins 0.000 description 1
- 102100026456 POU domain, class 3, transcription factor 3 Human genes 0.000 description 1
- 101710133393 POU domain, class 3, transcription factor 3 Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
データサンプリング信号(DSS)は、50%デューティサイクルとシャープトランジションを持ち、タイミング基準信号に比べ改善された波形を持つ。タイミング基準信号(DQS)から得た位相情報は、他の用途、受信データをローカルクロック信号領域と関連付けたり、データが遠隔デバイスにおける基準クロック信号と同期して遠隔デバイスに到達するようにデータを送信する等の他の用途にも使用できる。
Description
【0001】
本発明は信号通信分野、さらに具体的には、電気信号を使った集積回路デバイス内、或はそのデバイス間の高速情報伝達に関する。
【背景技術】
【0002】
現代電子システムに於いては、データ及び制御情報は極端に短命な電気信号を使って種々のサブシステム間を転送される。例えば、高速メモリシステムに於いては、メモリコントローラからメモリデバイスへのデータ信号はメモリデバイスの入力部において、僅か1ナノ秒以下でのみ有効であり、ある場合には、メモリコントローラとメモリデバイス間の信号路線上のデータ信号の伝播時間より短い。この様な高速信号システムに於いて、有効なデータ期間(データアイ)内の正確な瞬間にデータ信号をサンプリングする受信デバイスの能力は、データアイを如何に短くし、結果的にシステム全体のデータ伝達比率を小さくするかを決定する際のしばしば重要なファクターである。従って、データアイ内のサンプリングタイミングをより正確に制御する技術により、一般的に、より高速のデータ転送、及びその結果高い信号帯域幅が可能になる。
【0003】
図1には高速信号システムの先行技術を示す。ここでは、データラインDQ0―DQN上を伝達されたデータ信号のサンプリングを制御するため、ストローブ信号がストローブラインDQS上を伝達される。ストローブ信号は、送信される時、データ信号とエッジが一致しており(即ち、ストローブ信号のトランジションはデータアイのオープンと一致しており)、DQSラインは通常、DQ0―DQnラインと同じ伝播遅延を取り入れるので、ストローブ信号とデータ信号は受信デバイスに殆ど同時に到達する。可変遅延回路15は、遅延されたストローブ信号がデータアイの真ん中でトランジションするように、ストローブ信号をデータアイの公称継続時間の半分だけ遅らせる。
【0004】
遅延されたストローブ信号がデータアイの中間点から浮動する(例えば、電圧や温度変化のため)ことを避ける為、遅延ロックループ回路(DLL)12が可変遅延回路によって加えられる遅延時間を常時調整するために提供される。DLL回路内の可変遅延回路21は、粗い及び細かな(疎・密)遅延素子から構成され、これらは、ストローブ信号路内の可変遅延回路15内の疎・密遅延素子に対応する。DLL回路内の可変遅延回路21の出力は基準クロック信号に対し位相ズレして浮動するので(例えば、電圧や温度変化のため)、その位相差が位相検知器18によって検知される。この検知器は可変遅延回路21に加えられる遅延制御値を調整するために遅延制御回路20へ信号を出力する。遅延制御値の調整は、可変遅延回路21の出力を基準クロック信号の位相ロックに向かって移動させるため、結果的に可変遅延回路21の信号路内の疎および/または密な遅延素子の数を調整することになる。図1に示すように、この遅延制御値は、基準クロック周期とデータアイの継続時間の半分の周期との間の比率に従って、比率回路22での変換後、ストローブ信号路にある可変遅延回路15にも提供される。この方式によりデータストローブ信号に加えられる遅延時間は自動的に調整され、電圧や温度による変動を補償する。他の比較的定常的なエラー原因(例えば、プロセス変動、DQSとDQ線路の不整合、その他)は、可変遅延回路21内の疎・密遅延素子の初期選択によって補償される。
【0005】
不幸なことに、データストローブ信号の遅延された信号は、DQラインのサンプリングを制御するため最終的に使用されているので(ここではダイレクトストロービング方式という)、符号間干渉(ISI)やクロストークのようなデータストローブ信号内の瞬間的なタイミングエラー要因、或は、不整合な立ち上がり及び立ち下がりエッジ比に起因するデータ依存のタイミングエラーは、可変遅延回路15によっては十分に補償されず、その代わりに、データ受信器のサンプル制御入力時のタイミングジッタとして現れる。この現象は図2に示されている。図示されたように、ストローブ信号31は、データアイの中間点でトランジションする遅延ストローブ信号33を生み出すため、時間量TEYE/2だけ遅延される。瞬間的なタイミングエラーに起因するストローブ信号31の僅かに速いもの及び遅れたものが破線34と35でそれぞれ例示されている。瞬間的なタイミングエラー要因は図1の可変遅延回路15の出力へそのまま通過してくるので、遅延ストローブ信号33は同じように、進んだり、遅れたりし、結果として図示された理想的なサンプリングポイントからずれたサンプリングポイントになる。前述のように、サンプリングポイントのこの様な不正確さはタイミングマージンの喪失に繋がり、引いてはデータ転送比率を減少させる。
【特許文献1】
米国特許第6125157号
【発明の開示】
【0006】
本発明の一態様では、デバイス間で通信されるデータのサンプリングエラーを減少させるための装置が開示される。本装置は、タイミング基準信号と一緒に送られたデータ信号をサンプリングするためのデータサンプリング信号を形成するため、ストローブ信号のようなタイミング基準信号から得た位相情報を使用する。データサンプリング信号は、ストローブ信号から得た位相情報に従って、クロック信号を可変的に遅延することによって提供することができる。データサンプリング信号は、また、50%デューティサイクルとシャープなトランジションを含め、タイミング基準信号に比べ改善された波形を持つことができる。タイミング基準信号から得た位相情報は、受信データをローカルクロック信号領域と関連付けたり、データが遠隔デバイスにおける基準クロック信号と同期して遠隔デバイスに到達するようにデータを送信する等の他の用途にも使用できる。
【発明を実施するための最良の形態】
【0007】
図3にデータサンプリング装置50を示す。本装置は、受信器60、64及び66を有するデータラインDQ1−DQN上で受信するデータ信号をサンプリングするため、データサンプリングラインDSS上にデータサンプリング信号を発生させる。このデータサンプリング信号は、ストローブラインDQS上で受信したストローブ信号から得た位相情報に基づいて、クロックラインCLK上のクロック信号の位相を調整するDLL52から出力される。この位相情報は、ストローブラインDQS上で受信するストローブ信号とDLL52から位相ロックライン58上に出力された信号を、位相検知器55に於いて比較することによって得られる。このように、従来技術の直接ストロービング、即ち、ストローブ信号がデータ信号をサンプリングする方式と異なり、本発明に基づいたストローブ信号はデータサンプリング信号の位相を調整するために使用され、データサンプリング信号がその代わりにデータ信号をサンプリングするために使用される。
【0008】
下記に述べるように、本発明の実施例は、それらに限定されることはないが、クロック信号及び擬似ランダム信号を含め、ストローブ信号以外の、タイミング基準信号と共に実行される。ここで、「ストローブ信号」という言葉は、有効な信号が該当するデータ、コントロール、又はアドレスライン上に現れた時、有効なロジックレベル(例えば、論理ハイと論理ロウ)間をトランジションする信号を指す。ストローブ信号は、そのタイミング精度の確立又は維持に関連した較正の為のトランジション、又は、他の間接的な信号用途を除いて、有効な信号が該当するデータ、制御、アドレスライン上に存在しないか出力されていない場合、一般的にアイドル状態(しばしば有効ロジックレベル間で中間プリチャージ状態)である。対称的に、クロック信号は、制御、データ、或いはアドレス信号が他のライン上に現れるかどうかと無関係に、周期的にロジックレベル間をトランジションする。アイドル状態の時、有効ロジックレベルの中間の状態にプリチャージされているストローブ信号の場合、そのプリチャージレベルから有効ロジックレベルへのトランジション(時にプリアンブルと呼ばれる)は、通常、有効ロジックレベル間のどんなトランジションよりも先行して行われることに注意されたい。
【0009】
ストローブ信号は、データ送信するデバイス(図示せず)からデータ信号と一緒に送信される。一方、クロック信号は、システム動作中、一般的にデータ信号システム内の全てのデバイスに対して送られる。ある実施例においては、遠隔デバイスから送信される時、ストローブ信号はデータ信号と同位相である。この場合、DDL52は、受信データ信号をデータアイの中間点において、データサンプリング信号のトランジションでサンプリングするために、DQSライン上で受信したストローブ信号と90°の位相差を持ったデータサンプリング信号をDSSライン上に出力するように構成されている。他の実施例においては、ストローブ信号は、遠隔デバイスから送信される時、データ信号と90°位相差を持っている。この場合には、DLL52は、受信データ信号をデータアイの中間点においてデータサンプリング信号のトランジションでサンプリングするために、DQSライン上で受信したストローブ信号と同位相のデータサンプリング信号をDSSライン上に出力するように構成されている。
【0010】
データと付随ストローブ信号がメモリコントローラと一つ以上のDRAM間で伝達されるメモリシステムを実施するために、装置50のようなデータサンプリング装置は、DRAMを廉価に押えるため、メモリコントローラ上だけに配置される。この場合、ストローブ信号はDRAMにから送信されるデータ信号と位相が一致しており、DLL52よって出力されるデータサンプリング信号は、ラインDQ1−DQN上で受信されるデータ信号と90°の位相差がある。
【0011】
ストローブ信号とデータ信号は共に、CMOSトランジスタのような類似したアウトプットドライバーを使用し、又、略整合した伝送特性を持った導体路のような類似した伝送路を経由して送信される。ある種の実施例に於いては、ストローブ信号とデータ信号の両方が、立ち上がりトランジションと立ち下がりトランジションについて異なったスロープを持つ場合がある。これは、例えば、ストローブ信号とデータ信号をハイとロウにドライブするために使用されているPMOSとNMOSの出力ドライブトランジスタの固有の相違によって起こる。この事は、ストローブ信号のハイ対ロウの時間比率を理想の50%デューティサイクルから変化させる要因となり得る。
【0012】
データ信号は、その立ち上がりトランジションと立ち下がりトランジションに違いをもっており、これらはストローブ信号のそれと合っているので、ストローブ信号の不完全性は、データ信号のそれらをキャンセルするかもしれないと期待する向きもあるかもしれない。しかし、ストローブ信号の立ち上がりトランジションはデータ信号の立ち上がり又は立ち下がりトランジションに一致するかも知れないし、又ストローブ信号の立ち下がりトランジションはデータ信号の立ち上がり又は立ち下がりトランジションに一致するかもしれない。このように、ストローブ信号の不完全性は、あるデータ信号の不完全性によって解消される場合もあるが、それは他のデータ信号の不完全性によって増幅される場合もある。ストローブ信号を劣化させる他の不完全性とは、符号間干渉、クロストーク、シグナル散乱等である。
【0013】
対照的に、DSSライン上に出力されるデータサンプリング信号は、例えば、50%のデューティサイクルでシャープなトランジションを持つ等、ストローブ信号に比べて望ましい波形にすることができる。波形改善に加え、データサンプリング信号がストローブ信号DQSに比べてより安定した位相を持つように、DLL52は又、ストローブ信号のジッタを滑らかにすることができる。このように、ストローブ信号DQSの不完全性をそのまま踏襲している先行技術の直接ストロービング方式に替えて、高品質のデータサンプリング信号DSSがデータをサンプリングする為に使用される。
【0014】
図4に、もう一つのデータサンプリング装置100の実施例を示す。これは、DQ1−DQNライン上で受信したデータ信号をサンプリングするために、DQSライン上で受信したタイミング基準信号又はストローブ信号から引き出されたデータサンプリング信号の位相を使ってデータサンプリング信号を発生させるものである。システム100は、特許文献1に開示された、Rambus社の技術に類似した2段階式遅延ロックループ(DLL)を使用しており、ここに参照した前記米国特許を本明細書に包含する。
【0015】
第一段階に於いては、DLL基準ループ102は、CLKライン上のクロック信号を使用する。このクロック信号は、第一デューティサイクル修正回路105によってデューティサイクルの修正がなされ、修正クロック信号を連続的に遅延させた信号の複写である信号セット110を作る。当該信号セットを位相ベクトルと呼ぶ。第二段階に於いては、0°とラベルした出力端に0°信号を出力するため、補間回路112によって、位相ベクトル110の隣接する対が選択され、重み付けがなされる。90°とラベルした出力端においては、0°信号に従って位相調整されている90°信号を出力するために、補間回路112によって、位相ベクトルの他の隣接する対が選択され、重み付けがなされる。このように、DLL基準ループ102と補間回路112は、クロック信号に対して可変遅延回路を提供する。
【0016】
DLL基準ループ102は鎖状に配置された一連の遅延素子を持ち、クロック信号を受信した遅延鎖は、遅延素子から位相ベクトル110を発生させ、位相ベクトル110の各々は隣接した位相ベクトルから単位遅延時間分シフトされている。DLL基準ループ102は、位相ベクトルがクロック信号の所定の位相長に亘るように、遅延調整信号を使って遅延鎖内の単位遅延時間を調整することができる。図4には4つの位相ベクトル110が示されているが、2、3、6、8、12等、もっと多数、或は少数の位相ベクトルを使用することもできる。装置100の実施例に於いては、隣接する位相ベクトル110間の位相差は180°/Nである。つまり、図示された4つの信号に関しては、各位相ベクトル110は隣のベクトルから45°離れている。
【0017】
補間回路112は、基準ループ102から位相ベクトル110を受取り、位相制御回路122からの位相制御信号に基づいて0°信号と90°信号を出力する。位相制御回路122内、或いは補間回路112内の選択回路は補間回路112に二つの隣接した位相ベクトル110を選択させ、これらの信号110の重み付けの組み合わせから0°信号を発生させる。補間回路112による位相ベクトルの算術的結合により生じた0°信号は、次のプロセス以降、DQSライン上で受信されたストローブ信号と同相であるように設計されている。本発明で使用できる補間回路112内の選択回路の実施例は、上記特許文献1に開示されている。
【0018】
CLKライン上のクロック信号は、システム100を含む情報送信システムのマスタークロック信号であり、例えば、遠隔デバイス(図示せず)へのストローブ信号及びデータ信号の送信において同期をとるためにも使用することが出来る。DQSライン上で受信されるストローブ信号は、この実施例においてはCLKライン上で受信されるクロック信号とほぼ同じ周波数を持つ。この実施例に於いて90°信号は、0°信号と90°位相がずれているように設計されている補間回路112による関連信号110の算術結合から生ずる。
【0019】
0°信号は、デューティサイクル修正回路115を経由して供給され、この修正回路は、0°信号のデューティサイクルの不完全性とは無関係に、略50%のデューティサイクルを持った位相ロック信号をライン128上に出力するように構成されている。90°信号は、同様なデューティサイクル修正回路118を経由して供給され、この修正回路は、90°信号のデューティサイクルの不完全性とは無関係に、略50%のデューティサイクルを持ったデータサンプリング信号をライン129上に出力するように構成されている。本発明で使用可能なデューティサイクル修正回路の実施形態は、上記特許文献1に開示されている。
【0020】
ゼロ位相検知器120は、DQSライン上のストローブ信号と位相ロック信号を受取り、この2つの信号を比較して、位相制御回路122へ早期又は遅延信号を送る。位相制御回路122は、この早期又は遅延信号を使って、位相ロック信号がDQSと同じ位相となるまで、補間回路112をして0°信号を時間的に前後させる。
【0021】
図5により詳細に示されている位相制御回路122は、ゼロ位相検知器120から受け取った早期又は遅延信号の履歴で決定されるデジタル状態を持つカウンタ150を有し、そのデジタル状態はメモリ152の第一レジスタ155に保存され、入力ストローブ信号不在期間中保持される。あるいは、カウンタ150のデジタル状態は、レジスタ内における状態の蓄積なしに、補間回路112を直接駆動することもできる。
【0022】
メモリ152は、位相制御回路122のM個の状態を保存するため、第二レジスタ157〜M番目のレジスタ159を含め、M個のレジスタを持つ。以下により詳しく述べるように、第二レジスタ157から第Mレジスタ159は、位相制御回路122の外部に設置してもよく、補間回路112、或は他の補間回路(図示せず)の出力を制御するために使用し、よって追加のデータサンプリング信号を提供することもできる。この追加のデータサンプリング信号は、遠隔デバイスからストローブあるいはタイミング基準信号を受取る場合よりも、遠隔デバイスへストローブあるいはタイミング基準信号を送信するために使用してもよく、それにより、例えば、受信データ信号とローカルクロック信号CLKを同期させる、或いは、異なった遠隔デバイスとの通信を行うことができる。
【0023】
不安定さを避けるため、位相制御回路122は、補間回路112への出力信号を変化させる前に2つ以上の連続した早期又は遅延信号を要求する事によってデジタルフィルタとして動作し得る。位相制御回路122は、ゼロ位相検知器120からの信号を無視して、補間回路112への出力信号を一定に保持するように動作させることもできる。これは、例えば、ストローブ信号DQSが存在しないか、或は、エラー発生の疑いがある場合でも、データサンプリングのために90°信号の位相位置を固定するために使用することができる。
【0024】
位相制御回路122は又、補間回路112内のデジタル−アナログ変換器(DAC)160と通信する。このコンバータは、第一レジスタ155内に保存されている6ビットワードのようなデジタル状態を、選択回路によって選択された位相ベクトル110の重み付けを制御するために使用される一対の制御信号164及び166に変換し、これらの位相ベクトル間の補間を行う。この位相ベクトル110の重み付けは、前記特許文献1に記述されているように、選択された位相ベクトルに結合された電源から供給される電流を制御し、その電流を対応するキャパシタと統合する事によってなされる。他のデジタル状態が位相制御回路122に保存されている場合に、第一レジスタ155、又は他のレジスタ157―159に保存されている状態をDAC160に供給するかを選択する、状態選択回路162を設置する。状態選択回路は又、DAC160からの信号164及び166によって補間される二つの隣接する位相ベクトルも選択する。
【0025】
デューティサイクル修正回路118を通過した90°出力信号は、従来型の受信器130においてサンプリングを行うために、DQ1ライン上で受信するデータ信号に対して事前に決められた直角の位相関係を持つデータサンプリング信号を提供する。このように、ジッタやデューティサイクル上の不完全性を持つ可能性があり、伝送中の散乱によるエッジ傾斜の減少や、符号間干渉やクロストークエラー等の伝送エラーを生じさせるかもしれないストローブ信号を使ってDQ1上のデータ信号を直接ストローブィングする替わりに、受信器130は、DSS1上の略50%のデューティサイクルを持つ、正確に配列された直角位相信号で、DQ1上のデータ信号をサンプリングすることができる。データサンプリング信号は又、受信データに付随してのみ存在するストローブ信号と異なり、フリーランニングのクロック信号をも提供出来る。
【0026】
N番目の受信器133のような追加の受信器は、データラインDQNのようなライン上の他のデータ信号を装置100によって作られたデータサンプリング信号でサンプリングすることが出来る。このように、装置100は、マルチビット幅のバスを経由して送信されたデータ信号のために使用できる。システム100は、受信データ信号DQのサンプリングに際し、50%デューティサイクルとシャープな立ち上がり及び立ち下がりエッジを持つ、ほぼ理想的な、フリーランニングの直角位相のクロック信号の同期を取るため、ストローブ信号DQSの位相情報を使用する事が出来る。
【0027】
オフセット制御回路140は、0°クロック信号の位相がストローブ信号DQSと僅かにずれるように0°出力の位相を調整するため、ゼロ位相検知器120或いは位相制御回路122のどちらかに接続することが出来る。他方、90°出力は、0°出力と位相が正確に90°ずれている状態にならないように、補間回路112によって僅かに調整してもよい。この事は、例えば、デューティサイクル修正回路118から出力された信号を、データ信号DQ及びDQXの直角位相とより良く整列させるために使用できる。このように、1バイトのような多数のデータビットを受信器130や受信器133のようなストローブ信号端子を持った多数の受信器で並列に受信する通常の状況において、オフセット制御回路140は、データサンプリング信号のバイト単位の位相調整を提供する。 同様なデータサンプリング信号のバイト単位の較正はマルチプレクサ(MUX)170によってなされる。このマルチプレクサもオフセット制御回路によって制御することができ、位相ロック信号の経路上にインバータのような遅延素子144がどれだけあるかを選択することが出来る。
【0028】
更なるデータサンプリング信号の調整は、データサンプリング信号へインバータのような他の一連の遅延素子146を提供することによって成し遂げられる。マルチプレクサ172は、位相ロック信号が遭遇する遅延素子144の数と比較して、データサンプリング信号DSS1が遭遇する遅延素子146の数を選択する為に提供されている。マルチプレクサ175は、位相ロック信号が遭遇する遅延素子144の数と比較して、データサンプリング信号DSSNが遭遇する遅延素子146の数を選択する為に提供されている。この遅延素子146の選択により、データサンプリング信号DSS1−DSSNのビット単位の較正が可能となる。このようにして、早期、通常、或は遅延データサンプリングクロック信号が、バイト幅、或いはマルチバイト幅のバスからデータ信号をサンプリングする種々の受信器の各々に選択的に供給出来る。
【0029】
ゼロ位相検知器(ZPD)120は、DQS信号と位相ロック信号の立ち下がりエッジを比較するように構成されている。このような立ち下がりエッジは、立ち上がりエッジを構築するために使用されるP−MOSドライバより高速のトランジションを行うNMOSドライバによって通常構築されているからである。エッジセレクタ125を随意でゼロ位相検知器120の一部分として設置してもよい。エッジセレクタは、ゼロ位相検知器120にDQSと位相ロック信号の立ち下がりエッジを比較させる代わりに、又はそれに加えて、これらの信号の立ち上がりエッジを見張らせることが出来るようにプログラムされた可変レジスタのような回路構成を持っている。
【0030】
この図には、1つの補間回路だけが示されているが、他の補間回路でも基準ループ102からの出力信号110を受信することが出来る。更に、もし出力信号110を運ぶ線路が整合された長さとインピーダンスを持っているならば、補間回路112のような補間回路は、基準ループ102から比較的遠距離に設置されることが出来る。このように、多くのこのような補間回路が同一電子回路上に配置され、それらの各々が基準ループ102からの信号110を位相ベクトルとして使用する。
【0031】
例えば、以下に述べるように、装置100は、別の集積回路チップ上に配置された複数のDRAMデバイスと通信を行う集積回路チップ上に形成されたメモリコントローラの一部でもよい。この場合、別の補間回路は、データ信号及びストローブ信号、或いはタイミング基準信号のそれらDRAMデバイスへの送信を制御するため、出力信号110を受信することができる。以下に更に詳述するように、DRAMのような複数のデバイスがメモリバスのような伝送路を共有している状況においては、個々のDRAMデバイスと通信するのにそれぞれ別個の補間回路をメモリデバイスに設置してもよく、その場合各々の補間回路は対応するDRAMデバイスに固有な信号によって制御される。
【0032】
図6は、メモリシステム220のデータの読み取り/書き込みを行うため、メモリデバイスRAM202及びRAM212と通信するメモリコントローラ200の一部として使用されているタイミングシステム100を示す。データ信号DQは、入力/出力(I/O)ユニット205の第一組とI/Oユニット207の第二組の間に多数の並列な導電路線を所持するバス204上に送出される。I/Oユニット205及び207の各組は、路線の各々に対応した従来型のデータ送信回路と従来型のデータ受信回路を持っている。ストローブ信号DQSは、路線206を介してシステム100とRAM202のI/Oユニット208間を伝送される。即ち、ストローブ信号DQSは、上記のようにシステム100によって受信され、従来型のストローブ送信回路、或いは、システム100に結合しているトランスミッタ209によって送出される。
【0033】
メモリコントローラ200は、システム100に類似したもう一つのタイミングシステム210を持っている。タイミングシステム210は、路線216経由で、I/Oユニット218からストローブ信号DQS2を受信する。第二ストローブトランスミッタ219はタイミングシステム210と結合され、ストローブ信号DQS2をコントローラ200からI/Oユニット218に送信する。I/Oユニット215の組は、バス214を介して、RAM212のI/Oユニット217とデータ信号DQ2を通信する。RAM202のI/Oユニット207とRAM212のI/Oユニット217だけが、コントローラ200のそれぞれのI/Oユニット205及び215に直接結合されているI/Oユニットであるので、ストローブ信号DQSとDQS2は、固定通信によって送信される。
【0034】
クロック、コマンド、及びアドレス信号は、制御ライン230に沿ってコントローラ200からメモリデバイスRAM202及びRAM212に送られる。あるいは、クロック信号は、外部のクロックチップによって発生させてもよい。制御ライン230は、マルチドロップ構成で受信器244と246に結合されているが、固定構成も可能である。また、関連したデータ路線とストローブ路線204と206はお互いに厳密に整合するように設計されており、関連したデータ路線とストローブ路線214と216はお互いに厳密に整合するように設計されているが、制御ライン230は、他の路線のいずれともかなり異なった路線長と遅延時間を持つ。
【0035】
従来型のクロックトランスミッタ240は、クロック信号CLKをそれぞれのクロック受信器244と246に送る。メモリデバイスRAM202と212によってメモリコントローラ200に送られるデータ信号DQとDQ2及びストローブ信号DQSとDQS2は、これらのメモリデバイスによって受信されたクロック信号に従って送信される。同様に、メモリコントローラ200によってメモリデバイスRAM202と212に送られるデータ信号DQとDQ2及びストローブ信号DQSとDQS2は、受信後、これらのメモリデバイスによって受信されたクロック信号CLKに従ってメモリアドレスに書き込まれる。
【0036】
図6は、メモリシステム220の環境下で実行されたタイミングシステム100及び210に関して記述しているが、このようなタイミングシステムは、デジタル、アナログ、チップ−チップ、ロジック−ロジック、周辺デバイス通信、ネットワーク通信、或いは信号が送信器と受信器間で伝送される他のあらゆるシステムといった、他の様々なアプリケーションに於いても使用出来ることに注目されたい。又、システム100及び210のようなタイミングシステムは、コントローラ200に含まれるのではなく、或はそれに加えて、メモリデバイスRAM202及びRAM212の中に含まれてもよく、又、上記のアプリケーション及びシステムの1つ又は複数の通信デバイス内に設けられてもよいことに注目されたい。
【0037】
コントローラ200及びメモリデバイスRAM202とRAM212は、同一の集積回路内でシステムオンチップの形態で形成されてもよい。あるいは、コントローラ200、及びメモリデバイスRAM202とRAM212は、分離した集積回路として個別に形成されてもよく、単一のプリント基板(PCB)上のマルチチップパッケージとしてPCB上の導電路によって結合されるか、マザーボードに接続された分離したPCBとして形成されてもよい。別の実施例では、コントローラ200やメモリデバイスRAM202、RAM212、あるいは他の通信デバイスは、ネットワークチャンネルのような伝送ラインによって相互接続することが可能である。
【0038】
ストローブ信号DQSのような位相を提供する信号が連続的でない状況に於いては、データサンプリング信号を改善するために付加的メカニズムを使用し得る。前述したように、位相制御回路122は、ストローブ信号を受信できない期間中、その状態を保持するように設定することが出来る。更に、データ要求が無い時には、プロセス、電圧、温度によって誘起される位相差を位相制御回路122に伝える位相状態維持動作を行うことができる。このような維持動作に於いては、メモリデバイスRAM202のようなデバイスから少なくとも最低限の数のストローブ信号を読み出すことが必要で、位相情報を取得するためストローブ信号はシステム100に送られる。
【0039】
位相情報を得るために多種多様な維持動作が可能で、その例として以下を挙げることができる。パワーアップ型の維持動作は、電源がコントローラ200などのデバイス、および/またはRAM202とRAM212のようなメモリデバイスに初めて印可された直後に起きる。パワー状態変更型の維持動作は、デバイスの運用中に電源状態のトランジションがあった時に起きる。例えば、このようなパワー状態変更型の維持動作は、低電力運転、休止、待機、或は他の節電モードに入る時、又は、出る時に起きる。周期タイプの維持動作は、クロック、カウンタ、中断機構によって起動され、それにより維持動作を実行させる所定の固定もしくはプログラム可能な最低処理時間が特定される。メモリシステム内のタイミングシステム100の実施に際しては、背後のリフレッシュ型の維持動作がDRAMのリフレッシュ動作と平行して行われてもよい。
【0040】
最少のプリアンブル又はポストアンブルストローブサイクルを持つ非連続なストローブ信号を通信するシステムにおいては、位相制御回路122による位相情報取得のために維持動作は必要でない。又、データ信号の読み出しを伴うストローブサイクルの数によっては、非連続ストローブ信号は、特に、データ信号が遅延の後に読み出される場合、タイミングシステム100に対して十分な位相情報を提供する場合がある。
【0041】
RAM202からメモリコントローラ200が受信したストローブ信号DQSから収集した位相情報は、メモリコントローラ200からRAM202へのデータ信号DQの送信を同期するためにも使うことも出来る。従って、RAM202によって受信されるデータ信号DQは、RAM202に於いてクロック信号CLKと整合している。即ち、位相制御回路122のデジタル状態は、受信したストローブ信号DQSに対して基準クロック信号CLKの位相調整を行い、そしてこのようにバス204と制御ライン230との伝送上の差違を示す。受信信号のデジタル状態は、データを書き込む際にこれらの伝送上の差違を補償する送信信号のためのデジタル状態を発生させるために使用することが出来る。
【0042】
位相制御回路122の送信状態は、この回路の受信状態の補数であり、補間回路をして、受信ストローブ信号DQSと基準クロックCLK間の位相差として逆数分だけCLKから位相シフトされた送信ストローブ信号を出力させてもよい。位相制御回路122の状態はデジタル値で表されているので、受信DQSに替えて送信DQSを得るための位相反転は、単に単位量から受信状態を差し引いて送信状態を求めることであり、この結果が補間回路に出力される。補間回路は、送信ストローブ信号DQSと90°位相差のある送信データ信号DQも出力することができる。このことは、送信状態設定の別の簡単な変換を行う事によって成し遂げることが出来、メモリデバイスRAM202と直角位相関係を持ったデータ及びストローブ信号を供給することが出来る。又、送信データ信号DQはこのメカニズムによって、RAM202のような遠隔デバイスにおいてクロック信号CLKと揃えられるので、遠隔デバイスにおいてこのデータ信号DQをサンプリングするためにストローブ信号を送信することは不要である場合があることにも注目されたい。
【0043】
例えば、位相制御回路122が、 I/Oユニット208から受信したDQS信号から得た状態を持ち、クロック信号CLKに対し10°進んでいる0°信号を補間回路112に出力させるならば、トランスミッタ209からI/Oユニット208へ送信されたDQS信号は、随意的な直角オフセットに加えて、クロック信号CLKに対して10°遅延させることが出来る。位相制御回路122の種々の状態は、コントローラ200によって保存され、補間回路を制御するため希望に応じて適用され、必要なデータサンプリング信号を出力する。
【0044】
送信されるデータ又はストローブ信号の位相は受信したデータ又はストローブ信号の位相から抽出することが可能である一方、前述したように、受信された位相に関係なく、例えば、レジスタを位相制御状態でプログラミングする事によって、送信位相を決定することも可能であることに注目されたい。この場合、別個の送信位相ベクトルを使用して、送信されたデータやストローブ信号を発生させることができ、又、受信されたデータサンプリング信号を発生させる為に使われた同じ位相ベクトルを使用して、送信データやストローブ信号を発生させることが出来る。
【0045】
図7は位相制御回路122の受信状態から獲得した送信状態303を使ってデータを送信するシステム300を示す。データを受信するという文脈の中で上述したDLL補間回路112は、データを送信するためにも利用でき、図7に示した実施例は、上述したものに加えて、上述とかなり類似したDLL補間回路312を含む。補間回路312は、送信データ信号T°を出力し、送信状態303に基づいて、送信データ信号T°から約90°オフセットされた送信ストローブ信号(T+90)°を出力する。
【0046】
送信すべきデータは、デューティサイクル修正回路(DCC)308によってデューティサイクルの修正がなされた送信データ信号T°と一緒に従来型のデータトランスミッタ(XMT)305へ供給される。データトランスミッタ305は、バス204を介してデータ信号DQを送信する。データ信号DQは、このデータがRAM202においてクロック信号CLKに対し望ましい位相関係を持ってRAM202に到着するように、クロック信号CLKと所定の位相関係を持っている。他のトランスミッタ(図示せず)も又、送信データ信号T°を使って他のデータ信号をバス204上で送信することが出来る。同時に、デューティサイクル修正回路318を通過した後、直角送信クロック信号も、従来型のデータストローブトランスミッタ310に供給される。このトランスミッタは、ストローブ信号DQSが、RAM202への到着時にクロック信号CLKと所定の位相関係を持つように、バス206上でストローブ信号DQSを送信する。
【0047】
システム100によって獲得され、位相制御回路122の受信状態として定量化された位相情報の他の用途を図8及び図9に示す。上述のように、例えば図4では、システム100と受信器130で受信したデータ信号DQは、受信ストローブ信号DQSに対し位相差を持つ直角信号によってサンプリングされるので、受信データはデータサンプリングクロック領域DCLK内にあると言うことができる。しかしながら、コントローラ200では、データやコントロール信号やロジックをマスタクロック信号CLKに従って操作し、マスタクロック領域内にあると称される。コントローラ200は、特定用途集積回路(ASIC)でもよく、このコントローラによるロジック及びデータ操作は、ASIC領域内にあると称される。位相制御回路122の受信状態は、DQS及びCLK信号に関連した情報を含んでいるので、受信状態は、受信データをDQS領域からマスタクロック領域、或いはASIC領域へ最低限の待ち時間と適度な設定/保留時間で、メタ−スタビリティリスクを避けながら送信するのに使用できる。
【0048】
図8は、マスタクロック領域内のデータサンプリングクロックDCLKの位相を示す位相図400であり、即ち、マスタクロックCLKの位相が0°と定義されている。位相図は、8つのオクタントに分割され、OCT1〜OCT8と名称付けられている。これらは、マスタクロックCLK信号に対するデータサンプリングクロックDCLKの一般的位相関係を示すために利用される。位相制御回路122の受信状態が、DCLK信号の位相がCLKに対してどのオクタント内にあるかを決定する基準ループ102の基準ベクトル間の補間を制御していることに注意されたい。
【0049】
図9は、前述したように、データサンプリング信号DCLKによってサンプリング可能なデータをCLKで読むために使用する事の出来るメカニズム500を示す。この実施例の補間回路112は、X°と名付けられた補助出力信号を持ち、この信号は、デューティサイクル修正回路(DCC)502に出力され、この回路は次いで補助クロック信号XCLKを補助受信器505へ出力する。受信器505は、受信器130によってマルチプレクサ(MX)510に出力されたデータ信号DQ’も受信し、受信器505はデータ信号DQ’’をマルチプレクサ510に出力する。マルチプレクサ510は、DQ’かDQ’’のどちらかを受信器515へ出力し、この受信器は、マスタクロック領域内のデータを読むためにクロック信号CLKを使用する。
【0050】
データをCLKで読むためには、DCLKは、CLKとDCLK間の潜在的な設定および保留時間の衝突を避けるため、位相図400の左手側にあるべきである。位相制御回路122の状態が、DCLKは、例えば矢印404で示されるようにOCT4或はOCT5内にあると示しているならば、マルチプレクサ510は、DQ’を選択するように設定することができ、この信号はその後受信器515によってCLKでクロックされる。しかしながら、位相制御回路122の状態が、DCLKは矢印408で示すように位相図400の右手側にあることを示しているならば、位相制御回路122は、補助出力X°に矢印410で示すようなDCLKの反転信号を出力させる。次いで受信器505はデータDQ’をXCLKで読み、XCLKと同じ位相のDQ’’を出力する。この場合、位相制御回路は、DQ’’を選択するようにマルチプレクサ510に信号を送り、次いでこのDQ’’は、受信器515によってCLKでクロックされる。CLKに対するDQSの位相は、位相制御回路122のデジタル状態として表されているので、補間回路112によって出力された位相の反転は、その状態の単純な操作となる。
【0051】
位相制御回路122の状態が、DCLKは、矢印414で示すようにOCT6内にあると示すならば、位相制御回路122は、補助出力X°に、矢印418で示すように、DCLKの位相としてCLKから半位相分シフトをしたXCLKを出力させることができる。CLKから半位相分シフトした信号を出力するように位相状態を変更することも又、簡単な操作である。この場合にも、位相制御回路122は、マルチプレクサ510にDQ’’を選択するように信号を送り、次いでこのDQ’’は受信器515によってCLKでクロックされる。このように、マスタクロックCLKに対してデータサンプリングクロックDCLKの位相オクタントを操作することにより、システム500は、データストローブ領域DQSとマスタクロックCLK領域間のデータ伝送を最小の待ち時間で行う事が出来る。位相オクタントという用語で述べているが、位相図400の他の分割法や、もっと高い或は低い周波数基準ベクトルも同様に使用出来る。
【0052】
上述したデータタイミングシステムは、ストローブ信号DQSがマスタクロック信号CLKと異なった周波数を持つ環境においても、データの送受信を行うために使用できる。例えば、データの送受信をクロックCLKの両エッジではなく片方で行うのに、クロック周波数CLKはデータストローブDQS周波数の整数倍であってもよい。この場合、CLK信号のデューティサイクル修正は必要でないが、受信データストローブDQSの位相情報はデータサンプリングクロックDCLKを発生させるために使用される。二倍の周波数のDCLK信号は、DQと約90°位相の異なるDCLKの1つのエッジで受信データ信号を読むために、DQSと同相の0°出力と180°の位相差を有することができる。
【0053】
上述した機構や方法は、情報を伝達する1つのシステム内の2つのデバイス間の固定のデータ転送には有用であるが、メモリシステムのようなシステムにおいては、コントローラで利用できるピンの数がコントローラ200へのDRAMの追加接続数を制限することとなる。図10は、複数のメモリデバイスのバスへの結合を可能にするマルチドロップバスを持った情報蓄積及び転送システム600における本発明の実施例を示す。コントローラ602は、従来型のマスタクロック発生器604と複数のデータタイミングシステム606と608を有する。1つ、或いはI/Oユニット610の組がデータタイミングシステム606に接続され、別のI/Oユニット、或いはI/Oユニット612の組がデータタイミングシステム608に結合されている。第一バス614は、メモリデバイス616、618及び620をI/Oグループ610を介してコントローラ602へ結合している。第二バス624は、メモリデバイス626、628及び630をI/Oグループ612を介してコントローラ602へ結合している。バス614及び624は各々、データ、ストローブ、クロック及び制御チャネルを持つことができる。データ、ストローブ及びコントロール信号は、システム600内のアドレスに基づいて、コントローラ602及びメモリデバイスへ導かれる。
【0054】
データタイミングシステム606及び608は、上述したタイミングシステム100及び500と類似していてよい。しかしながら、このマルチドロップシステム600に於いては、データタイミングシステム606及び608は各々、各結合されたメモリデバイスに特有の異なった位相制御状態を保存する。即ち、データタイミングシステム606は、メモリデバイス616から送られたストローブ信号から位相情報を獲得し、該位相情報はシステム606の位相制御回路のデジタル状態として定量化され、メモリデバイス616から受信されたデータをクロックするためのデータサンプリング信号を作るために使用される。同様に、データタイミングシステム606は、メモリデバイス618から送られたストローブ信号から位相情報を個別に獲得し、又、メモリデバイス620によって送られたストローブ信号からも位相情報を個別に獲得する。その位相情報は、システム606の位相制御回路のデジタル状態として保存される。コントローラ602は、データタイミングシステム606の複数の受信位相制御状態を保存するだけではなく、データタイミングシステム608の複数の受信位相制御状態も保存する。
【0055】
加えて、コントローラ602は、メモリデバイスの各々にデータを送信するための個別の送信タイミング状態や、受信データ信号をマスタクロック発生器604のクロック領域へ送信するための個別の補助状態等、データタイミングシステム606及び608の種々の位相制御状態を保存する。これら状態の各々は、図4に関連して上述したように、ビット単位のオフセットと同様、バイト単位のオフセットに関する情報も含む。このように、コントローラ602は、特定のデバイス(例えば、RAM616、RAM618或いはRAM620)との特定の通信(例えば、データ読み出し或いはデータ書き込み)を行うため、そのデバイスや通信に応じたデジタル状態を選択することができ、選択された状態はバイト単位と同様、ビット単位での位相調整を供給するために使用され、位相調整は受信したデータをサンプリングしたり、サンプリングのためにある位相内でデータを送信したり、或は、選択されたクロック領域とデータを合わせるために使用される。
【0056】
マスタスレーブシステムとして上述したが、マルチドロップシステム600は、複数のコントローラを持ったシステムとして実施する事も出来、コントローラの各々は、上述のそれと類似したデータタイミングシステムを持つ。更に、ストローブ信号は、データ信号を送信するデバイスと同じデバイスから送信される必要はない。例えば、データをコントローラ602に送る際に、メモリデバイス616、618及び620によって使用されるクロック−マスタ信号を送信するバス614の反対端上に、別のクロックを配置してもよく、このようなクロック−マスタ信号をデータタイミングシステム606によって処理することによりデータを受信してもよい。この場合、デューティサイクル修正後のマスタクロックは、受信したクロック−マスタ信号によって位相調整することができ、よってデータを受信するため、および受信データをマスタクロック領域にシフトするための、データサンプリング信号を発生させることができる。
【0057】
改良されたデータタイミングの好ましい実施例を説明する事に焦点を当ててきたが、本発明に他の実施形態や修正が可能であることは、当業者にとって明瞭であろう。従って、本発明は、請求項の範囲にのみ限定され、それは、上記明細書及び付属図面と関連して検討される全ての実施例、変形例、および均等物を含む。
【図面の簡単な説明】
【0058】
【図1】図1は、遅延ロックループ回路で位相調整されたストローブ信号によりデータ信号のサンプリングを行う先行技術の信号システムのブロック図である。
【図2】図2は、データアイによって示されたデータ有効期間中にデータをサンプリングするために使用される、図1に示された位相調整されたストローブ信号の相関図である。
【図3】図3は、ストローブ信号から得た位相情報に基づいてクロック信号を可変的に遅延する事によって発生させたデータサンプリング信号によりデータ信号をサンプリングする装置のブロック図である。
【図4】図4は、ストローブ信号に位相ロックされた遅延ロックループ回路でクロック信号を可変的に遅延する事により発生させたデューティサイクル修正済のデータサンプリング信号によりデータ信号をサンプリングする装置のブロック図である。
【図5】図5は、図4の装置の一部のブロック図であり、位相制御デバイスおよび補間回路の構成要素を示す。
【図6】図6は、コントローラと複数のメモリデバイスから構成されるデータ通信システムのブロック図である。
【図7】図7は、図4に示した装置の受信状態から得た送信状態を使用するデータ送信システムのブロック図である。
【図8】図8は、マスタクロック領域に対するデータサンプリング信号の位相図である。
【図9】図9は、データサンプリング信号によってサンプリングされ、マスタクロック信号で読み取られるデータに使用出来る装置のブロック図である。
【図10】図10は、バスに結合した複数のデバイス有するマルチドロップバスを有する情報蓄積転送システムにおける本発明の実施例を示すブロック図である。
Claims (60)
- 遅延制御信号に従って基準クロック信号に対し遅延されたデータサンプリング信号を発生させる可変遅延回路と、
前記可変遅延回路から前記データサンプリング信号を受信するため、およびデータ転送デバイスからタイミング基準信号を受信するために連結された制御回路であって、前記データサンプリング信号と前記タイミング基準信号間の位相差を決定するため、および前記位相差に従って前記遅延制御信号を発生させるための回路構成を有する制御回路と、
前記可変遅延回路から前記データサンプリング信号を受信するため、および前記データ転送デバイスからデータ信号を受信するために連結された制御回路であって、前記データサンプリング信号のトランジションに応じて前記データ信号をサンプリングするための回路構成を有する受信回路と
を備えた装置。 - 前記データサンプリング信号と前記タイミング基準信号間の位相差が約90°である、請求項1に記載の装置。
- 前記受信回路は、前記データサンプリング信号の立ち上がり及び立ち下がりトランジションに応じて前記データ信号をサンプリングするように設計されている、請求項1に記載の装置。
- 前記タイミング基準信号は、複数の立ち上がりトランジションと複数の立ち下がりトランジションを持ち、前記制御回路は、前記複数の立ち上がりトランジションと前記複数の立ち下がりトランジションの1つのみに基づいて位相差を決定するように設計されている、請求項1に記載の装置。
- 前記受信回路は、前記データサンプリング信号の立ち上がりと立ち下がりトランジションに応じて前記データ信号をサンプリングするように設計されており、前記タイミング基準信号は、複数の立ち上がりトランジションと複数の立ち下がりトランジションを持ち、前記制御回路は、前記複数の立ち上がりトランジションと前記複数の立ち下がりトランジションの1つのみに基づいて位相差を決定するように設計されている請求項1に記載の装置。
- 前記タイミング信号は、データ信号と同期して送信される、請求項1に記載の装置。
- 前記データサンプリング信号を発生させるため、前記可変遅延回路は基準クロック信号が通過する複数の遅延素子を有し、遅延素子の数は、前記制御信号により選択される、請求項1に記載の装置。
- 前記受信回路によってサンプリングされた前記データ信号を前記基準クロック信号で読むように構成された機構をさらに備えた、請求項1に記載の装置。
- 前記制御信号から引き出された送信状態をさらに有し、補間回路を制御して、送信タイミング信号のトランジションに従ってデータを送信するために適用したデータ送信回路に入力される前記送信タイミング信号を出力する、請求項1に記載の装置。
- 前記データサンプリング信号を発生させるため、前記可変遅延回路と連動可能に連結され、前記可変遅延回路の出力を修正するために適用されるデューティサイクル修正回路をさらに備えた、請求項1に記載の装置。
- 前記データサンプリング信号のトランジションに応じて、第一及び第二データ信号をそれぞれサンプリングするために適用される第一及び第二受信回路をさらに備えた、請求項1に記載の装置。
- 前記可変遅延回路と前記複数の受信回路の間に接続可能な複数の遅延素子をさらに備え、前記データサンプリング信号の第一受信回路への伝播時は、前記データサンプリング信号の前記第二受信回路への伝播時に比べ、異なった数の遅延素子を経由する機能を設けた、請求項11に記載の装置。
- 制御信号に従って基準クロック信号に対し遅延されたデータサンプリング信号を発生させるために適用した可変遅延回路と、
前記可変遅延回路と連動可能に連結された、前記データサンプリング信号とストローブ信号間の位相差を決定するため、および前記位相差に従って前記制御信号を発生させるために適用された制御回路と、
前記可変遅延回路と連動可能に連結された、前記データサンプリング信号に応じてデータ信号をサンプリングするために適用された受信回路と
を備えた装置。 - 前記データサンプリング信号と前記ストローブ信号間の位相差が約90°である、請求項13に記載の装置。
- 前記受信回路は、前記データサンプリング信号の立ち上がり及び立ち下がりトランジションに応じて前記データ信号をサンプリングするように設計されている、請求項13に記載の装置。
- 前記ストローブ信号は、複数の立ち上がりトランジションと複数の立ち下がりトランジションを持ち、前記制御回路は、前記複数の立ち上がりトランジションと前記複数の立ち下がりトランジションの1つのみに基づいて位相差を決定するように設計されている、請求項13に記載の装置。
- 前記受信回路は、前記データサンプリング信号の立ち上がりと立ち下がりトランジションに応じて前記データ信号をサンプリングするように設計されており、前記ストローブ信号は、複数の立ち上がりトランジションと複数の立ち下がりトランジションを持ち、前記制御回路は、前記複数の立ち上がりトランジションと前記複数の立ち下がりトランジションの1つのみに基づいて位相差を決定するように設計されている請求項13に記載の装置。
- 前記ストローブ信号は、データ信号と同期して送信される、請求項17に記載の装置。
- 前記データサンプリング信号を発生させるため、前記可変遅延回路は基準クロック信号が通過する複数の遅延素子を有し、遅延素子の数は、前記制御信号により選択される、請求項13に記載の装置。
- 前記受信回路によってサンプリングされた前記データ信号を前記基準クロック信号で読むように構成された機構をさらに備えた、請求項13に記載の装置。
- 前記制御信号から引き出された送信状態をさらに有し、補間回路を制御して、送信タイミング信号のトランジションに従ってデータを送信するために適用したデータ送信回路に入力される前記送信タイミング信号を出力する、請求項13に記載の装置。
- 前記データサンプリング信号を発生させるため、前記可変遅延回路と連動可能に連結され、前記可変遅延回路の出力を修正するために適用されるデューティサイクル修正回路をさらに備えた、請求項13に記載の装置。
- 前記データサンプリング信号のトランジションに応じて、第一及び第二データ信号をそれぞれサンプリングするために適用される第一及び第二受信回路をさらに備えた、請求項13に記載の装置。
- 前記可変遅延回路と前記複数の受信回路の間に接続可能な複数の遅延素子をさらに備え、前記データサンプリング信号の第一受信回路への伝播時は、前記データサンプリング信号の前記第二受信回路への伝播時に比べ、異なった数の遅延素子を経由する機能を設けた、請求項23に記載の装置。
- 前記データサンプリング信号とストローブ信号間の位相差を調整可能であるように、前記可変遅延回路に接続可能な複数の遅延素子をさらに含む、請求項13に記載の装置。
- データ信号を発生させるために適用したデータトランスミッタ、およびタイミング基準信号を発生させるために適用したタイミング基準トランスミッタを含む第一デバイスと、
前記第一デバイスに連結された第二デバイスであって、クロック信号を遅延させ、それにより前記タイミング基準信号と所定の位相関係を持つデータサンプリング信号を生成するために適用される遅延ロックループ、および前記データサンプリング信号で前記データ信号をサンプリングするために適用された受信回路を有する第二デバイスと
を備えた情報転送システム。 - 前記タイミング基準信号がストローブ信号である、請求項26に記載の情報転送システム。
- 前記クロック信号は、システム作動中に前記第一及び第二デバイスに存在する発振信号であり、前記クロック信号は前記タイミング関連信号と共に、そして前記タイミング信号が不在の時もデバイスに存在する、請求項26に記載の情報転送システム。
- 前記タイミング基準信号は、前記デバイスの一方から他方へ送信される発振信号である、請求項26に記載の情報転送システム。
- 前記タイミング基準信号は非連続的である、請求項26に記載の情報転送システム。
- 前記クロック信号と前記タイミング基準信号は、ほぼ同一の周波数で発振する、請求項26に記載の情報転送システム。
- 前記データ信号は、前記タイミング基準信号と共に送信される、請求項26に記載の情報転送システム。
- 前記データ信号は、前記タイミング基準信号の位相とほぼ整合された位相で送信される、請求項26に記載の情報転送システム。
- 前記データ信号は、前記タイミング基準信号の直角位相とほぼ整合された位相で送信される請求項26に記載の情報転送システム。
- 前記タイミング基準信号は前記データ信号と同期して送信される、請求項26に記載の情報転送システム。
- 前記データ信号が前記第一のデバイスから送信されない時、前記タイミング基準信号が前記第一デバイスから送信される、請求項26に記載の情報転送システム。
- 維持動作を行うため、第二タイミング基準信号が前記タイミング基準トランスミッタによって生成される、請求項26に記載の情報転送システム。
- 前記遅延ロックループは第一及び第二出力を有し、前記第一出力は前記タイミング基準信号と略同相の位相ロック信号を供給し、前記第二出力は、前記タイミング基準信号と略90°の位相差を持つ前記データサンプリング信号を供給する、請求項26に記載の情報転送システム。
- 前記第二デバイスは、前記クロック信号とデータ信号を、前記第一デバイスへ送信するために適用される機構を有し、前記データ信号は、所定の位相関係に少なくとも部分的に基づいて前記クロック信号に対して位相調整されている、請求項26に記載の情報転送システム。
- 前記データサンプリング信号と前記タイミング基準信号の前記所定の位相関係が調整可能であるように、前記遅延ロックループに接続可能な複数の遅延素子をさらに備えた、請求項26に記載の情報転送システム。
- データ信号を発生させるために適用したデータトランスミッタ、およびストローブ信号を発生させるために適用したストローブトランスミッタを含む第一デバイスと、
前記第一デバイスに連結された第二デバイスであって、クロック信号を遅延させ、それにより前記ストローブ信号と所定の位相関係を持つデータサンプリング信号を生成するために適用される遅延ロックループ、および前記データサンプリング信号で前記データ信号をサンプリングするために適用された受信回路を有する第二デバイスと
を備えた情報転送システム。 - 前記クロック信号は、システム作動中に前記第一及び第二デバイスに存在する発振信号であり、前記クロック信号は前記ストローブ信号と共に、そして前記ストローブ信号が不在の時もデバイスに存在する、請求項41に記載の情報転送システム。
- 前記ストローブ信号は、前記デバイスの一方から他方へ送信される発振信号である、請求項41に記載の情報転送システム。
- 前記ストローブ信号は非連続的である、請求項41に記載の情報転送システム。
- 前記クロック信号と前記ストローブ信号は、ほぼ同一の周波数で発振する、請求項41に記載の情報転送システム。
- 前記データ信号は、前記ストローブ信号と共に送信される、請求項41に記載の情報転送システム。
- 前記データ信号は、前記ストローブ信号の位相とほぼ整合された位相で送信される、請求項41に記載の情報転送システム。
- 前記データ信号は、前記ストローブ信号の直角位相とほぼ整合された位相で送信される請求項41に記載の情報転送システム。
- 前記ストローブ信号は前記データ信号と同期して送信される、請求項41に記載の情報転送システム。
- 前記データ信号が前記第一のデバイスから送信されない時、前記ストローブ信号が前記第一デバイスから送信される、請求項41に記載の情報転送システム。
- 維持動作を行うため、第二ストローブ信号が前記ストローブトランスミッタによって生成される、請求項41に記載の情報転送システム。
- 前記遅延ロックループは第一及び第二出力を有し、前記第一出力は前記ストローブ信号と略同相となるように構成された位相ロック信号を供給し、前記第二出力は、前記ストローブ信号と略90°の位相差を持つように構成された前記データサンプリング信号を供給する、請求項41に記載の情報転送システム。
- 前記第二デバイスは、データおよびストローブ信号を前記第一デバイスに送信するために適用した機構を有し、前記第一デバイスは、前記データ信号をサンプリングするために、周期的信号を前記ストローブ信号の位相と同期させるために適用した可変遅延素子を有する、請求項41に記載のシステム。
- 前記第二デバイスは、クロック信号とデータ信号を、前記第一デバイスへ送信するために適用した機構を有し、前記データ信号は、前記所定の位相関係に少なくとも部分的に基づいて前記クロック信号に対して位相調整されている、請求項41に記載のシステム。
- 第一データ信号を発生させる第一データトランスミッタ、第一タイミング基準信号を発生させる第一タイミング基準トランスミッタ、およびデータ信号を受信する第一データ受信器を有する第一デバイスと、
前記第一デバイスに連結された第二デバイスであって、第二データ信号を発生させるための第二データトランスミッタ、第二タイミング基準信号を発生させるための第二タイミング基準トランスミッタ、およびデータ信号を受信するための第二データ受信器を有する第二デバイスと、
前記第一及び第二デバイスに連結された第三デバイスであって、クロック信号を遅延させて、それにより前記第一タイミング基準信号と所定の位相関係を持つ第一データサンプリング信号を生成させる遅延ロックループ、および前記データサンプリング信号で前記第一データ信号をサンプリングするために適用した第一受信回路を有する第三デバイスと
を備えた情報転送システム。 - 前記第三デバイスは、前記第二データ信号を第二データサンプリング信号でサンプリングするために適用した第二受信回路を有し、前記第二データサンプリング信号は、前記第二タイミング基準信号と所定の位相関係を有する請求項55に記載のシステム。
- 前記第三デバイスはメモリを持ち、第一ロケーションには前記第一データサンプリング信号と前記第一タイミング基準信号の位相関係に関する第一状態を保存し、第二ロケーションには前記第二データサンプリング信号と前記第二タイミング基準信号の位相関係に関する第二状態を保存する、請求項55に記載のシステム。
- 前記第一状態は、前記第三デバイスによって第一送信データ信号を前記第一デバイスに送信するために使用され、前記第二状態は、前記第三デバイスによって第二送信データ信号を前記第二デバイスに送信するために使用される、請求項55に記載のシステム。
- 集積回路に於いて、タイミング基準信号と共に送信されたデータ信号をサンプリングする方法であって、
第一クロック信号を発生させる過程と、
前記第一クロック信号と前記タイミング基準信号間の位相差を決定する過程と、
前記第一クロック信号を前記位相差によって少なくとも部分的に決定された時間だけ遅延させる過程と、
前記第一クロック信号のトランジションに応じて前記データ信号をサンプリングする過程と
を含む方法。 - 前記タイミング基準信号はストローブ信号である、請求項59の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/891,184 US6570944B2 (en) | 2001-06-25 | 2001-06-25 | Apparatus for data recovery in a synchronous chip-to-chip system |
PCT/US2002/019287 WO2003001732A1 (en) | 2001-06-25 | 2002-06-18 | Apparatus for data recovery in a synchronous chip-to-chip system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004531981A true JP2004531981A (ja) | 2004-10-14 |
JP4065234B2 JP4065234B2 (ja) | 2008-03-19 |
Family
ID=25397753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003508007A Expired - Fee Related JP4065234B2 (ja) | 2001-06-25 | 2002-06-18 | 同期式チップーチップシステムのデータリカバリ装置 |
Country Status (5)
Country | Link |
---|---|
US (14) | US6570944B2 (ja) |
EP (3) | EP2197143B1 (ja) |
JP (1) | JP4065234B2 (ja) |
DE (1) | DE60235697D1 (ja) |
WO (1) | WO2003001732A1 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005071586A (ja) * | 2003-08-22 | 2005-03-17 | Samsung Electronics Co Ltd | 回路装置、メモリ装置及びクロックスキュー補償方法 |
JP2007538473A (ja) * | 2004-05-18 | 2007-12-27 | ラムバス・インコーポレーテッド | ワイドレンジクロック発生器 |
JP2008186517A (ja) * | 2007-01-30 | 2008-08-14 | Renesas Technology Corp | 半導体装置 |
JP2009503727A (ja) * | 2005-08-01 | 2009-01-29 | エイティーアイ・テクノロジーズ・インコーポレーテッド | ビット・スキュー防止方法およびシステム |
US7511544B2 (en) | 2006-02-21 | 2009-03-31 | Sony Corporation | Digital DLL circuit for an interface circuit in a semiconductor memory |
US7518423B2 (en) | 2006-02-21 | 2009-04-14 | Sony Corporation | Digital DLL circuit for an interface circuit in a semiconductor memory |
US7636001B2 (en) | 2006-02-21 | 2009-12-22 | Sony Corporation | Digital DLL circuit |
US7656744B2 (en) | 2005-12-15 | 2010-02-02 | Elpida Memory, Inc. | Memory module with load capacitance added to clock signal input |
JP2010171826A (ja) * | 2009-01-23 | 2010-08-05 | Ricoh Co Ltd | メモリモジュールのコントローラ |
US7945801B2 (en) | 2003-09-03 | 2011-05-17 | Renesas Electronics Corporation | Semiconductor integrated circuit |
US7957210B2 (en) | 2007-11-20 | 2011-06-07 | Fujitsu Limited | Variable delay circuit, memory control circuit, delay amount setting apparatus, delay amount setting method and computer-readable recording medium in which delay amount setting program is recorded |
KR101442173B1 (ko) | 2008-02-15 | 2014-09-18 | 삼성전자주식회사 | 데이터 송수신 시스템 및 에러 교정 방법 |
KR20160084154A (ko) * | 2015-01-05 | 2016-07-13 | 에스케이텔레콤 주식회사 | 메모리장치 및 메모리장치의 동작 방법 |
Families Citing this family (168)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570944B2 (en) | 2001-06-25 | 2003-05-27 | Rambus Inc. | Apparatus for data recovery in a synchronous chip-to-chip system |
IT1320459B1 (it) * | 2000-06-27 | 2003-11-26 | Cit Alcatel | Metodo di allineamento di fase di flussi di dati appartenenti a tramea divisione di tempo relativo circuito. |
US6633965B2 (en) * | 2001-04-07 | 2003-10-14 | Eric M. Rentschler | Memory controller with 1×/M× read capability |
US6678811B2 (en) * | 2001-04-07 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Memory controller with 1X/MX write capability |
US7180352B2 (en) * | 2001-06-28 | 2007-02-20 | Intel Corporation | Clock recovery using clock phase interpolator |
WO2003013001A2 (en) * | 2001-07-27 | 2003-02-13 | International Business Machines Corporation | Clock data recovering system with external early/late input |
JP2003068077A (ja) * | 2001-08-28 | 2003-03-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
US7167023B1 (en) | 2001-08-29 | 2007-01-23 | Altera Corporation | Multiple data rate interface architecture |
US7200769B1 (en) * | 2001-08-29 | 2007-04-03 | Altera Corporation | Self-compensating delay chain for multiple-date-rate interfaces |
US6889334B1 (en) | 2001-10-02 | 2005-05-03 | Advanced Micro Devices, Inc. | Multimode system for calibrating a data strobe delay for a memory read operation |
US20030081709A1 (en) * | 2001-10-30 | 2003-05-01 | Sun Microsystems, Inc. | Single-ended IO with dynamic synchronous deskewing architecture |
US7093150B1 (en) * | 2001-12-31 | 2006-08-15 | Richard S. Norman | Wavefront clock synchronization |
EP1335520B1 (en) * | 2002-02-11 | 2018-05-30 | Semiconductor Components Industries, LLC | Multiplex bus system with duty cycle correction |
US7139348B1 (en) * | 2002-04-09 | 2006-11-21 | Applied Micro Circuits Corporation | Distributed clock network using all-digital master-slave delay lock loops |
JP3789387B2 (ja) * | 2002-04-26 | 2006-06-21 | 富士通株式会社 | クロック復元回路 |
US6819599B2 (en) * | 2002-08-01 | 2004-11-16 | Micron Technology, Inc. | Programmable DQS preamble |
JP4168439B2 (ja) * | 2002-09-17 | 2008-10-22 | 富士ゼロックス株式会社 | 信号伝送システム |
US7123675B2 (en) * | 2002-09-25 | 2006-10-17 | Lucent Technologies Inc. | Clock, data and time recovery using bit-resolved timing registers |
KR100486268B1 (ko) * | 2002-10-05 | 2005-05-03 | 삼성전자주식회사 | 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법 |
TWI248259B (en) * | 2002-10-10 | 2006-01-21 | Mstar Semiconductor Inc | Apparatus for generating quadrature phase signals and data recovery circuit using the same |
US20040113667A1 (en) * | 2002-12-13 | 2004-06-17 | Huawen Jin | Delay locked loop with improved strobe skew control |
KR100510515B1 (ko) * | 2003-01-17 | 2005-08-26 | 삼성전자주식회사 | 공정의 변화에 따라서 클럭신호의 듀티 사이클을 보정하는듀티 사이클 보정회로를 구비하는 반도체 장치 |
JP2004287691A (ja) * | 2003-03-20 | 2004-10-14 | Renesas Technology Corp | 半導体集積回路 |
JP4163180B2 (ja) * | 2003-05-01 | 2008-10-08 | 三菱電機株式会社 | クロックデータリカバリー回路 |
US7408981B2 (en) * | 2003-05-20 | 2008-08-05 | Rambus Inc. | Methods and circuits for performing margining tests in the presence of a decision feedback equalizer |
US7627029B2 (en) | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
US7336749B2 (en) * | 2004-05-18 | 2008-02-26 | Rambus Inc. | Statistical margin test methods and circuits |
US7590175B2 (en) * | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
US6930932B2 (en) * | 2003-08-27 | 2005-08-16 | Hewlett-Packard Development Company, L.P. | Data signal reception latch control using clock aligned relative to strobe signal |
US7132866B2 (en) * | 2003-09-03 | 2006-11-07 | Broadcom Corporation | Method and apparatus for glitch-free control of a delay-locked loop in a network device |
JP4242741B2 (ja) * | 2003-09-19 | 2009-03-25 | パナソニック株式会社 | デバッグ用信号処理回路 |
US8675722B2 (en) * | 2003-09-23 | 2014-03-18 | International Business Machines Corporation | Methods and apparatus for snapshot-based equalization of a communications channel |
US7230506B2 (en) * | 2003-10-09 | 2007-06-12 | Synopsys, Inc. | Crosstalk reduction for a system of differential line pairs |
KR100550796B1 (ko) * | 2003-12-11 | 2006-02-08 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법 |
US7702030B2 (en) * | 2003-12-17 | 2010-04-20 | Mindspeed Technologies, Inc. | Module to module signaling with jitter modulation |
US7031221B2 (en) * | 2003-12-30 | 2006-04-18 | Intel Corporation | Fixed phase clock and strobe signals in daisy chained chips |
EP1555675B1 (en) * | 2004-01-15 | 2007-07-04 | Infineon Technologies AG | An apparatus for determining the access time and/or the minimally allowable cycle time of a memory |
KR100558557B1 (ko) * | 2004-01-20 | 2006-03-10 | 삼성전자주식회사 | 반도체 메모리 장치에서의 데이터 샘플링 방법 및 그에따른 데이터 샘플링 회로 |
US7259606B2 (en) | 2004-01-27 | 2007-08-21 | Nvidia Corporation | Data sampling clock edge placement training for high speed GPU-memory interface |
US7234069B1 (en) | 2004-03-12 | 2007-06-19 | Altera Corporation | Precise phase shifting using a DLL controlled, multi-stage delay chain |
WO2005117259A1 (ja) * | 2004-05-26 | 2005-12-08 | Matsushita Electric Industrial Co., Ltd. | スキュー補正装置 |
US7126399B1 (en) | 2004-05-27 | 2006-10-24 | Altera Corporation | Memory interface phase-shift circuitry to support multiple frequency ranges |
US7123051B1 (en) | 2004-06-21 | 2006-10-17 | Altera Corporation | Soft core control of dedicated memory interface hardware in a programmable logic device |
JP4416580B2 (ja) * | 2004-06-28 | 2010-02-17 | 株式会社リコー | 遅延制御装置 |
JP4390646B2 (ja) * | 2004-07-09 | 2009-12-24 | Necエレクトロニクス株式会社 | スプレッドスペクトラムクロック生成器及びその変調方法 |
US7551852B2 (en) * | 2004-08-10 | 2009-06-23 | Mindspeed Technologies, Inc. | Module to module signaling |
US7583902B2 (en) * | 2004-08-10 | 2009-09-01 | Mindspeed Technologies, Inc. | Module to module signaling utilizing amplitude modulation |
US7171321B2 (en) * | 2004-08-20 | 2007-01-30 | Rambus Inc. | Individual data line strobe-offset control in memory systems |
US7126874B2 (en) * | 2004-08-31 | 2006-10-24 | Micron Technology, Inc. | Memory system and method for strobing data, command and address signals |
US7504610B2 (en) * | 2004-09-03 | 2009-03-17 | Mindspeed Technologies, Inc. | Optical modulation amplitude compensation system having a laser driver with modulation control signals |
US7173877B2 (en) * | 2004-09-30 | 2007-02-06 | Infineon Technologies Ag | Memory system with two clock lines and a memory device |
US20060077893A1 (en) * | 2004-10-13 | 2006-04-13 | Aiguo Yan | Methods and apparatus for wireless system communication |
US7555091B1 (en) * | 2004-10-26 | 2009-06-30 | National Semiconductor Corporation | System and method for providing a clock and data recovery circuit with a self test capability |
US7543172B2 (en) | 2004-12-21 | 2009-06-02 | Rambus Inc. | Strobe masking in a signaling system having multiple clock domains |
US7627069B2 (en) * | 2005-01-27 | 2009-12-01 | Rambus Inc. | Digital transmit phase trimming |
US7583772B2 (en) * | 2005-02-22 | 2009-09-01 | Broadcom Corporation | System for shifting data bits multiple times per clock cycle |
US20060188046A1 (en) * | 2005-02-24 | 2006-08-24 | Broadcom Corporation | Prediction of an optimal sampling point for clock resynchronization in a source synchronous data channel |
US20060187729A1 (en) * | 2005-02-24 | 2006-08-24 | Broadcom Corporation | Source synchronous communication channel interface receive logic |
US7209396B2 (en) * | 2005-02-28 | 2007-04-24 | Infineon Technologies Ag | Data strobe synchronization for DRAM devices |
US7332916B2 (en) * | 2005-03-03 | 2008-02-19 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
US7688672B2 (en) * | 2005-03-14 | 2010-03-30 | Rambus Inc. | Self-timed interface for strobe-based systems |
DE102005019041B4 (de) * | 2005-04-23 | 2009-04-16 | Qimonda Ag | Halbleiterspeicher und Verfahren zur Anpassung der Phasenbeziehung zwischen einem Taktsignal und Strobe-Signal bei der Übernahme von zu übertragenden Schreibdaten |
KR100709475B1 (ko) * | 2005-05-30 | 2007-04-18 | 주식회사 하이닉스반도체 | Dll 회로의 듀티 사이클 보정회로 |
US7743288B1 (en) * | 2005-06-01 | 2010-06-22 | Altera Corporation | Built-in at-speed bit error ratio tester |
US7332950B2 (en) * | 2005-06-14 | 2008-02-19 | Micron Technology, Inc. | DLL measure initialization circuit for high frequency operation |
US7512201B2 (en) * | 2005-06-14 | 2009-03-31 | International Business Machines Corporation | Multi-channel synchronization architecture |
US7250801B2 (en) * | 2005-08-25 | 2007-07-31 | Infineon Technologies Ag | Differential duty cycle restoration |
KR100834400B1 (ko) * | 2005-09-28 | 2008-06-04 | 주식회사 하이닉스반도체 | Dram의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버 |
US7555670B2 (en) * | 2005-10-26 | 2009-06-30 | Intel Corporation | Clocking architecture using a bidirectional clock port |
US7450535B2 (en) * | 2005-12-01 | 2008-11-11 | Rambus Inc. | Pulsed signaling multiplexer |
KR100759786B1 (ko) * | 2006-02-01 | 2007-09-20 | 삼성전자주식회사 | 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법 |
US7716511B2 (en) * | 2006-03-08 | 2010-05-11 | Freescale Semiconductor, Inc. | Dynamic timing adjustment in a circuit device |
US8121237B2 (en) | 2006-03-16 | 2012-02-21 | Rambus Inc. | Signaling system with adaptive timing calibration |
US7664978B2 (en) * | 2006-04-07 | 2010-02-16 | Altera Corporation | Memory interface circuitry with phase detection |
US7647467B1 (en) | 2006-05-25 | 2010-01-12 | Nvidia Corporation | Tuning DRAM I/O parameters on the fly |
JP4878215B2 (ja) * | 2006-05-26 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | インタフェース回路及びメモリ制御装置 |
KR100809692B1 (ko) * | 2006-08-01 | 2008-03-06 | 삼성전자주식회사 | 작은 지터를 갖는 지연동기 루프 회로 및 이의 지터감소방법 |
US7948812B2 (en) | 2006-11-20 | 2011-05-24 | Rambus Inc. | Memory systems and methods for dynamically phase adjusting a write strobe and data to account for receive-clock drift |
US7978541B2 (en) * | 2007-01-02 | 2011-07-12 | Marvell World Trade Ltd. | High speed interface for multi-level memory |
JP4930074B2 (ja) * | 2007-01-24 | 2012-05-09 | 富士通株式会社 | 位相調整機能の評価方法、情報処理装置、プログラム及びコンピュータ読取可能な情報記録媒体 |
FR2914807B1 (fr) * | 2007-04-06 | 2012-11-16 | Centre Nat Detudes Spatiales Cnes | Dispositif d'extraction d'horloge a asservissement numerique de phase sans reglage externe |
JP4774005B2 (ja) * | 2007-04-11 | 2011-09-14 | ザインエレクトロニクス株式会社 | 受信装置 |
CN101681670B (zh) | 2007-04-19 | 2014-02-05 | 拉姆伯斯公司 | 存储器***中的时钟同步 |
US8504865B2 (en) * | 2007-04-20 | 2013-08-06 | Easic Corporation | Dynamic phase alignment |
JP4657252B2 (ja) * | 2007-06-04 | 2011-03-23 | 三洋電機株式会社 | チャージポンプ回路及びスライスレベルコントロール回路 |
US7861105B2 (en) * | 2007-06-25 | 2010-12-28 | Analogix Semiconductor, Inc. | Clock data recovery (CDR) system using interpolator and timing loop module |
US7913103B2 (en) * | 2007-08-31 | 2011-03-22 | Globalfoundries Inc. | Method and apparatus for clock cycle stealing |
US20090068314A1 (en) * | 2007-09-12 | 2009-03-12 | Robert Chatel | Granulation Method And Additives With Narrow Particle Size Distribution Produced From Granulation Method |
KR100930401B1 (ko) * | 2007-10-09 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
EP2223227B1 (en) | 2007-10-22 | 2013-02-27 | Rambus Inc. | Low-power source-synchronous signaling |
KR100903365B1 (ko) * | 2007-11-02 | 2009-06-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8750341B2 (en) * | 2008-01-04 | 2014-06-10 | Mindspeed Technologies, Inc. | Method and apparatus for reducing optical signal speckle |
US8824223B2 (en) * | 2008-02-05 | 2014-09-02 | SK Hynix Inc. | Semiconductor memory apparatus with clock and data strobe phase detection |
JP2009231896A (ja) * | 2008-03-19 | 2009-10-08 | Fujitsu Ltd | 受信装置および受信方法 |
WO2009145819A2 (en) | 2008-03-31 | 2009-12-03 | Mindspeed Technologies, Inc. | Reducing power dissipation in portable lcos/lcd/dlp projection systems |
US7728638B2 (en) * | 2008-04-25 | 2010-06-01 | Qimonda North America Corp. | Electronic system that adjusts DLL lock state acquisition time |
US8300752B2 (en) * | 2008-08-15 | 2012-10-30 | International Business Machines Corporation | Method, circuit, and design structure for capturing data across a pseudo-synchronous interface |
US8189723B2 (en) * | 2008-08-15 | 2012-05-29 | International Business Machines Corporation | Method, circuit, and design structure for capturing data across a pseudo-synchronous interface |
US8237475B1 (en) * | 2008-10-08 | 2012-08-07 | Altera Corporation | Techniques for generating PVT compensated phase offset to improve accuracy of a locked loop |
KR101529675B1 (ko) * | 2008-12-26 | 2015-06-29 | 삼성전자주식회사 | 멀티 칩 패키지 메모리 장치 |
EP2405601A1 (en) * | 2009-03-04 | 2012-01-11 | Fujitsu Limited | Data transfer device, data transmission device, data reception device, and control method |
US8098535B2 (en) * | 2009-03-30 | 2012-01-17 | Cadence Design Systems, Inc. | Method and apparatus for gate training in memory interfaces |
US8269538B2 (en) * | 2009-04-27 | 2012-09-18 | Mosys, Inc. | Signal alignment system |
WO2010137330A1 (ja) * | 2009-05-27 | 2010-12-02 | パナソニック株式会社 | 遅延調整装置、遅延調整方法 |
KR101003155B1 (ko) * | 2009-06-29 | 2010-12-22 | 한양대학교 산학협력단 | 반도체 메모리 장치의 데이터 정렬 회로 및 방법 |
US8489912B2 (en) * | 2009-09-09 | 2013-07-16 | Ati Technologies Ulc | Command protocol for adjustment of write timing delay |
US8228101B2 (en) * | 2009-09-14 | 2012-07-24 | Achronix Semiconductor Corporation | Source-synchronous clocking |
JP5537568B2 (ja) * | 2009-12-25 | 2014-07-02 | 富士通株式会社 | 信号受信回路、メモリコントローラ、プロセッサ、コンピュータ及び位相制御方法 |
US8362996B2 (en) * | 2010-02-12 | 2013-01-29 | Au Optronics Corporation | Display with CLK phase auto-adjusting mechanism and method of driving same |
KR20120044668A (ko) * | 2010-10-28 | 2012-05-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그를 포함하는 반도체 시스템 |
KR20120046885A (ko) * | 2010-10-29 | 2012-05-11 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
US8643296B2 (en) | 2010-11-22 | 2014-02-04 | Mindspeed Technologies, Inc. | Color mixing and desaturation with reduced number of converters |
WO2012074689A1 (en) | 2010-11-29 | 2012-06-07 | Rambus Inc. | Clock generation for timing communications with ranks of memory devices |
TWI469522B (zh) * | 2011-01-06 | 2015-01-11 | Raydium Semiconductor Corp | 訊號電路 |
US8644085B2 (en) * | 2011-04-05 | 2014-02-04 | International Business Machines Corporation | Duty cycle distortion correction |
US9107245B2 (en) | 2011-06-09 | 2015-08-11 | Mindspeed Technologies, Inc. | High accuracy, high dynamic range LED/laser driver |
WO2013188272A2 (en) | 2012-06-12 | 2013-12-19 | Rambus Inc. | Optimizing power in a memory device |
US9363115B2 (en) * | 2012-07-02 | 2016-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for aligning data bits |
US9385606B2 (en) | 2012-12-03 | 2016-07-05 | M/A-Com Technology Solutions Holdings, Inc. | Automatic buck/boost mode selection system for DC-DC converter |
US8766695B1 (en) * | 2012-12-28 | 2014-07-01 | Sandisk Technologies Inc. | Clock generation and delay architecture |
JP5794352B2 (ja) | 2013-05-29 | 2015-10-14 | 株式会社デンソー | 受信装置及び受信ビット列の同一値ビット数検出方法 |
JP5751290B2 (ja) | 2013-07-11 | 2015-07-22 | 株式会社デンソー | データ受信装置及び受信ビット列の同一値ビット長判定方法 |
JP6098418B2 (ja) | 2013-07-26 | 2017-03-22 | 富士通株式会社 | 信号制御回路、情報処理装置及びデューティ算出方法 |
US9780795B2 (en) * | 2013-09-16 | 2017-10-03 | Rambus Inc. | Source-synchronous receiver using edge-detection clock recovery |
US9021154B2 (en) | 2013-09-27 | 2015-04-28 | Intel Corporation | Read training a memory controller |
US9331701B1 (en) * | 2014-06-11 | 2016-05-03 | Xilinx, Inc. | Receivers and methods of enabling the calibration of circuits receiving input data |
US10097908B2 (en) | 2014-12-31 | 2018-10-09 | Macom Technology Solutions Holdings, Inc. | DC-coupled laser driver with AC-coupled termination element |
US9305622B1 (en) * | 2015-01-23 | 2016-04-05 | Apple Inc. | Data strobe to data delay calibration |
US9251906B1 (en) * | 2015-05-18 | 2016-02-02 | Freescale Semiconductor, Inc. | Data strobe signal generation for flash memory |
US9407273B1 (en) * | 2015-06-04 | 2016-08-02 | Intel Corporation | Digital delay-locked loop (DLL) training |
US9485082B1 (en) * | 2015-06-23 | 2016-11-01 | Qualcomm Incorporated | Multi-mode phase-frequency detector for clock and data recovery |
US9786353B2 (en) | 2016-02-18 | 2017-10-10 | Intel Corporation | Reconfigurable clocking architecture |
TWI750216B (zh) | 2016-08-30 | 2021-12-21 | 美商Macom技術方案控股公司 | 具分散式架構之驅動器 |
US9698792B1 (en) * | 2016-11-22 | 2017-07-04 | Nxp B.V. | System and method for clocking digital logic circuits |
US9990973B1 (en) * | 2017-02-17 | 2018-06-05 | Apple Inc. | Systems and methods using neighboring sample points in memory subsystem calibration |
US10325636B1 (en) | 2017-05-01 | 2019-06-18 | Rambus Inc. | Signal receiver with skew-tolerant strobe gating |
US10622044B2 (en) | 2017-09-22 | 2020-04-14 | Qualcomm Incorporated | Memory hold margin characterization and correction circuit |
US10063222B1 (en) | 2017-09-25 | 2018-08-28 | International Business Machines Corporation | Dynamic control of edge shift for duty cycle correction |
US10892744B2 (en) | 2017-09-25 | 2021-01-12 | International Business Machines Corporation | Correcting duty cycle and compensating for active clock edge shift |
US10622981B2 (en) * | 2017-09-25 | 2020-04-14 | International Business Machines Corporation | Static compensation of an active clock edge shift for a duty cycle correction circuit |
US10630052B2 (en) | 2017-10-04 | 2020-04-21 | Macom Technology Solutions Holdings, Inc. | Efficiency improved driver for laser diode in optical communication |
KR102499037B1 (ko) | 2018-01-10 | 2023-02-13 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
US10771068B2 (en) | 2018-02-20 | 2020-09-08 | International Business Machines Corporation | Reducing chip latency at a clock boundary by reference clock phase adjustment |
US10243762B1 (en) * | 2018-04-16 | 2019-03-26 | Macom Connectivity Solutions, Llc | Analog delay based fractionally spaced n-tap feed-forward equalizer for wireline and optical transmitters |
KR20190121121A (ko) * | 2018-04-17 | 2019-10-25 | 에스케이하이닉스 주식회사 | 반도체장치 |
US10395702B1 (en) * | 2018-05-11 | 2019-08-27 | Micron Technology, Inc. | Memory device with a clocking mechanism |
US10418125B1 (en) | 2018-07-19 | 2019-09-17 | Marvell Semiconductor | Write and read common leveling for 4-bit wide DRAMs |
KR102644052B1 (ko) * | 2018-09-28 | 2024-03-07 | 에스케이하이닉스 주식회사 | 데이터 수신 회로 |
KR102679215B1 (ko) * | 2018-10-30 | 2024-06-28 | 삼성전자주식회사 | 복수의 트레이닝들을 동시에 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치 |
US11005573B2 (en) | 2018-11-20 | 2021-05-11 | Macom Technology Solutions Holdings, Inc. | Optic signal receiver with dynamic control |
CN111355484B (zh) * | 2018-12-20 | 2023-09-05 | 深圳市中兴微电子技术有限公司 | 一种实现数据同步的装置和方法 |
US10734983B1 (en) * | 2019-02-15 | 2020-08-04 | Apple Inc. | Duty cycle correction with read and write calibration |
US10686582B1 (en) * | 2019-02-25 | 2020-06-16 | Intel Corporation | Clock phase compensation apparatus and method |
CN113474746A (zh) | 2019-02-27 | 2021-10-01 | 拉姆伯斯公司 | 具有按需带宽提升的低功率存储器 |
US11127444B1 (en) | 2019-08-20 | 2021-09-21 | Rambus Inc. | Signal receiver with skew-tolerant strobe gating |
WO2021142216A1 (en) | 2020-01-10 | 2021-07-15 | Macom Technology Solutions Holdings, Inc. | Optimal equalization partitioning |
US11575437B2 (en) | 2020-01-10 | 2023-02-07 | Macom Technology Solutions Holdings, Inc. | Optimal equalization partitioning |
TWI733415B (zh) * | 2020-04-16 | 2021-07-11 | 瑞昱半導體股份有限公司 | 鎖相迴路裝置與時脈產生方法 |
US12013423B2 (en) | 2020-09-30 | 2024-06-18 | Macom Technology Solutions Holdings, Inc. | TIA bandwidth testing system and method |
US11165432B1 (en) | 2020-11-06 | 2021-11-02 | Movellus Circuits, Inc. | Glitch-free digital controlled delay line apparatus and method |
US11374578B2 (en) | 2020-11-06 | 2022-06-28 | Movellus Circuits Inc. | Zero-offset phase detector apparatus and method |
US10972106B1 (en) * | 2020-11-06 | 2021-04-06 | Movellus Circuits, Inc. | Phase and delay compensation circuit and method |
US11782476B2 (en) | 2020-12-04 | 2023-10-10 | Rambus Inc. | Circuits and methods for sample timing in correlated and uncorrelated signaling environments |
US11658630B2 (en) | 2020-12-04 | 2023-05-23 | Macom Technology Solutions Holdings, Inc. | Single servo loop controlling an automatic gain control and current sourcing mechanism |
US11616529B2 (en) | 2021-02-12 | 2023-03-28 | Macom Technology Solutions Holdings, Inc. | Adaptive cable equalizer |
KR20220121632A (ko) | 2021-02-25 | 2022-09-01 | 삼성전자주식회사 | 집적회로 및 집적회로 동작 방법 |
JP2022146543A (ja) * | 2021-03-22 | 2022-10-05 | キオクシア株式会社 | 半導体記憶装置、メモリシステム、および方法 |
US12019512B2 (en) * | 2022-06-01 | 2024-06-25 | Micron Technology, Inc. | System and method to control memory error detection with automatic disabling |
Family Cites Families (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570944B2 (en) | 2001-06-25 | 2003-05-27 | Rambus Inc. | Apparatus for data recovery in a synchronous chip-to-chip system |
US4531526A (en) * | 1981-08-07 | 1985-07-30 | Genest Leonard Joseph | Remote sensor telemetering system |
US4663735A (en) | 1983-12-30 | 1987-05-05 | Texas Instruments Incorporated | Random/serial access mode selection circuit for a video memory system |
US5056118A (en) * | 1989-05-16 | 1991-10-08 | Rockwell International Corporation | Method and apparatus for clock and data recovery with high jitter tolerance |
US5097489A (en) * | 1989-05-19 | 1992-03-17 | Tucci Patrick A | Method for incorporating window strobe in a data synchronizer |
JPH088514B2 (ja) * | 1991-11-20 | 1996-01-29 | クラリオン株式会社 | ディジタル相関装置 |
US5485490A (en) | 1992-05-28 | 1996-01-16 | Rambus, Inc. | Method and circuitry for clock synchronization |
US5367542A (en) * | 1992-06-19 | 1994-11-22 | Advanced Micro Devices, Inc. | Digital data recovery using delay time rulers |
US5400370A (en) * | 1993-02-24 | 1995-03-21 | Advanced Micro Devices Inc. | All digital high speed algorithmic data recovery method and apparatus using locally generated compensated broad band time rulers and data edge position averaging |
JP3489147B2 (ja) * | 1993-09-20 | 2004-01-19 | 株式会社日立製作所 | データ転送方式 |
US5870549A (en) | 1995-04-28 | 1999-02-09 | Bobo, Ii; Charles R. | Systems and methods for storing, delivering, and managing messages |
US5642386A (en) * | 1994-06-30 | 1997-06-24 | Massachusetts Institute Of Technology | Data sampling circuit for a burst mode communication system |
US5838749A (en) * | 1995-06-05 | 1998-11-17 | Broadband Communications Products, Inc. | Method and apparatus for extracting an embedded clock from a digital data signal |
US5850422A (en) * | 1995-07-21 | 1998-12-15 | Symbios, Inc. | Apparatus and method for recovering a clock signal which is embedded in an incoming data stream |
JP3673303B2 (ja) * | 1995-07-27 | 2005-07-20 | 株式会社日立製作所 | 映像信号処理装置 |
US6470405B2 (en) | 1995-10-19 | 2002-10-22 | Rambus Inc. | Protocol for communication with dynamic memory |
US6810449B1 (en) | 1995-10-19 | 2004-10-26 | Rambus, Inc. | Protocol for communication with dynamic memory |
US5646968A (en) * | 1995-11-17 | 1997-07-08 | Analog Devices, Inc. | Dynamic phase selector phase locked loop circuit |
US5790607A (en) * | 1995-11-28 | 1998-08-04 | Motorola Inc. | Apparatus and method for recovery of symbol timing for asynchronous data transmission |
US5870446A (en) * | 1996-03-11 | 1999-02-09 | Adtran, Inc. | Mechanism for automatically adjusting the phase of a transmission strobe clock signal to correct for misalignment of transmission clock and data signals |
US6209071B1 (en) | 1996-05-07 | 2001-03-27 | Rambus Inc. | Asynchronous request/synchronous data dynamic random access memory |
GB9609702D0 (en) | 1996-05-09 | 1996-07-10 | Royal Free Hosp School Med | Anticoagulant peptides |
TW340262B (en) | 1996-08-13 | 1998-09-11 | Fujitsu Ltd | Semiconductor device, system consisting of semiconductor devices and digital delay circuit |
US5844436A (en) * | 1996-11-06 | 1998-12-01 | Northern Telecom Ltd. | Method of recovering a sampling clock in a framed data communications format with reduced phase jitter and wander |
US6125157A (en) | 1997-02-06 | 2000-09-26 | Rambus, Inc. | Delay-locked loop circuitry for clock delay adjustment |
JP3420018B2 (ja) * | 1997-04-25 | 2003-06-23 | 株式会社東芝 | データレシーバ |
JP3209943B2 (ja) * | 1997-06-13 | 2001-09-17 | 沖電気工業株式会社 | 電圧制御遅延回路、直接位相制御型電圧制御発振器、クロック/データ再生回路及びクロック/データ再生装置 |
US5910740A (en) * | 1997-06-18 | 1999-06-08 | Raytheon Company | Phase locked loop having memory |
US6442644B1 (en) | 1997-08-11 | 2002-08-27 | Advanced Memory International, Inc. | Memory system having synchronous-link DRAM (SLDRAM) devices and controller |
JPH1174878A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | デジタルデータ伝送システム |
US5948083A (en) * | 1997-09-30 | 1999-09-07 | S3 Incorporated | System and method for self-adjusting data strobe |
JPH11122229A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | リタイミング回路およびリタイミング方法 |
JP3649878B2 (ja) * | 1997-10-20 | 2005-05-18 | 富士通株式会社 | デジタル無線通信装置の検波方法及びその回路 |
EP0924532B1 (en) * | 1997-11-19 | 2006-04-19 | IMEC vzw | Method and apparatus for receiving GPS/GLONASS signals |
US6085345A (en) | 1997-12-24 | 2000-07-04 | Intel Corporation | Timing control for input/output testability |
GB2333916B (en) * | 1998-01-09 | 2001-08-01 | Plessey Semiconductors Ltd | A phase detector |
US6111446A (en) | 1998-03-20 | 2000-08-29 | Micron Technology, Inc. | Integrated circuit data latch driver circuit |
US6172937B1 (en) * | 1998-05-13 | 2001-01-09 | Intel Corporation | Multiple synthesizer based timing signal generation scheme |
US6100733A (en) | 1998-06-09 | 2000-08-08 | Siemens Aktiengesellschaft | Clock latency compensation circuit for DDR timing |
US6510503B2 (en) | 1998-07-27 | 2003-01-21 | Mosaid Technologies Incorporated | High bandwidth memory interface |
US6279090B1 (en) * | 1998-09-03 | 2001-08-21 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device |
JP3880286B2 (ja) * | 1999-05-12 | 2007-02-14 | エルピーダメモリ株式会社 | 方向性結合式メモリシステム |
US6401213B1 (en) * | 1999-07-09 | 2002-06-04 | Micron Technology, Inc. | Timing circuit for high speed memory |
US6775345B1 (en) * | 1999-12-30 | 2004-08-10 | Intel Corporation | Delay locked loop based data recovery circuit for data communication |
EP1128594A1 (en) * | 2000-02-24 | 2001-08-29 | STMicroelectronics S.r.l. | Synchronous switching circuit for data recovery |
US6518794B2 (en) * | 2000-04-24 | 2003-02-11 | International Business Machines Corporation | AC drive cross point adjust method and apparatus |
JP2001306176A (ja) | 2000-04-26 | 2001-11-02 | Nec Corp | クロック位相自動調整回路 |
US6701140B1 (en) * | 2000-09-14 | 2004-03-02 | 3Com Corporation | Digital receive phase lock loop with cumulative phase error correction and dynamically programmable correction rate |
KR100360408B1 (ko) * | 2000-09-16 | 2002-11-13 | 삼성전자 주식회사 | 독출동작시 데이터 스트로브 신호와 동일한 신호를출력하는 데이터 마스킹핀을 갖는 반도체 메모리장치 및이를 구비하는 메모리 시스템 |
US20020090045A1 (en) * | 2001-01-10 | 2002-07-11 | Norm Hendrickson | Digital clock recovery system |
US6678811B2 (en) * | 2001-04-07 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Memory controller with 1X/MX write capability |
US6570813B2 (en) * | 2001-05-25 | 2003-05-27 | Micron Technology, Inc. | Synchronous mirror delay with reduced delay line taps |
US6819599B2 (en) * | 2002-08-01 | 2004-11-16 | Micron Technology, Inc. | Programmable DQS preamble |
DE10344818B4 (de) | 2003-09-27 | 2008-08-14 | Qimonda Ag | Vorrichtung zum Kalibrieren der relativen Phase zweier Empfangssignale eines Speicherbausteins |
US7171321B2 (en) | 2004-08-20 | 2007-01-30 | Rambus Inc. | Individual data line strobe-offset control in memory systems |
US7307900B2 (en) | 2004-11-30 | 2007-12-11 | Intel Corporation | Method and apparatus for optimizing strobe to clock relationship |
DE102005019041B4 (de) | 2005-04-23 | 2009-04-16 | Qimonda Ag | Halbleiterspeicher und Verfahren zur Anpassung der Phasenbeziehung zwischen einem Taktsignal und Strobe-Signal bei der Übernahme von zu übertragenden Schreibdaten |
US7379382B2 (en) | 2005-10-28 | 2008-05-27 | Micron Technology, Inc. | System and method for controlling timing of output signals |
-
2001
- 2001-06-25 US US09/891,184 patent/US6570944B2/en not_active Expired - Lifetime
-
2002
- 2002-06-18 DE DE60235697T patent/DE60235697D1/de not_active Expired - Lifetime
- 2002-06-18 EP EP20100156597 patent/EP2197143B1/en not_active Expired - Lifetime
- 2002-06-18 EP EP20020749603 patent/EP1400052B1/en not_active Expired - Lifetime
- 2002-06-18 WO PCT/US2002/019287 patent/WO2003001732A1/en active Application Filing
- 2002-06-18 EP EP20100183217 patent/EP2302831B1/en not_active Expired - Fee Related
- 2002-06-18 JP JP2003508007A patent/JP4065234B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-28 US US10/353,608 patent/US6836503B2/en not_active Expired - Lifetime
-
2004
- 2004-05-24 US US10/852,864 patent/US7349510B2/en not_active Expired - Fee Related
-
2008
- 2008-03-25 US US12/079,388 patent/US7627066B2/en not_active Expired - Fee Related
-
2009
- 2009-12-01 US US12/628,547 patent/US7970089B2/en not_active Expired - Fee Related
-
2011
- 2011-06-27 US US13/169,901 patent/US8208595B2/en not_active Expired - Fee Related
-
2012
- 2012-03-06 US US13/413,087 patent/US8355480B2/en not_active Expired - Lifetime
- 2012-11-28 US US13/687,391 patent/US8666007B2/en not_active Expired - Fee Related
-
2014
- 2014-02-18 US US14/182,389 patent/US9159388B2/en not_active Expired - Fee Related
-
2015
- 2015-09-09 US US14/849,425 patent/US9466353B2/en not_active Expired - Lifetime
-
2016
- 2016-09-08 US US15/259,854 patent/US9741423B2/en not_active Expired - Fee Related
-
2017
- 2017-08-03 US US15/667,706 patent/US10192610B2/en not_active Expired - Fee Related
-
2018
- 2018-12-19 US US16/225,109 patent/US10699769B2/en not_active Expired - Lifetime
-
2020
- 2020-06-11 US US16/898,653 patent/US20210027826A1/en not_active Abandoned
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005071586A (ja) * | 2003-08-22 | 2005-03-17 | Samsung Electronics Co Ltd | 回路装置、メモリ装置及びクロックスキュー補償方法 |
US7945801B2 (en) | 2003-09-03 | 2011-05-17 | Renesas Electronics Corporation | Semiconductor integrated circuit |
JP2007538473A (ja) * | 2004-05-18 | 2007-12-27 | ラムバス・インコーポレーテッド | ワイドレンジクロック発生器 |
JP2009503727A (ja) * | 2005-08-01 | 2009-01-29 | エイティーアイ・テクノロジーズ・インコーポレーテッド | ビット・スキュー防止方法およびシステム |
US7656744B2 (en) | 2005-12-15 | 2010-02-02 | Elpida Memory, Inc. | Memory module with load capacitance added to clock signal input |
US7511544B2 (en) | 2006-02-21 | 2009-03-31 | Sony Corporation | Digital DLL circuit for an interface circuit in a semiconductor memory |
US7518423B2 (en) | 2006-02-21 | 2009-04-14 | Sony Corporation | Digital DLL circuit for an interface circuit in a semiconductor memory |
US7636001B2 (en) | 2006-02-21 | 2009-12-22 | Sony Corporation | Digital DLL circuit |
JP2008186517A (ja) * | 2007-01-30 | 2008-08-14 | Renesas Technology Corp | 半導体装置 |
US7957210B2 (en) | 2007-11-20 | 2011-06-07 | Fujitsu Limited | Variable delay circuit, memory control circuit, delay amount setting apparatus, delay amount setting method and computer-readable recording medium in which delay amount setting program is recorded |
KR101442173B1 (ko) | 2008-02-15 | 2014-09-18 | 삼성전자주식회사 | 데이터 송수신 시스템 및 에러 교정 방법 |
JP2010171826A (ja) * | 2009-01-23 | 2010-08-05 | Ricoh Co Ltd | メモリモジュールのコントローラ |
KR20160084154A (ko) * | 2015-01-05 | 2016-07-13 | 에스케이텔레콤 주식회사 | 메모리장치 및 메모리장치의 동작 방법 |
KR102263803B1 (ko) * | 2015-01-05 | 2021-06-10 | 에스케이텔레콤 주식회사 | 메모리장치 및 메모리장치의 동작 방법 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4065234B2 (ja) | 同期式チップーチップシステムのデータリカバリ装置 | |
US8134876B2 (en) | Data input/output apparatus and method for semiconductor system | |
US6636110B1 (en) | Internal clock generating circuit for clock synchronous semiconductor memory device | |
US7535270B2 (en) | Semiconductor memory device | |
US7501866B2 (en) | Delay locked loop circuit | |
US7571340B2 (en) | Eliminating receiver clock drift caused by voltage and temperature change in a high-speed I/O system that uses a forwarded clock | |
JP2001520417A (ja) | 最小限の待ち時間とフェイルセーフ再同期化するための方法および装置 | |
KR20080039076A (ko) | 반도체 메모리 소자와 그의 구동 방법 | |
KR20070064930A (ko) | 고속 인터페이스 방식의 반도체 장치 및 그 방법 | |
US20040124896A1 (en) | Delay locked loop capable of compensating for delay of internal clock signal by variation of driving strength of output driver in semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050622 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070702 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071002 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4065234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |