JP2004500768A - 無線通信における逆リンク相関フィルター - Google Patents

Abstract

様々なデータレートを伴う複数のチャンネルを有する符号分割多元接続（ＣＤＭＡ）通信システムにおいて、ユーザー独自の符号４６を、チャンネル内で送信されている情報に印加する段階と、情報を変調する段階と、送信された情報を、１つの相関フィルター３において、時間多重化を用いて、基本逆拡散レートで相関させる段階と、相関された情報を逆多重化する段階と、相関された情報を復調する段階と、様々なデータレートのうちの他のデータレートで情報を得るために、復調された情報を基本逆拡散レート以上のレートで合計する段階とを具備することを特徴とする方法を提供する。

Description

【０００１】
【関連出願】
本願は、２０００年２月２３日に出願された”ＲＥＶＥＲＳＥ ＬＩＮＫ ＣＯＲＲＥＬＡＴＩＯＮ ＦＩＬＴＥＲ ＩＮ ＷＩＲＥＬＥＳＳ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＳＹＳＴＥＭＳ”という題目の米国特許仮出願第６０／１８４，３６４号の優先権をここに主張するものである。２０００年２月３日に出願された”ＰＩＬＯＴ ＳＹＭＢＯＬ ＡＳＳＩＳＴＥＤ ＭＯＤＵＬＡＴＩＯＮ ＡＮＤ ＤＥＭＯＤＵＬＡＴＩＯＮ ＩＮ ＷＩＲＥＬＥＳＳ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＳＹＳＴＥＭＳ”という題目の同時係属中である米国特許出願第０９／４９７，４４０号もまた、関連出願である。
【０００２】
【発明の属する技術分野】
本発明は、符号分割多元接続（ＣＤＭＡ）通信システムに関し、より詳細には、このようなＣＤＭＡ通信システムにおける相関フィルター（ｃｏｒｒｅｌａｔｉｏｎ ｆｉｌｔｅｒ）を有する受信器に関する。
【０００３】
【従来の技術】
従来技術において公知の符号分割多元接続（ＣＤＭＡ）変調は、様々なユーザーからの信号が周波数および時間の両方において重複するマルチユーザーアクセス送信体系である。これは、従来技術においてやはり知られており、ユーザー信号が時間的には重複するが独自の周波数を割り当てられる周波数分割多元接続（ＦＤＭＡ）や、ユーザー信号が周波数的には重複するが独自のタイムスロットを割り当てられる時分割多元接続（ＴＤＭＡ）とは対照的である。ＣＤＭＡシグナリングは、セル内の基地局（ＢＳ）と、セル内のユーザーが所有している複数の移動局（ＭＳ）との間のセルラー通信システムにおいて頻繁に用いられている。ユーザーの移動局（ＭＳ）から送られる各々のユーザーのためのＣＤＭＡ送信信号は、当初のユーザー情報帯域幅よりも広い帯域幅にわたって拡散される。各々のユーザーの信号は、様々な拡散符号により拡散されて、広帯域拡散が生じる。様々なユーザーにより送信された全ての拡散広帯域信号は、基地局（ＢＳ）において受信され、かつ、合成受信信号を形成する。基地局（ＢＳ）内の受信器は、ＣＤＭＡシステム内の移動局および基地局の両方にとって利用可能である拡散符号のローカルコピー（または、ローカル基準（ｌｏｃａｌ ｒｅｆｅｒｅｎｃｅ））を用いることにより、様々なユーザーを区別する。このような方法は、チャンネライゼーション（ｃｈａｎｎｅｌｉｚａｔｉｏｎ）と称される。ＩＳ−９５規格による、従来技術において十分に公知の例示的なＣＤＭＡシステムにおいて、逆リンクにおける（すなわち、システム内において、移動局（ＭＳ）が基地局（ＢＳ）へ送信している場合の）チャンネライゼーションは、疑似ランダム雑音（ｐｓｅｕｄｏｒａｎｄｏｍ ｎｏｉｓｅ：ＰＮ）符号（これも、従来技術において公知である）と称される広帯域符号を用いて実現される。基地局（ＢＳ）内の受信器は、元の広帯域符号を伴う合成信号に対して相関を行う（すなわち、相関フィルター（ＣＦ）を用いる）ことにより、合成信号の中から特定のユーザーによる所望の信号を精選する。所望のユーザーの符号と整合しない符号を有する他の全ての信号は拒絶される。
【０００４】
例示的なＣＤＭＡ無線システムは、例えばアクセス／トラフィックチャンネルのような複数のデータチャンネル（および、ＣＤＭＡシステムの設計に応じてさらに多くのチャンネル）を有する。逆リンクにおいてトラフィックチャンネルは、シグナリングメッセージの他に、ユーザーのデータ／音声を送信するために用いられる。アクセスチャンネルは、移動局（ＭＳ）（例えば、セルラー電話）にトラフィックチャンネルが割り当てられていない場合に無線システム内の基地局（ＢＳ）と制御情報を通信するために、移動局（ＭＳ）により用いられる。詳細には、移動局（ＭＳ）は、呼の発信を行うために、かつ、ページおよび命令に応答するために、アクセスチャンネルを用いる。ＣＤＭＡシステムにおけるこれらのデータチャンネルは、様々な機能およびデータレートを有している。様々なチャンネル内でのデータ送信に適用するように設計された移動局（ＭＳ）内の受信器は、様々なデータレートのために、種々の形式の相関フィルター（ＣＦ）およびディジタル信号処理（ＤＳＰ）の設計を必要とする。このような必要性は、受信器の設計の複雑さとコストの増加とに寄与してしまう。
【０００５】
【発明が解決しようとする課題】
したがって、従来技術においては、柔軟性がありかつ複雑ではない設計を伴う無線システムが一般的に必要とされる。特に、全てのデータチャンネルにおけるデータ受信に用いることができる１つの相関フィルター（ＣＦ）を受信器内に設ける無線システムが必要とされる。全てのデータチャンネルのために働きしかつＤＳＰによりプログラム可能（ＤＳＰ ｐｒｏｇｒａｍｍａｂｌｅ）である相関フィルターを備えることによりシステムの柔軟性を高める受信器の設計が、さらに必要とされる。
【０００６】
【課題を解決するための手段】
本発明は、無線システムにおける逆リンク受信器と、該受信器の相関フィルターとに関する。送信器および受信器は、本発明による無線システムの逆リンク内に設けられる。受信器は、（１）疑似ランダム雑音（ＰＮ）符号生成器を具備するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）と、（２）パイロット後処理部と、（３）データ後処理部と、（４）相関フィルター（ＣＦ）と、（５）ディジタル信号処理部（ＤＳＰ）のような外部プログラム可能プロセッサとを有する。フィールドプログラマブルゲートアレイ（ＦＰＧＡ）および相関フィルター（ＣＦ）は、送信器により送信された元のデータを回復するために、ディジタル信号処理部（ＤＳＰ）とともに受信器内に備えられる。相関フィルター（ＣＦ）は、３つのチャンネル（すなわち、アクセス／メンテナンス／トラフィックチャンネル）内でデータを処理するためのＣＦ（相関フィルター）コアを具備する。外部プログラム可能プロセッサは、フィールドプログラマブルゲートアレイＦＰＧＡの出力を制御しかつ後処理するために用いられる。外部プログラム可能プロセッサ内のモード制御部は、（アクセス／メンテナンス／トラフィックチャンネルからの）チャンネル選択と、チャンネルシンボルモード（データおよび／またはパイロット）とを制御する。外部プログラム可能プロセッサと関連した、ＦＰＧＡ内のパイロット後処理部およびデータ後処理部は、受信器により受信された３つまでのマルチパスのパイロットシンボル支援ＱＰＳＫ復調をもたらす。ＱＰＳＫ変調は、各々のシンボル期間内の２ビットの情報の送信を可能にする変調技術である。ＱＰＳＫ変調は、送信器から受信器へ送信されているフレーム内のシンボルの同相成分Ｉの他に、直角位相成分Ｑを利用する。Ｉ，Ｑ成分は、一般的には、ＣＤＭＡシステムのチャンネル内において送信されている複素信号の実数部および虚数部として見られる。ＱＰＳＫにおいて、同相成分Ｉおよび直角位相成分Ｑについては、互いに干渉せずに結合させることができ（すなわち、これらの成分は、互いに直交的であり）、このことは、単にシンボル期間内の１ビットの情報を送信することと比較して、帯域幅の効率を二倍にする。時間多重化を用いて、ＣＦコアは、３つのデータまたはチップレート（階層１，２，３）で、パイロットシンボル相関をもたらす。チップは、ＰＮ拡散符号の出力間隔に対応する時間の単位である。チップ時間は、ＣＤＭＡ波形の帯域幅を決定し、かつ、ユーザーシンボル時間により分割されたチップ時間は、システムの拡散因数（ｓｐｒｅａｄｉｎｇ ｆａｃｔｏｒ）を決定する。例えば、従来技術において公知のＣＤＭＡ規格ＩＳ−９５におけるチップのためのサンプリング期間は、１／１，２２８，８００秒である。（ＤＳＰのような）外部プログラム可能プロセッサ内のデータ後処理部およびパイロット後処理部と関連した、ＦＰＧＡ内のパイロット後処理およびデータ後処理は、３つのチャンネル全て（すなわち、アクセス／メンテナンス／トラフィックチャンネル）に対して送信器により送信された元のデータのＱＰＳＫ復調および回復をもたらす。本発明によるＣＦコアは、６４の相関ラグとの８チップ（すなわち、階層１レートまたは基本逆拡散レート）複素相関を行う一方で、６４の相関ラグが処理されている際にいかなるデータ損失をも許容しない（ここで、ラグ（ｌａｇ）とは、出力を生成できるようにＰＮ符号（または、直交符号、ウォルシュ（Ｗａｌｓｈ）符号）が一定に保持される時間である）。基本逆拡散レートは、シンボル当たり４チップであってもよい。このことは、１つの時間多重化８チップ相関エンジン（すなわち、ＣＦコア）によって好都合に実現される。８チップ相関エンジンであるＣＦコアは時間多重化され、これにより、多数の８チップ相関を同じ相関エンジンによって行うことが可能となる。さらに、本発明は、より大きな相関長さのために８チップ相関の整数倍（例えば、３２チップ（階層２）または１２８チップ（階層３））を生成する能力を好都合にもたらす。本発明による、ＤＳＰと関連したＣＦ構造は、ＣＦ出力を結合することにより、データ信号の時間ダイバーシティをもたらす。空間ダイバーシティもまた、本発明のＣＦ構造による複数の相関フィルターを設けることにより実現される。ダイバーシティは、フェージング（ｆａｄｉｎｇ）や干渉という否定的効果を回避または緩和するために用いられる技術である。ダイバーシティは、概略的に、通信システムが幾つかの独立的フェージングチャンネルを介してデータまたは情報を受信する能力を指す。概略的には、ダイバーシティは、これらの独立的フェージングチャンネルから到着したデータ信号の結合または選択（または、結合および選択の両方）を行う受信器の能力を高め、これにより、データチャンネルの抽出を可能にする（または、容易にする）。特定の形式のダイバーシティは時間的または時間ダイバーシティであり、この場合に、異なるマルチパスにおいて送信されかつ異なる時点で受信器において受信された同じデータ信号は、データ信号を結合または選択するために必要なダイバーシティをもたらす。例示的なダイバーシティ技術は、従来技術において公知の最大比合成（ＭＲＣ）である。ＭＲＣは、通信システム内の多数のデータチャンネルにおける重みのシーケンスを与える。別個の重みのシーケンスは、送信されているデータ信号のセグメントに割り当てられる。データ信号のコピーは、データ信号の送信において用いられるアンテナのために生成される。このことは、データ信号のコピーが受信される場合に、受信器において時間ダイバーシティを発生させる。１つの共通な相関フィルター構造によって、本発明は、異なるモードまたはチャンネルに対して異なる相関フィルターを用いることを必要とせずに、全てのデータチャンネルおよびモードのために時間ダイバーシティを好都合にもたらす。時間ダイバーシティは、異なるマルチパスから３つの出力を与えることにより、かつ、例えばＭＲＣを用いて３つの出力を１つの形に結合することにより実現される。
【０００７】
本発明の方法に関する実施形態によれば、１つの共通な相関フィルター（ＣＦ）の構造が、ＣＤＭＡを用いる無線システムにおいて与えられる。様々なデータレートを伴う複数のチャンネルが、無線システムにおいて与えられる。無線システムにおいて与えられたチャンネルは、アクセスチャンネルと、メンテナンスチャンネルと、トラフィックチャンネルとを有し、この場合に、情報（例えば、パイロットシンボルまたはデータシンボル、または、これらの両方）は、階層１（基本逆拡散レート）レート、階層２レート、階層３レートにおいて送信される。情報を送信するためのデータレートは、外部プログラム可能プロセッサによりプログラム可能である。ＰＮ符号（または、直交符号、ウォルシュ符号）のようなユーザー独自の符号は、無線システムのチャンネル内で送信されている情報に印加される。情報は、任意の一つのチャンネル内で、任意のデータレートで、ＱＰＳＫ変調され、かつ、送信される。送信された情報は、無線システムの相関フィルター（ＣＦ）において時間多重化を用いて、基本逆拡散レート（すなわち、階層１レート）で相関される。基本逆拡散レートは、シンボル当たり４チップまたは８チップであってもよい。次に、相関された情報は、逆多重化され、かつ、ＱＰＳＫ復調される。復調された情報は、必要に応じて、階層２，３を実現するために、階層１レート（基本逆拡散レート）の適切な整数倍に合計される。（受信電力、信号対雑音比、または、マルチパス幅に関する）１つ以上の信号成分が、最適な情報の回復のために、ウィンドウまたは期間内で選択される。選択段階については、予めプログラムされたタイムアラインメントにしたがって実施することもできる。さらに、復調された情報からの３つの出力を、時間ダイバーシティのために与えかつ結合することができる。空間ダイバーシティは、無線システム内の複数の受信器における１つの共通な相関フィルター構造を与えることにより実現される。本明細書において説明される本発明の全処理段階は、多数のデータレートを有する受信情報を処理するためのさらなる相関器または相関フィルターを不要にする１つの共通な相関フィルター（ＣＦ）の構造を用いて、好都合に実現される。
【０００８】
【発明の実施の形態】
本発明に関するこれらの特徴、様相、および利点については、添付図面と関連して読まれる場合に好ましいにも拘わらず例示的な実施形態に関する以下の詳細な説明を参照して、容易に明白となる。
【０００９】
図１に移ると、本発明による例示的な無線システムにおいて、送信器１０と受信器２０とが、逆リンク（ｒｅｖｅｒｓｅ ｌｉｎｋ）を介して通信する。図１において、送信器１０（Ｔｘ１）は、基地局（ＢＳ）の一部である受信器２０（Ｒｘ２）と通信する移動局（ＭＳ）または移動セルラー電話の一部である。基本データレートによるディジタル情報は、送信器１０において、送信データレート（またはチップレート）へ符号化または拡散（ｓｐｒｅａｄ）される。ユーザー独自の（ｕｓｅｒ−ｕｎｉｑｕｅ）ディジタル符号（署名または拡散シーケンス）は、送信されているディジタル情報へ印加され、これにより、帯域幅が増加する。疑似ランダム雑音（ＰＮ）符号のようなディジタル符号の印加は、一般的には、ＰＮ符号（または、直交符号、ウォルシュ（Ｗａｌｓｈ）符号）とともに送信されているディジタル情報に対する乗算または論理ＸＯＲ（排他的ＯＲ）演算を必要とする。次に、結果的に生じた送信データシーケンスまたはチップは送信器１０においてＱＰＳＫ変調され、これにより、出力信号が生成される。出力信号は、通信媒体を介して受信器２０へマルチチャンネル送信を行うために、同様に処理された他の出力信号に追加される。多数のユーザーの出力信号は、多数の信号が周波数領域および時間領域の両方において互いの上部に配置されているように見える状態で、１つの送信通信周波数を好都合に共有する。印加されたディジタル符号が直交的でありかつユーザー独自のものであるので、共有された通信周波数を介して送信される各々の出力信号については、同様に独自のものとなり、かつ、受信器２０において適切な処理技術を適用することによって互いに区別することができる。
【００１０】
前記受信器２０は、フィールドプログラマブルゲートアレイ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）ＦＰＧＡ５とディジタル信号処理部４とにより形成された相関フィルターＣＦ３を具備する。受信器２０において、受信信号はＱＰＳＫ復調され、かつ、当該のユーザーに関する適切なディジタル符号が該信号に印加され（すなわち、該信号と乗算され）、これにより、所望の送信信号の符号化が逆拡散（ｄｅｓｐｒｅａｄ）かつ除去され、かつ、該信号が基本データレートへ戻される。ディジタル符号（すなわち、ＰＮ符号、直交符号、または、ウォルシュ符号）が他の送信信号および受信信号に印加される場合には、これらの信号が自らのチップレートを維持するので、逆拡散は行われない。
【００１１】
この逆拡散工程は、実際には、受信信号を適切なディジタル符号と比較する相関工程を具備する。ＱＰＳＫにしたがって、送信されたデータシーケンスまたはチップは、同相成分（Ｉ）および直角位相成分（Ｑ）を有し、これらの成分は、複素信号の実数部および虚数部である。受信器２０により行われる逆拡散工程は、受信された複素信号のＩ，Ｑ成分を、適切なディジタル符号または署名シーケンスと相関させる。このことは、無線システムのチャンネル内の全てのデータレートに対して、１つの相関フィルター構造（例えば、ＣＦ３）を用いて実現される。
【００１２】
本発明の好ましい実施形態において、例示的な無線システムは、アクセス（ａｃｃｅｓｓ）チャンネル１１と、メンテナンス（ｍａｉｎｔｅｎａｎｃｅ）チャンネル１２と、トラフィック（ｔｒａｆｆｉｃ）チャンネル１３とを、逆リンク内に設けている。相関フィルターＣＦ３については、ＤＳＰによりプログラム可能（ＤＳＰ ｐｒｏｇｒａｍｍａｂｌｅ）であり（すなわち、ＤＳＰ４により制御され）、かつ、３つのチャンネル１１，１２，１３のいずれかから、全てのユーザーデータレートでデータを受信するために必要なディジタル信号処理を行うように構成することができる。相関フィルターＣＦ３とディジタル信号処理部４とにおいて処理を行った後に、送信器１０からの元のデータが回復される。以下に、本発明によるシステムおよび種々の実施形態について、さらに詳細に説明する。
【００１３】
図２は、本発明の実施形態における、アクセス／メンテナンス／トラフィックチャンネル内で送信されているデータ／パイロットシンボルのフレーム構造を示している。この特定の実施形態において、アクセスチャンネル（例えば、図１のアクセスチャンネル１１）は、トラフィックチャンネルが割り当てられていない場合に送信器１０と通信するために、受信器２０により用いられる。アクセスチャンネルは、ユーザーに、ＣＤＭＡシステムへのアクセスを要求するための共有データチャンネルを与える。メンテナンスチャンネル（例えば、図１のメンテナンスチャンネル１２）は、複数のパイロットシンボルを用いて、逆リンク内の送信器および受信器のタイミングを維持する。メンテナンスチャンネルにおいては、データシンボルは送信されない。メンテナンスチャンネルは、ユーザーに、非活動期間中にＣＤＭＡシステムとの同期を維持する能力を与える。送信器からのユーザーデータおよびシグナリングメッセージ（すなわち、パイロットシンボル）は、トラフィックチャンネル（例えば、図１のトラフィックチャンネル１３）内で、受信器Ｒｘ２へ送信される。
【００１４】
本発明による無線システムは、チャンネル（アクセスチャンネル１１、メンテナンスチャンネル１２、トラフィックチャンネル１３）が用いるために、データレートに関する３つの階層（ｔｉｅｒ）を、すなわち、階層１（基本逆拡散レート（ｂａｓｉｃ ｄｅｓｐｒｅａｄｉｎｇ ｒａｔｅ））、階層２、階層３を設けている。階層１において、送信器は、シンボル当たり８チップ（８ ｃｈｉｐｓ ｐｅｒ ｓｙｍｂｏｌ）を受信器へ送信する。階層２において、送信器は、逆リンクにおいて、シンボル当たり３２チップを受信器へ送信する。階層３において、送信器は、本発明による例示的な無線システムの逆リンクにおいて、シンボル当たり１２８チップを送信する。以下に、アクセス／メンテナンス／トラフィックチャンネルにおけるデータ送信について、さらに詳細に説明する。
【００１５】
前記アクセスチャンネルを用いて、逆リンクにおいてデータおよび／またはパイロットシンボルのフレームを送信する場合に、該フレームはプリアンブル（ｐｒｅａｍｂｌｅ）を具備し、該プリアンブルの後には、データと他のプリアンブルとデータとが続く（図２）。このフレームは、従来技術において公知のＱＰＳＫ（四位相偏移変調）を用いて変調され、かつ、疑似ランダム雑音（ＰＮ）符号（これも、従来技術において公知である）のような独自のディジタル符号を用いてチャンネライズ（拡散）される。
【００１６】
前記変調されたフレームをアクセスチャンネル内で送信する場合に、アクセスチャンネルのための３つのアクセス動作モード（すなわち、プリアンブルモード、パイロットモード、データモード）が与えられている。ＰＮエポック（ｅｐｏｃｈ）は、あるフレームの終わりと他のフレームの始まりとをマーキングする。アクセスチャンネル内におけるフレームのプリアンブルは、階層２レート（すなわち、フレーム内において、シンボル当たり３２チップ）で送信された複数のパイロットシンボルを具備する。プリアンブルモードにおいては、パイロットシンボルのみが送信され、データシンボルは送信されない。前記アクセスチャンネル内で送信されているフレーム内において、プリアンブルの後に続くデータは、階層２レート（すなわち、シンボル当たり３２チップ）でインターリーブされた複数のデータシンボルおよびパイロットシンボルを具備する。ＤＳＰ４内のモード制御部は、アクセスチャンネルの動作モードを制御し、かつ、プリアンブル／パイロット／データモード間のスイッチングを行う。
【００１７】
前記メンテナンスチャンネル内でフレームを送信する場合に、該フレームは、Ｐ１，Ｐ２，Ｐ３，…，Ｐ１２８で示される多数のユーザーに関する情報を含み、かつ、一人のユーザー当たり２つのパイロットシンボルによって時分割多重化（ＴＤＭ）されるデータは含まない。データレートは、階層３（シンボル当たり１２８チップ）である（図２）。メンテナンスチャンネルにおいては、１つの動作モード（すなわち、パイロットモード）のみが与えられる。
【００１８】
前記トラフィックチャンネルの逆リンク内でフレームを送信する場合には、２つの送信モード（すなわち、パイロットモードおよびデータモード）が与えられる。フレームは、パイロット／データシンボルを具備し、この場合に、パイロットシンボルは、データシンボル間に、定期的な間隔で配される。データ／パイロットシンボルについては、階層１レート（シンボル当たり８チップ）、階層２レート（シンボル当たり３２チップ）、階層３レート（シンボル当たり１２８チップ）のうち、どのデータレートでも送信することができる。データシンボルは、パイロットシンボルと同じレートで送信される。同様に、ＤＳＰ４内のモード制御部は、トラフィックチャンネルの動作モードを制御し、かつ、パイロットモードとデータモードとの間のスイッチングを行う。
【００１９】
図３は、本発明による、フィールドプログラマブルゲートアレイ（ＦＰＧＡ５）を備え、かつ、ディジタル信号処理部（ＤＳＰ）４により制御される受信器を示す図である。ＦＰＧＡ５は、ＦＰＧＡパイロット後処理部（ｐｉｌｏｔ ｐｏｓｔ ｐｒｏｃｅｓｓｏｒ）３３と、ＦＰＧＡデータ後処理部（ｄａｔａ ｐｏｓｔ ｐｒｏｃｅｓｓｏｒ）３５と、疑似ランダム雑音（ＰＮ）符号生成器４６と、ＣＦコア３１を有する相関フィルターＣＦ３とを具備する。相関フィルターＣＦ３を備えたフィールドプログラマブルゲートアレイＦＰＧＡ５、および、ディジタル信号処理部４は、送信器１０により送信された元のデータを回復するために、受信器２０内に備えられる。ＣＦコア３１は、３つの（アクセス／メンテナンス／トラフィック）チャンネル１１，１２，１３内で受信されたデータを逆拡散するために用いられる。ディジタル信号処理部ＤＳＰ４は、フィールドプログラマブルゲートアレイＦＰＧＡ５の出力を制御しかつ後処理するために用いられる。
【００２０】
前記ＤＳＰ４は、データシンボルおよび／またはパイロットシンボルを送信するための、（アクセス／メンテナンス／トラフィックチャンネルからの）チャンネル選択を指示するモード制御部４１を有する。ＤＳＰ４は、受信器２０において受信されたマルチパス（ｍｕｌｔｉｐａｔｈ）のパイロットシンボル支援ＱＰＳＫ復調（ｐｉｌｏｔ ｓｙｍｂｏｌ−ａｉｄｅｄ ＱＰＳＫ ｄｅｍｏｄｕｌａｔｉｏｎ）をもたらすＤＳＰパイロット後処理部３４およびＤＳＰデータ後処理部３６を有する。パイロットシンボル支援復調については、”ＰＩＬＯＴ ＳＹＭＢＯＬ ＡＳＳＩＳＴＥＤ ＭＯＤＵＬＡＴＩＯＮ ＡＮＤ ＤＥＭＯＤＵＬＡＴＩＯＮ ＩＮ ＷＩＲＥＬＥＳＳ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＳＹＳＴＥＭＳ”という題目の同時係属中である米国特許出願第０９／４９７，４４０号に説明されており、この出願については、本明細書に参照として組み込まれている。
【００２１】
図４は、本発明による無線システム内の全チャンネルのための相関フィルター（ＣＦ）コア３１を備えた例示的なフィールドプログラマブルゲートアレイ（ＦＰＧＡ）５を示す図である。本発明によるＣＦコアは、６４の相関ラグ（ｃｏｒｒｅｌａｔｉｏｎ ｌａｇｓ）との８チップ複素相関（ｃｏｍｐｌｅｘ ｃｏｒｒｅｌａｔｉｏｎ）を行う一方で、６４の相関ラグが処理されている際にいかなるデータ損失をも許容しない。相関ラグとは、受信器２０において受信されたデータがＰＮ符号（または、直交符号、ウォルシュ符号）に基づいて相関され、対応する出力が生成されるように、ＰＮ符号（または、直交符号、ウォルシュ符号）が一定に保持される時間である。相関ラグは、チャンネル形式およびデータレートとは無関係に計算される。このことは、多数の８チップ相関を同じ相関エンジンによって行うことを可能にする１つの時間多重化８チップ相関エンジン（ｔｉｍｅ−ｍｕｌｔｉｐｌｅｘｅｄ ８−ｃｈｉｐ ｃｏｒｒｅｌａｔｏｒ ｅｎｇｉｎｅ）（すなわち、ＣＦコア３１）によって好都合に実現される。さらに、本発明は、より大きな相関長さのために８チップ相関の整数倍（例えば、３２チップまたは１２８チップ）を生成する能力を好都合にもたらす。以下に、本発明によるＣＦコア３１の動作について、さらに詳細に説明する。
【００２２】
図４に見られるように、前記フィールドプログラマブルゲートアレイ５は、ＣＦコア３１を備えた相関フィルターＣＦ３と、相関パターンバッファ４０１〜４０８を備えたＰＮ（疑似ランダム雑音）符号生成器４６と、多重化器（ＭＵＸ）４４と、ウィンドウプロセッサ４３と、逆多重化器（ＤＥＭＵＸ）４５と、シンボルプロセッサ４１１〜４１８とを有する。ＣＦコア３１（図５を参照して、より詳細に説明する）は、全てのチャンネル（すなわち、アクセスチャンネル１１、メンテナンスチャンネル１２、トラフィックチャンネル１３）のための逆拡散をもたらす１つの８チップ相関モジュールである相関エンジンである。ＣＦコア３１は、送信器１０から受信されたデータシンボルおよび／またはパイロットシンボルのＱＰＳＫ復調されたフレームの任意のｘチップ相関（ｘは、８の因数である）を得るために用いることができる基本相関エンジンである。
【００２３】
前記受信器２０（Ｒｘ２）内のＰＮ符号生成器４６は、送信器１０（Ｔｘ１）により用いられるＰＮ符号（または、直交符号、ウォルシュ符号）のローカルＰＮ基準（ｌｏｃａｌ ＰＮ ｒｅｆｅｒｅｎｃｅ）を生成する。ＰＮ符号生成器４６は、ＤＳＰによりプログラム可能であり、かつ、ＤＳＰ４（図３）により制御され、これにより、適切なＰＮ符号位相が生成される。各々のユーザーにより用いられるＰＮ符号（または、直交符号、ウォルシュ符号）位相は、送信器−受信器接続設定の間に確立され、かつ、ユーザーの呼が継続している間（すなわち、無線システムへの接続時間の間）は確定されたままである。
【００２４】
前記ＰＮ符号生成器４６からのＰＮ符号位相は、それぞれの相関パターン４０１〜４０８に印加される。これらの出力、すなわち相関パターンは、選択的に、例えば順次的に、ＭＵＸ４４を介してＣＦコア３１において処理される。各々の相関パターンの長さは、８チップである。詳細には、ＭＵＸ４４は、ＰＮ符号（または、直交符号、ウォルシュ符号）の８チップのＰＮ基準データを、相関パターンの１つからバッファ内へロードし、これにより、時間多重化された（ｔｉｍｅ ｍｕｌｔｉｐｌｅｘｅｄ）ＣＦコア３１が適切な時間にＰＮ基準を用いることができる。（それぞれの相関パターン４０１〜４０８からの）８チップのＰＮ符号は、６４チップ期間にわたってバッファ内に保持され、かつ、送信器１０からの受信データを逆拡散するために用いられる。ＣＦコア３１は、ＭＵＸ４４から受信された波形の各々のシフト（ｓｈｉｆｔ）に関する相関値を、該波形がＰＮ基準をパスした際に生成する。時間多重化されたＣＦコア３１は、１つの相関エンジンによって多数の相関ラグを生成することを可能にする。
【００２５】
前記送信器１０から受信された変調フレームが、システムのために設定された通常のサンプリングレートの４倍だけオーバーサンプリングされたと仮定すると、２５６の相関ラグが、６４チップ期間内にもたらされる。さらに、時間多重化によって、１つの８チップ相関エンジン（例えば、ＣＦコア３１）が、データを損失せずに多数の相関ラグをもたらすことが可能となる。この工程は、次の８チップＰＮ符号（または、直交符号、ウォルシュ符号）に対しても反復される。
【００２６】
前記ＣＦコア３１は、複素相関を行う。すなわち、ＣＦコア３１による各々の出力は、４つの実数相関値である。これらの相関値は、相関エンジンにおいて、４つの実数の８チップ相関値の形に分けられる８チップ複素相関の結果である。４つの実数相関の結果は、以下のような複素乗算における４つの実数乗算を表している：
（数式１）　（ａ＋ｊｂ）＊（ｃ＋ｊｄ）＝ａｃ−ｂｄ＋ｊｂｃ＋ｊａｄ
ここで、ａｃ＝ＩＩ、ｂｄ＝ＱＱ、ｂｃ＝ＱＩ、ａｄ＝ＩＱ である。
【００２７】
前記８チップ複素相関は、本発明による無線システムにおいて用いられる、階層１レート（基本逆拡散レート）に対して８チップである最も小さな逆拡散因数（ｄｅｓｐｒｅａｄｉｎｇ ｆａｃｔｏｒ）に対応する。無線システムにおける他の全てのデータレートは８の倍数であり、したがって、これらのデータレートについては、多数の８チップ相関出力を合計することにより生成することができる。相関ラグの数が８チップよりも大きければ（すなわち、ＰＮ符号（または、直交符号、ウォルシュ符号）が８チップよりも長い間にわたって一定に保持されていれば）、次の８チップ期間がパスされ、かつ、後続のデータの相関が適切に計算されなくなる。この結果、１よりも大きなパターンが必要とされ、かつ、相関の数は、必要な相関ラグの数の関数となる。
【００２８】
図５は、本発明による疑似ランダム雑音（ＰＮ）符号を伴う例示的な時間多重化８チップ複素相関を示すタイミング図である。本発明による無線システムにおける相関ラグの数が６４チップで確立されるので、次の５６チップを適切に相関させるために、タイムシフトと平行して相関を行うための方法論が与えられる。この結果、８チップの時間多重化された相関は、８チップだけ時間的に互い違いに交差される（ｓｔａｇｇｅｒｅｄ）。すなわち、以前の相関がなおも行われている一方で、新たな相関が８チップ毎に開始される。したがって、ＣＦコア３１における８チップ複素相関の相関出力が６４の相関ラグを有していれば、８つの異なる８チップ相関パターン（例えば、図４の４０１〜４０８）が処理され、各々が８チップだけ離間され、これにより、図５に示されるように、いかなるデータも欠落させない。相関パターンの８つの位相の各々（例えば、相関位相１〜８）は８チップだけシフトされ、これについては、図５において、ＬＤというロード表記により示されている。いったん、（例えば、ＰＮ符号生成器４６からの）８チップのＰＮ符号がロードされると、相関パターンの各々の位相は、図５にＳＴで示される貯蔵工程において、８つのＰＮチップからなるセットに対して、６４チップの相関ラグを生成する。データ内の次の５６チップの欠落を回避するために、相関パターンのうちの他の７位相が、次の５６チップのＰＮ符号とともに設定され、かつ、６４チップの相関ラグが、８チップのＰＮ符号に対して計算される。各々の相関位相（例えば、相関位相４０１〜４０８）の間に、ＣＦコア３１は、階層１シンボルに対して相関ラグを生成する。有効データの６４の相関ラグの各々の位相は、潜在的に有効な位相１データ、潜在的に有効な位相２データ（Ｐｈａｓｅ １ Ｄａｔａ Ｐｏｔｅｎｔｉａｌｌｙ Ｖａｌｉｄ， Ｐｈａｓｅ ２ Ｄａｔａ Ｐｏｔｅｎｔｉａｌｌｙ Ｖａｌｉｄ）として図５に示されているように、時間的にシフトされる。８チップの時間多重化された相関エンジン（例えば、ＣＦコア３１）は、階層１シンボルのための複素相関に関する４つの実数成分を生成し、各々の成分は、６４チップの相関ラグを有している。ＣＦコア３１のための時間多重化サイクルは８シンボルの長さであり、この場合に、階層１データの８シンボルは、サイクル毎に生成される。
【００２９】
図４のウィンドウプロセッサ４３、逆多重化器（ＤＥＭＵＸ）４５、および、シンボルプロセッサ４１１〜４１８は、ともに、ＱＰＳＫ復調を用いて、送信器１０から受信されたデータを復調する。例示的なＱＰＳＫ復調については、本明細書と、２０００年２月３日に出願された”ＰＩＬＯＴ ＳＹＭＢＯＬ ＡＳＳＩＳＴＥＤ ＭＯＤＵＬＡＴＩＯＮ ＡＮＤ ＤＥＭＯＤＵＬＡＴＩＯＮ ＩＮ ＷＩＲＥＬＥＳＳ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＳＹＳＴＥＭＳ”という題目の同時係属中である米国特許出願第０９／４９７，４４０号とに説明されている。ウィンドウプロセッサ４３は、パイロット後処理（図３）からのチャンネル評価によって、受信信号の位相デローテーション（ｄｅ−ｒｏｔａｔｉｏｎ）を行う。詳細には、ウィンドウプロセッサ４３は、ＣＦコアからの各々の階層１シンボルに対応する相関値の複素乗算を行い、かつ、チャンネルを評価するパイロット後処理部の信号を出力する。
【００３０】
前記ＤＥＭＵＸ４５は、時間多重化されたＣＦコア３１およびウィンドウプロセッサ４３の出力を得て、かつ、各々の階層１シンボルに対して、６４チップの相関ラグを生成し、かつ、６４チップを、対応するシンボルプロセッサ（４１１〜４１８）へルーティングする。８つのシンボルプロセッサ（４１１〜４１８）が存在しており、それぞれが、８チップ複素相関の８つの位相の間に、ＣＦコア３１により生成される各々の階層１シンボルのためのものである。シンボルプロセッサ（４１１〜４１８）は、ウィンドウプロセッサ４３の出力から適切なマルチパスを選択するように、ＤＳＰ４によりプログラムされる。シンボルプロセッサは、３つまでのマルチパスと関連した相関ラグのＤＳＰによりプログラム可能な番号を得て、かつ、相関ラグを合計し、これにより、３つの出力が形成される（図３および図４）。シンボルプロセッサからの出力は、常に階層１レート（基本逆拡散レート）によるものであり、このレートから、ＤＳＰ４は、出力を累算して、階層２レートと階層３レートとを実現する。さらに、階層２レート（３２チップ）のために、階層１レート（基本逆拡散レート）でのシンボルプロセッサからの４つの出力が合計される。階層３レート（１２８チップ）のために、階層１レートでのシンボルプロセッサからの１６の出力が合計される。
【００３１】
図６は、本発明による無線システムの任意のチャンネル（すなわち、アクセスチャンネル、トラフィックチャンネル、メンテナンスチャンネル）のパイロット後処理を示す図である。３つのチャンネル形式の各々において、送信されている情報の一部は、パイロットシンボルを有している。パイロットシンボルは、各々の受信されたマルチパスに関するチャンネル状態を評価するために受信器２０が用いる既知の一定値である。ＤＳＰ４のモード制御部４１（図３）がアクセス／メンテナンス／トラフィックチャンネルにおけるパイロット処理を指示する際に、受信器２０（Ｒｘ２）のＦＰＧＡ５におけるパイロット後処理部３３は、チャンネル内で送信されたパイロットシンボルの処理を開始する。（図６に示されている）単極（ｏｎｅ−ｐｏｌｅ）無限インパルス応答（ＩＩＲ）フィルターを有する２つの累算フィルタリングランダムアクセスメモリ（ａｃｃｕｍｕｌａｔｉｎｇ ｆｉｌｔｅｒｉｎｇ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｉｅｓ：ＡＦＲＡＭ）６１，６３は、チャンネル内で送信されているパイロットシンボルを統合するために、パイロット後処理部３３内に設けられている。パイロットシンボルとこれらのＩＩＲフィルタリングとに基づいて、パイロットシンボル支援ＱＰＳＫ復調を完了するためのチャンネルの評価が得られる。各々のＡＦＲＡＭは、１チップ当たり４サンプルでＩＩＲフィルタリングされたパイロットシンボルからなる６４の相関ラグを有している。このことによって、受信器２０が、受信されたマルチパスをチップ時間の１／４の解像度で検索するため、６４チップの遅延拡散範囲（ｄｅｌａｙ−ｓｐｒｅａｄ ｒａｎｇｅ）を有することが可能となる。
【００３２】
ＡＦＲＡＭ６１（およびＡＦＲＡＭ６３）は、係数α，βを備えた単極ＩＩＲフィルターとして作用することができる。従来技術において公知のＩＩＲフィルターは、サンプリングされたデータを再帰的な方法で線形的に処理するディジタルフィルターである。すなわち、ＩＩＲフィルターは、連続的時間のデータ信号を一定の周期性によってサンプリングし、かつ、これらのサンプルを線形的に操作しかつ変換する。単極ＩＩＲフィルターは、ＡＦＲＡＭの機能を制御する２つの係数α，βを有している。係数（α，β）は、ＤＳＰによりプログラム可能であり、かつ、ＤＳＰ４により制御される。係数の選択に基づいて、ＡＦＲＡＭ（６１または６３）は、３つの機能（すなわち、貯蔵（より詳細には、ランダムアクセスメモリ（ＲＡＭ））、累算、フィルタリング）のために働くことができる。ＲＡＭとして、ＡＦＲＡＭは、階層１パイロットシンボルのためのデータに関する２５６の相関ラグを貯蔵する。アキュムレータとして、ＡＦＲＡＭは、階層２データまたは階層３データを生成するために、多数の階層１パイロットシンボルを介して、相関データを累算する。フィルターとして、ＡＦＲＡＭは、チャンネル内に雑音および干渉が存在する場合のパイロットシンボルの評価のために、階層１、階層２、または、階層３データレートでデータをフィルタリングする単極ＩＩＲフィルターである。ＩＩＲフィルターのβ係数がゼロに等しい場合に、ＩＩＲフィルターにおいて再帰的フィードバックは行われない。すなわち、フィルタリングは行われず、かつ、ＡＦＲＡＭ６１（およびＡＦＲＡＭ６３）は、加算器６２１（または、ＡＦＲＡＭ６３のための加算器６２３）からの入力を貯蔵するためのサンプルＲＡＭとして作用する。β係数が１に等しければ、ＡＦＲＡＭ６１（およびＡＦＲＡＭ６３）は、加算器６２１（または、ＡＦＲＡＭ６３のための加算器６２３）からの入力を累算するためのサンプルアキュムレータとして作用する。β係数がゼロから１の間であれば、ＡＦＲＡＭ６１（およびＡＦＲＡＭ６３）は、フィルターとして作用する。実際に、（例えば、ＤＳＰ４によって）係数を制御することにより、ＡＦＲＡＭ６１（およびＡＦＲＡＭ６３）は、データを貯蔵するための単なるＲＡＭとして、データ入力を累算するためのアキュムレータとして、または、データ信号をフィルタリングするためのフィルターとして作用することができる。このことによって、システムが、階層１、階層２、階層３レートのいずれにおいてもデータ入力を処理することが可能となり、かつ、ＤＳＰ４により指定された期間にわたってパイロットシンボル（すなわち、階層１、階層２、または、階層３での多階層パイロットシンボル）を統合することが可能となる。
【００３３】
図６は、規模累算フィルタリングランダムアクセスメモリ（ｍａｇｎｉｔｕｄｅ ａｃｃｕｍｕｌａｔｉｎｇ ｆｉｌｔｅｒｉｎｇ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｉｅｓ（ＭＡＦＲＡＭ）であるＭＡＦＲＡＭ６５をさらに含む。ＭＡＦＲＡＭ６５は、ＩＩＲフィルタリングされたパイロットシンボルからなる６４の相関ラグを有する単極ＩＩＲフィルターをさらに有している。ＡＦＲＡＭ６１，６３と同様に、ＭＡＦＲＡＭ６５は、係数α，βと、メモリ、アキュムレータ、フィルターとしての機能とを有している。係数は、ＤＳＰによりプログラム可能であり、かつ、ＤＳＰ４により制御される。ＭＡＦＲＡＭ６５は、ＡＦＲＡＭ（６１または６３）と同様に、しかし、ＡＦＲＡＭからの規模平方データ（ｍａｇｎｉｔｕｄｅ ｓｑｕａｒｅｄ ｄａｔａ）上において、３つの機能のために働く。ＲＡＭとして、ＭＡＦＲＡＭ６５は、１つのパイロットシンボルに対して２５６の相関ラグのデータを貯蔵する。
【００３４】
図６における例として、メンテナンスチャンネルにおいて、パイロットシンボルは、階層３レートのみで送信される。ＴＤＭメンテナンスチャンネルは、シンボル当たり１２８チップを備えた２つのパイロットシンボルを具備する。４つの実数相関出力、各々のユーザーの２つのパイロットシンボルの同相成分（Ｉ）および直角位相成分（Ｑ）は、それぞれ、ＡＦＲＡＭ６１，６３により貯蔵され、累算され、かつ、フィルタリングされる。４つの実数相関出力は、ＩｒｘＩｒｅｆ，ＱｒｘＩｒｅｆ，ＩｒｘＱｒｅｆ，ＱｒｘＱｒｅｆで示されている。ＡＦＲＡＭ６１，６３は、それぞれ、階層３レート（シンボル当たり１２８チップ）で、２つのシンボルの２つのＩ，Ｑを処理する。詳細には、パイロットシンボルはメンテナンスチャンネル内で、階層１レート（基本逆拡散レート）よりも大きなレートにて送信されるので、ＡＦＲＡＭ６１（およびＡＦＲＡＭ６３）は、フィルタリングによってパイロットシンボルを累算する。累算は、ＡＦＲＡＭ６１（およびＡＦＲＡＭ６３）のβ係数を１に設定することにより行われる。フィルタリングは、ＡＦＲＡＭ６１（およびＡＦＲＡＭ６３）のα，β係数をゼロから１の間に設定することにより行われる。いったん、フレームが処理されると、ＡＦＲＡＭ６１（およびＡＦＲＡＭ６３）は、古いデータに上書きし、かつ、メンテナンスチャンネル内で送信されている次のユーザーに関するパイロットシンボルを貯蔵／累算する。
【００３５】
前記ＡＦＲＡＭ６１，６３における処理の後に、フィルタリングされたＩ，Ｑ（それぞれ、Ｐｃｏｓ，Ｐｓｉｎで示されている）は、それぞれ、平方部（ｓｑｕａｒｅｒ）６２５，６２７において二乗される。二乗されたＡＦＲＡＭフィルタリングＩ，Ｑ成分は、加算器６２９において合計され、かつ、後処理信号である出力を有するＭＡＦＲＡＭ６５へ転送される。
【００３６】
図６Ａおよび図６Ｂは、階層１，２，３データレートに対する、ＭＡＦＲＡＭ６５、および、ＡＦＲＡＭ６１，６３のα，β係数の設定を示している。パイロットシンボル（データ形式（Ｄａｔａ Ｔｙｐｅ）行におけるＰで示されている）は、データシンボル（Ｄで示されている）と並んで、対応するＡＦＲＡＭおよびＭＡＦＲＡＭの係数の設定とともに示されている。α，β係数の設定は、例示的に、ＡＦＲＡＭをＲＡＭ、アキュムレータ、フィルターとして用い、かつ、ＭＡＦＲＡＭをＲＡＭとしてのみ用いることを示している。
【００３７】
図６Ｃは、本発明による、基本的なＩＩＲフィルターであるＡＦＲＡＭまたはＭＡＦＲＡＭの実施形態（例えば、図６のＡＦＲＡＭ６１，６３、または、ＭＡＦＲＡＭ６５）を示す、より低いレベルの図である。情報は乗算器６３１内へ入力され、該乗算器６３１においてα係数と乗算される。ＲＡＭ６３５は、２５６の情報要素を貯蔵するランダムアクセスメモリである。ＲＡＭ６３５からの貯蔵情報は、乗算器６３７においてβ係数と乗算される。利得係数α，βと乗算されたデータは、加算器６３３において合計され、次に、貯蔵および出力のために、ＲＡＭ６３５へ転送される。
【００３８】
図６へ戻ってこの図を参照すると、ＡＦＲＡＭ６１，６３、および、ＭＡＦＲＡＭ６５は、時間多重化された相関エンジン（例えば、ＣＦコア３１）とともに、６４チップウィンドウにわたってパイロットシンボルを検索する能力をもたらす。パイロットシンボルの検索は、ＭＡＦＲＡＭに貯蔵された受信マルチパスの電力プロファイルにおける（受信電力、信号対雑音比、または、マルチパス幅に関する）１つ以上の信号成分を検索するための、ＤＳＰによりプログラム可能な工程である。検索については、予めプログラムされたタイムアラインメント（ｔｉｍｅ−ａｌｉｇｎｍｅｎｔ）にしたがって実施することもできる。ＡＦＲＡＭフィルタリングされたＩ，Ｑ値は、本明細書と図７および図７Ａとにおいて説明されるような、（受信電力、信号対雑音比、または、マルチパス幅に関する）１つ以上の信号成分を選択するためのマルチパス検索処理６７のために、二乗され、かつ、合計される。選択段階については、予めプログラムされたタイムアラインメントにしたがって実施することもできる。ＤＳＰ４のパイロット後処理部３４は、どのマルチパスが最大比合成（ｍａｘｉｍｕｍ ｒａｔｉｏ ｃｏｍｂｉｎｉｎｇ）のために有用であるのかを決定し、これにより、ダイバーシティ（これについては、さらに詳細に後述する）が実現される。次に、ＤＳＰ４は、パイロットシンボル支援ＱＰＳＫ復調およびデータシンボルの回復のために、最適なマルチパスを、データ後処理回路３５（図３）内のシンボルプロセッサ４１１〜４１８（図４）へ転送する。
【００３９】
図７は、本発明によるマルチパス電力プロファイルの検索処理を示す図である。３つのピーク１，２，３が、復調のために、６４チップ検索ウィンドウから選択される。（受信電力、信号対雑音比、または、マルチパス幅に関する）１つ以上の信号成分は、ＭＡＦＲＡＭデータの始めから終わりまでの一工程（ｐａｓｓ）を連続的に処理することにより選択される。選択段階については、予めプログラムされたタイムアラインメントにしたがって実施することもできる。選択処理によって、ＤＳＰ４が、データシンボルの復調および回復において用いるためのマルチパス応答を識別することが可能となる。このような選択処理において、送信器から受信されたデータのために復調された波形のマルチパス応答において最も強いピーク（すなわち、最も望ましい信号成分）が選択され、かつ、（時間または期間に関する）ウィンドウが該ピークに対して割り当てられる。マルチパス応答は再び検査され、最も強いピーク（ピーク１（すなわち、最も望ましい信号成分））に対するウィンドウが縦線で区画され、かつ、二番目に強いピーク（すなわち、二番目に望ましい信号成分））が選択され、ウィンドウが該ピークに対して割り当てられる。マルチパス応答はもう一度検査され、最も強いピーク（ピーク１（すなわち、最も望ましい信号成分））に対するウィンドウと、二番目に強いピーク（ピーク２（すなわち、二番目に望ましい信号成分））に対するウィンドウとが縦線で区画され、さらに、三番目に強いピーク（ピーク３（すなわち、三番目に望ましい信号成分））が選択され、ウィンドウが該ピークに対して割り当てられる。Ｎ番目に望ましい信号成分が選択されるまで、同じ工程を反復することができる。選択処理が完了するとすぐに、３つのピーク１，２，３（および／または、Ｎ番目までのピーク）が、ディジタル信号処理部ＤＳＰ４へ供給される。
【００４０】
図７Ａは、本発明によるマルチパス応答ピークのマルチパス検索処理に関する実施形態を示す流れ図である。ＡＦＲＡＭフィルタリングされたＩ，Ｑの二乗の合計は、ＭＡＦＲＡＭ６５（図６）に貯蔵される。ＭＡＦＲＡＭ６５に貯蔵された情報は、図７に示されるような６４チップウィンドウ内のマルチパス検索処理のために用いられる。図７Ａの段階７１において、マルチパス応答の受信電力に関する最も強いピーク（すなわち、最も望ましい信号成分）は、指数（ｉｎｄｅｘ）１として貯蔵され、かつ、その大きさはｍａｘ＿ｐｏｗｅｒ１として貯蔵される。段階７２において、空白（ｂｌａｎｋ−ｏｕｔ）領域が設定される。空白領域は、マルチパス応答に関する次の検査に関して無視される。詳細には、空白領域は、下限（ｌｏｗｅｒ ｌｉｍｉｔ）１と上限（ｕｐｐｅｒ ｌｉｍｉｔ）１とにより、以下のように定義される：
（数式２）　下限１＝指数１−ウィンドウ
（数式３）　上限１＝指数１＋ウィンドウ
ここで、「ウィンドウ（ｗｉｎｄｏｗ）」は、次の一工程において検索されるべきではないマルチパス応答の長さを示す。段階７３において、マルチパス応答における最も強いピーク（すなわち、最も望ましい信号成分）は、空白領域１を無視しながらマルチパス応答を検査することにより選択される。実際に、マルチパス応答全体における二番目に強いピーク（すなわち、二番目に望ましい信号成分）が選択され、該ピークは、指数２として貯蔵され、かつ、その大きさはｍａｘ＿ｐｏｗｅｒ２として貯蔵される。段階７４において、他の空白領域２が、下限２と上限２とにより、以下のように設定される：
（数式４）　下限２＝指数２−ウィンドウ
（数式５）　上限２＝指数２＋ウィンドウ
【００４１】
段階７５において、マルチパス応答における受信電力（または、信号対雑音比、マルチパス幅）に関する最も強いピーク（すなわち、最も望ましい信号成分）は、空白領域１，２を無視しながらマルチパス応答を検査することにより選択される。選択段階については、予めプログラムされたタイムアラインメントにしたがって実施することもできる。実際に、マルチパス応答全体における三番目に強いピーク（すなわち、三番目に望ましい信号成分）が選択され、該ピークは、指数３として貯蔵され、かつ、その大きさはｍａｘ＿ｐｏｗｅｒ３として貯蔵される。段階７６において、さらなる空白領域３が、下限３と上限３とにより、以下のように設定される：
（数式６）　下限３＝指数３−ウィンドウ
（数式７）　上限３＝指数３＋ウィンドウ
【００４２】
段階７７において、マルチパス応答における雑音電力（ｎｏｉｓｅ ｐｏｗｅｒ）が貯蔵される。雑音電力は、マルチパス応答における残りの電力全ての合計である。詳細には、雑音電力は、空白領域１，２，３を無視しながらウィンドウ内におけるマルチパス応答の全ての電力要素を合計することにより得られる。次に、雑音電力は、ＤＳＰ４へ報告される。
【００４３】
マルチパス応答における受信電力（または、信号対雑音比、マルチパス幅）に関する最も強いピーク（すなわち、最も望ましい信号成分）、および、ＭＡＦＲＡＭ６５内の雑音電力情報は、各々のパイロットシンボルが処理された後に、ＤＳＰ４にとって利用可能である。このような情報によって、ＤＳＰ４のパイロット後処理部３４は、どのマルチパスが最大比合成（ｍａｘｉｍｕｍ ｒａｔｉｏ ｃｏｍｂｉｎｉｎｇ）のために有用であるのかを決定し、これにより、ダイバーシティ（これについては、さらに詳細に後述する）が実現される。次に、ＤＳＰ４は、パイロットシンボル支援ＱＰＳＫ復調およびデータシンボルの回復のために、最適なマルチパスを、データ後処理回路３５（図３）内のシンボルプロセッサ４１１〜４１８（図４）へ転送する。
【００４４】
図８は、本発明による無線システムのチャンネルにおけるデータ後処理を、より詳細には、アクセスチャンネルとトラフィックチャンネルとにおけるデータ後処理を示す図である。アクセスチャンネルまたはトラフィックチャンネルのデータモードにおいて、データシンボルは、基本逆拡散レートである階層１データレートで処理される。基本逆拡散レートについては、シンボル当たり４チップまたは８チップであってもよい。メンテナンスチャンネルにおいては、データシンボルは送信されない。
【００４５】
前記ＤＳＰ４のモード制御部４１（図３）がアクセスチャンネルにおけるデータモードを指示する際に、データシンボルは、階層１データレートで処理される。４つのＰＮ基準相関値（すなわち、ＩｒｘＩｒｅｆ，ＱｒｘＩｒｅｆ，ＱｒｘＱｒｅｆ，ＩｒｘＱｒｅｆ）は、それぞれ、乗算器８１１，８１２，８１３，８１４を具備するウィンドウプロセッサ４３（図８および図４）内に入力される。ウィンドウプロセッサ４３は、ＡＦＲＡＭ６１，６３とパイロット後処理部３３とからのチャンネル評価によって、受信された相関値ＩｒｘＩｒｅｆ，ＱｒｘＩｒｅｆ，ＱｒｘＱｒｅｆ，ＩｒｘＱｒｅｆの複素デローテーションまたは乗算を行う。ＩｒｘＩｒｅｆ，ＱｒｘＱｒｅｆは、ＡＦＲＡＭフィルタリングされた同相成分Ｉ（例えば、ＡＦＲＡＭ６１からの出力Ｐｃｏｓ８１）と乗算され、かつ、ＱｒｘＩｒｅｆ，ＩｒｘＱｒｅｆは、ＡＦＲＡＭフィルタリングされた直角位相成分Ｑ（例えば、ＡＦＲＡＭ６３からの出力Ｐｓｉｎ８３）と乗算される。これらの成分のデローテーションまたは乗算の後に、これらの結果が、本明細書と図７および図７Ａとに説明されるような６４チップウィンドウにおけるパイロット検索処理に基づくマルチパス選択のために、ウィンドウ選択ユニット８０１，８０２，８０３，８０４へそれぞれ入力される。このパイロットシンボル支援復調工程は、ＱＰＳＫ信号コンステレーションに対して回転されるＱＰＳＫ出力を生成する。ウィンドウプロセッサを備えたゲートアレイは、相関フィルターコアの出力を受信し、かつ、各々の８チップシンボルのための全相関ラグのために、複素乗算器を用いて位相補償（ｐｈａｓｅ−ｃｏｍｐｅｎｓａｔｅｄ）出力を生成する。
【００４６】
相関フィルターコアの時間多重化された構造に起因して、各々の階層１データシンボルと関連した６４チップの相関値は、適切な順番になっていないので、適切に順番づけされたデータシンボルを生じさせるために時間多重化を必要とする。回路８０１，８０２，８０３，８０４におけるウィンドウの選択を完了するとすぐに、４つの実数相関が、加算器８２１，８２３においてＩ，Ｑの形に結合され、かつ、ＤＥＭＵＸ４５において逆多重化される。
【００４７】
逆多重化の後に、ＤＥＭＵＸ４５は、各々の階層１データシンボルのための６４チップの相関ラグを、回路８３１，８３３内の対応するシンボルプロセッサへ出力する。８つのシンボルプロセッサ（回路８３１，８３３内の４１１〜４１８）が存在しており、それぞれが、本明細書と図４および図５とにおいて説明される８チップ相関工程の８つの位相の間にＣＦコア３１により生成された各々の階層１シンボルのためのものである。一方のユニット８３３のシンボルプロセッサ（４１１〜４１８）は、３つまでのマルチパスと関連した相関ラグの、ＤＳＰによりプログラム可能な番号を得て、かつ、相関ラグを合計し、これにより、３つの出力が形成される。３つの全マルチパスのための低い指数（下限１、２、および／または、３）および高い指数（上限１、２、および／または、３）は、３つの出力を形成するためにどの相関ラグが用いられるのかを決定する。ＤＳＰ４は、階層２／階層３データシンボルを与えるために、階層１データシンボルのさらなる統合を行う。このことは、１つの階層２データシンボルを生じさせるために４つの階層１データシンボルを合計することにより、および、１つの階層３データシンボルを生じさせるために１６の階層１データシンボルを合計することにより実現される。次に、ＤＳＰ４は、信号ダイバーシティのための１つの出力の形に結合するために、３つの出力を用いる。
【００４８】
再び図８を参照すると、ＤＳＰ４は、電圧信号を生じさせるための絶対値の平方根を得ることによりシンボルプロセッサの出力を正規化（ｎｏｒｍａｌｉｚｅ）するために、（データ後処理部３６における）データシンボルの後処理をさらに与える。この正規化は、複素デローテーションまたは乗算が信号電力ユニット内のパイロットシンボルの受信電力（または、信号対雑音比、マルチパス幅）に基づいて行われるので必要とされる。最大比合成（ＭＲＣ）にしたがって３つの出力を結合する適切なダイバーシティを生成するために、電圧信号を生じさせるための正規化が必要とされる。（受信電力の大きさを表す）絶対値は、回路８４１，８４３において得られる。次に、絶対値回路８４１，８４３からの信号の平方根は、平方根回路８５１，８５３において生成される。次に、平方根回路８５１，８５３の出力は、除算器８６１，８６３においてスケーリングされる。本明細書において説明されたＭＲＣを用いて、次に、３つの出力が加算回路８７１，８７３において結合され、これにより、Ｉ，Ｑ成分の各々に対して１つの出力が得られる。
【００４９】
他の形式のダイバーシティは空間ダイバーシティ（ｓｐａｔｉａｌ ｄｉｖｅｒｓｉｔｙ）であり、この場合に、多数のアンテナが、データ信号を結合または選択するために必要なダイバーシティをもたらす同じデータ信号を送信するための送信器または受信器内に設けられる。空間ダイバーシティは、本発明による同じ相関フィルター構造を無線システムにおける各々のアンテナ受信器内に設けることにより実現される。
【００５０】
図９は、本発明による方法に関する実施形態を示す流れ図である。この方法は、１つの共通な相関フィルター（ＣＦ）を用いる無線ＣＤＭＡシステムにおいて実行される。前記システムは、様々なデータレートを伴う複数のチャンネルを有しており、かつ、これらのチャンネルは、アクセスチャンネルと、メンテナンスチャンネルと、トラフィックチャンネルとを含み、これらのチャンネルにおいて、情報（例えば、パイロットシンボルまたはデータシンボル、または、これらの両方）が、本明細書において図２と関連して説明したように、階層１、階層２、階層３レートで送信される。情報を送信するためのデータレートは、ディジタル信号処理（ＤＳＰ）によりプログラム可能である。前記方法を始めるために、ＰＮ符号（または、直交符号、ウォルシュ符号）のようなユーザー独自の符号は、無線システムのチャンネル内で送信されている情報に印加される（段階９３）。段階９４において、情報は、ＱＰＳＫ変調され、かつ、いずれか１つのチャンネル内で送信される。送信された情報は、無線システムの相関フィルター（ＣＦ）における時間多重化を用いて、基本逆拡散レート（すなわち、階層１レート）で相関される（段階９５）。基本逆拡散レートについては、シンボル当たり４チップまたは８チップであってもよい。次に、相関された情報は、逆多重化され（段階９６）、かつ、ＱＰＳＫ復調される（段階９７）。復調された情報は、本明細書において図４と関連して説明したように、階層２、階層３レートを実現するために、階層１レートの適切な整数倍に合計される（段階９８）。本明細書において図７および図７Ａと関連して説明したように、情報のマルチパス応答の（受信電力、信号対雑音比、または、マルチパス幅に関する）１つ以上の信号成分が、最適な情報の回復のために、ウィンドウまたは期間内で選択される。選択段階については、予めプログラムされたタイムアラインメントにしたがって実施することもできる。さらに、段階９９において、本明細書において図８と関連して説明したように、復調された情報からの３つの出力を、時間ダイバーシティ（ｔｅｍｐｏｒａｌ ｄｉｖｅｒｓｉｔｙ）のために与えかつ結合することができる。本明細書において説明される本発明の全処理段階は、多数のデータレートを有する受信情報を処理するためのさらなる相関器または相関フィルターを不要にする１つの共通な相関フィルター（ＣＦ）を用いて、好都合に実現される。
【００５１】
本発明について、その好ましい実施形態を参照して詳細に示しかつ説明してきたが、その一方で、これらの実施形態は、本発明を網羅するようにも、本明細書に開示した通りの形式に制限するようにも意図されていない。本発明の真意および範囲から逸脱することなく、形式や詳細部分における種々の変更がなされ得ることが、当業者には理解される。同様に、本明細書に説明したあらゆる処理段階については、実質的に同じ結果を実現するための他の段階と相互交換可能であり得る。このような全ての変更は、冒頭の請求項およびそれと均等な内容により規定される本発明の範囲内に包含されるように意図されている。
【図面の簡単な説明】
【図１】本発明による逆リンクにおける送信器および受信器を概略的に示す図である。
【図２】本発明の実施形態における、種々のチャンネル内で送信されているデータ／パイロットシンボルのフレーム構造を示す図である。
【図３】本発明による相関フィルター（ＣＦ）を形成するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を備えた受信器を示す図である。
【図４】本発明による無線システム内の全てのチャンネルのための相関フィルター（ＣＦ）コアを形成する例示的なフィールドプログラマブルゲートアレイを示す図である。
【図５】本発明による疑似ランダム雑音（ＰＮ）符号を伴う例示的な８チップ相関を示す図である。
【図６】本発明による無線システムに関する実施形態における、全てのチャンネルのパイロット後処理を示す図である。
【図６Ａ】本発明の実施形態における、３つの異なるデータレートに関する累算フィルタリングランダムアクセスメモリ（ＡＦＲＡＭ）および規模累算フィルタリングランダムアクセスメモリ（ＭＡＦＲＡＭ）の利得係数の設定を示す図である。
【図６Ｂ】図６Ａと同様の図である。
【図６Ｃ】本発明によるＡＦＲＡＭおよびＭＡＦＲＡＭに関する実施形態の基本構造を示す図である。
【図７】本発明によるマルチパス応答ピークのマルチパス検索処理を示す図である。
【図７Ａ】本発明によるマルチパス応答ピークのマルチパス検索処理の方法に関する実施形態を示す流れ図である。
【図８】本発明による無線システムのチャンネルにおけるデータ後処理を示す図である。
【図９】本発明によるＱＰＳＫ変調の方法に関する実施形態を示す流れ図である。
【符号の説明】
ＢＳ　基地局
ＭＳ　移動局
３　相関フィルター
４　ディジタル信号処理部（ＤＳＰ）
５　フィールドプログラマブルゲートアレイ（ＦＰＧＡ）
１０　送信器
１１　アクセスチャンネル
１２　メンテナンスチャンネル
１３　トラフィックチャンネル
２０　受信器
３１　相関フィルターコア
３３　ＦＰＧＡパイロット後処理部
３４　ＤＳＰパイロット後処理部
３５　ＦＰＧＡデータ後処理部
３６　ＤＳＰデータ後処理部
４１　モード制御部
４３　ウィンドウプロセッサ
４４　多重化器（ＭＵＸ）
４５　逆多重化器（ＤＥＭＵＸ）
４６　疑似ランダム雑音（ＰＮ）符号生成器
４０１〜４０８　相関パターンバッファ
４１１〜４１８　シンボルプロセッサ
６１，６３　ＡＦＲＡＭ
６５　ＭＡＦＲＡＭ
６２１，６２３，６２９，６３３，８２１，８２３　加算器
６２５，６２７　平方部
６３１，６３７，８１１，８１２，８１３，８１４　乗算器
６３５　ＲＡＭ
８０１，８０２，８０３，８０４　ウィンドウ選択ユニット
８４１，８４３　絶対値回路
８５１，８５３　平方根回路
８６１，８６３　除算器
８７１，８７３　加算回路

Claims (54)

1. 様々なデータレートを伴う複数のチャンネルを有する符号分割多元接続（ＣＤＭＡ）通信システムにおいて、
   ユーザー独自の符号を、チャンネル内で送信されている情報に印加する段階と、
   情報を変調する段階と、
   送信された情報を、１つの相関フィルターにおいて、時間多重化を用いて、基本逆拡散レートで相関させる段階と、
   相関された情報を逆多重化する段階と、
   相関された情報を復調する段階と、
   様々なデータレートのうちの他のデータレートで情報を得るために、復調された情報を基本逆拡散レート以上のレートで合計する段階と
   を具備することを特徴とする方法。
2. 前記ユーザー独自の符号は、疑似ランダム雑音（ＰＮ）符号であることを特徴とする請求項１に記載の方法。
3. 前記ユーザー独自の符号は、直交符号であることを特徴とする請求項１に記載の方法。
4. 前記ユーザー独自の符号は、ウォルシュ符号であることを特徴とする請求項１に記載の方法。
5. 前記変調段階および復調段階は、ＱＰＳＫ（四位相偏移変調）を用いて行われることを特徴とする請求項１に記載の方法。
6. 前記チャンネルのいずれか１つにおける情報は、指定された既知の順番でインターリーブされたパイロットシンボルとデータシンボルとからなることを特徴とする請求項１に記載の方法。
7. 前記合計段階の後に、前記送信された情報の波形内に挿入されたパイロットシンボルからのチャンネル評価に基づいて、受信電力に関する１つ以上の信号成分を選択する段階をさらに具備することを特徴とする請求項１に記載の方法。
8. 前記合計段階の後に、前記送信された情報の波形内に挿入されたパイロットシンボルからのチャンネル評価に基づいて、信号対雑音比に関する１つ以上の信号成分を選択する段階をさらに具備することを特徴とする請求項１に記載の方法。
9. 前記合計段階の後に、前記送信された情報の波形内に挿入されたパイロットシンボルからのチャンネル評価に基づいて、マルチパス幅に関する１つ以上の信号成分を選択する段階をさらに具備することを特徴とする請求項１に記載の方法。
10. 前記合計段階の後に、予めプログラムされたタイムアラインメントにしたがって、１つ以上の信号成分を選択する段階をさらに具備することを特徴とする請求項１に記載の方法。
11. 復調された情報に関する２つ以上の出力を与えるように前記復調段階を生じさせ、かつ、該出力を１つの出力の形に結合することにより、時間ダイバーシティがもたらされることを特徴とする請求項１に記載の方法。
12. 前記出力は、最大比合成（ＭＲＣ）を用いて、１つの出力の形に結合されることを特徴とする請求項１１に記載の方法。
13. 前記チャンネルは、アクセスチャンネルと、メンテナンスチャンネルと、トラフィックチャンネルとからなることを特徴とする請求項１に記載の方法。
14. 前記基本逆拡散レートは、シンボル当たり８チップであることを特徴とする請求項１に記載の方法。
15. 前記基本逆拡散レートは、シンボル当たり４チップであることを特徴とする請求項１に記載の方法。
16. 前記印加段階、相関段階、復調段階、合計段階のいずれか１つは、外部プログラム可能プロセッサによりプログラム可能であることを特徴とする請求項１に記載の方法。
17. 前記印加段階、変調段階、送信段階、相関段階、復調段階、合計段階のいずれか１つは、トラフィックチャンネルにおいて行われることを特徴とする請求項１に記載の方法。
18. 前記印加段階、変調段階、送信段階、相関段階、復調段階、合計段階のいずれか１つは、アクセスチャンネルにおいて行われることを特徴とする請求項１に記載の方法。
19. 前記印加段階、変調段階、送信段階、相関段階、復調段階、合計段階のいずれか１つは、メンテナンスチャンネルにおいて行われることを特徴とする請求項１に記載の方法。
20. 多数のアンテナと多数の受信器とをある場所に設け、かつ、前記システムの複数の受信器の各々に同じ１つの相関フィルターを設けることにより、空間ダイバーシティがもたらされることを特徴とする請求項１に記載の方法。
21. （ａ）前記合計段階の後に、ある期間におけるマルチパス応答の受信電力に関する最も望ましい信号成分を選択する段階と、
    （ｂ）最も望ましい信号成分の大きさを貯蔵する段階と、
    （ｃ）第１上限と第１下限とにより定義される、最も望ましい信号成分の第１空白領域を設定する段階と、
    （ｄ）第１空白領域を無視することにより、前記期間におけるマルチパス応答に関する二番目に望ましい信号成分を選択する段階と、
    （ｅ）第２上限と第２下限とにより定義される、二番目に望ましい信号成分の第２空白領域を設定する段階と
    を具備し、
    前記（ａ）段階〜（ｅ）段階は、Ｎ番目に望ましい信号成分が選択されるまで反復されることを特徴とする請求項１に記載の方法。
22. 前記（ａ）段階および（ｄ）段階における選択は、前記送信された情報の波形内に挿入されたパイロットシンボルからのチャンネル評価に基づいて、信号対雑音比に関して行われることを特徴とする請求項２１に記載の方法。
23. 前記（ａ）段階および（ｄ）段階における選択は、前記送信された情報の波形内に挿入されたパイロットシンボルからのチャンネル評価に基づいて、信号対雑音比に関して行われることを特徴とする請求項２１に記載の方法。
24. 前記（ａ）段階および（ｄ）段階における選択は、予めプログラムされたタイムアラインメントにしたがって行われることを特徴とする請求項２１に記載の方法。
25. 第１から第Ｎまでの上限と、第１から第Ｎまでの下限とによりそれぞれ定義される、第１から第Ｎまでの空白領域を設定する段階と、
    全ての空白領域を無視しながら、雑音電力評価のために、前記期間におけるマルチパス応答の全ての電力要素を合計する段階と
    をさらに具備することを特徴とする請求項２１に記載の方法。
26. 各々の信号成分の下限および上限は、外部プログラム可能プロセッサによりプログラムされることを特徴とする請求項２１に記載の方法。
27. 様々なデータレートを伴う複数のチャンネルを有する符号分割多元接続（ＣＤＭＡ）通信システムであって、
    ユーザー独自の符号を、チャンネル内で送信されているデータ／パイロット信号情報に印加し、かつ、該情報を変調する送信器と、
    ゲートアレイと、外部プログラム可能プロセッサとを具備する受信器と
    を具備し、
    前記ゲートアレイは、
    （ａ）ユーザー独自の符号を生成する符号生成器と、
    （ｂ）様々なデータレートを伴う全てのチャンネルとともに動作可能な１つの共通な相関フィルターコアにして、送信された情報を基本逆拡散レートで相関させる相関フィルターコアを有する相関フィルターと、
    （ｃ）位相を遅延させた形式によるユーザー独自の符号を、時間多重化に基づいて、相関フィルターへ向けるための多重化器と、
    （ｄ）送信されたデータ信号を回復すべく、相関フィルターの出力を受信し、かつ、該出力を復調するためのゲートアレイ・データ後処理部と、
    （ｅ）パイロット信号を回復すべく、相関フィルターの出力を受信し、かつ、該出力を処理するためのゲートアレイ・パイロット後処理部と
    をさらに具備し、
    前記外部プログラム可能プロセッサは、
    （ａ）前記システムにおけるチャンネル選択を制御するためのモード制御部にして、符号生成器と、相関フィルターと、多重化器と、データ後処理部と、パイロット後処理部とに接続されたモード制御部と、
    （ｂ）ゲートアレイ・データ後処理部と外部プログラム可能データ後処理部とからの信号を受信し、かつ、処理するための外部プログラム可能データ後処理部と、
    （ｃ）ゲートアレイ・パイロット後処理部からの信号を受信し、かつ、処理するための外部プログラム可能パイロット後処理部と
    をさらに具備し、
    前記外部プログラム可能データ後処理部、および、前記外部プログラム可能パイロット後処理部は、様々なデータレートのうちの他のデータレートで情報を得るために、復調された情報を基本逆拡散レートの倍数で合計することを特徴とするシステム。
28. 前記ユーザー独自の符号は、疑似ランダム雑音（ＰＮ）符号であることを特徴とする請求項２７に記載のシステム。
29. 前記ユーザー独自の符号は、直交符号であることを特徴とする請求項２７に記載のシステム。
30. 前記ユーザー独自の符号は、ウォルシュ符号であることを特徴とする請求項２７に記載のシステム。
31. 前記チャンネルのいずれか１つにおける情報は、指定された既知の順番でインターリーブされたパイロットシンボルとデータシンボルとからなることを特徴とする請求項２７に記載のシステム。
32. 受信電力に関する１つ以上の望ましい信号成分は、データ処理のための外部プログラム可能プロセッサにおいて選択されることを特徴とする請求項２７に記載のシステム。
33. 前記相関フィルターからの復調された情報として２つ以上の出力を与えることにより、かつ、該出力を、最大比合成（ＭＲＣ）を用いて、外部プログラム可能データ後処理部と外部プログラム可能パイロット後処理部とにおいて１つの出力の形に結合することにより、時間ダイバーシティが実現されることを特徴とする請求項２７に記載のシステム。
34. 前記チャンネルは、アクセスチャンネルと、メンテナンスチャンネルと、トラフィックチャンネルとからなることを特徴とする請求項２７に記載のシステム。
35. 前記基本逆拡散レートは、シンボル当たり８チップであることを特徴とする請求項２７に記載のシステム。
36. 前記基本逆拡散レートは、シンボル当たり４チップであることを特徴とする請求項２７に記載のシステム。
37. 前記相関フィルター（ＣＦ）コアは、外部プログラム可能プロセッサのモード制御部によりプログラム可能であることを特徴とする請求項２７に記載のシステム。
38. 前記送信された情報の相関は、外部プログラム可能プロセッサによりプログラム可能であることを特徴とする請求項２７に記載のシステム。
39. 多数のアンテナと多数の受信器とをある場所に設け、かつ、前記システムにおける受信器の複数のアンテナの各々に同じ１つの相関フィルターを設けることにより、空間ダイバーシティが実現されることを特徴とする請求項２７に記載のシステム。
40. アクセスチャンネルと、メンテナンスチャンネルと、トラフィックチャンネルとを含み、様々なデータレートを伴う複数のチャンネルを有する符号分割多元接続（ＣＤＭＡ）通信システムであって、
    ユーザー独自の符号を、データシンボル／パイロットシンボル情報に印加し、かつ、該情報を変調する送信器と、
    ゲートアレイと、外部プログラム可能プロセッサとを具備する受信器と
    を具備し、
    前記ゲートアレイは、
    （ａ）ユーザー独自の符号を生成する符号生成器と、
    （ｂ）様々なデータレートを伴う全てのチャンネルとともに動作可能な１つの共通な相関フィルターコアにして、情報を基本逆拡散レートで相関させる相関フィルターコアを有する相関フィルターと、
    （ｃ）位相を遅延させた形式によるユーザー独自の符号を、時間多重化に基づいて、相関フィルターへ向けるための多重化器と、
    （ｄ）送信されたデータ信号を回復すべく、相関フィルターの出力を受信し、かつ、該出力を復調するためのゲートアレイ・データ後処理部と、
    （ｅ）パイロット信号を回復すべく、相関フィルターの出力を受信し、かつ、該出力を処理するためのゲートアレイ・パイロット後処理部と
    をさらに具備し、
    ディジタル信号プロセッサは、
    （ａ）前記システムにおけるチャンネル選択を制御するためのモード制御部にして、符号生成器と、相関フィルターと、多重化器と、データ後処理部と、パイロット後処理部とに接続されたモード制御部と、
    （ｂ）ゲートアレイ・データ後処理部と外部プログラム可能データ後処理部とからの信号を受信し、かつ、処理するための外部プログラム可能データ後処理部と、
    （ｃ）ゲートアレイ・パイロット後処理部からの信号を受信し、かつ、処理するための外部プログラム可能パイロット後処理部と
    をさらに具備し、
    前記外部プログラム可能データ後処理部、および、前記外部プログラム可能パイロット後処理部は、様々なデータレートのうちの他のデータレートで情報を得るために、復調された情報を基本逆拡散レートの倍数で合計し、
    前記相関フィルターコアは、前記受信された信号において、データシンボルとパイロットシンボルとを、時間多重化を用いて、基本逆拡散レートで相関させ、
    前記ゲートアレイは、相関されたパイロットシンボルにしたがって、データシンボルを復調し、かつ、回復し、
    前記外部プログラム可能プロセッサは、所望のデータシンボルを得るために、復調された情報を基本逆拡散レート以上のレートで合計することを特徴とするシステム。
41. 前記ゲートアレイは、ユーザー独自の符号を相関フィルターコアへ向けるための時間多重化器と、相関フィルターコアの出力を受信するための時間逆多重化器とをさらに具備することを特徴とする請求項４０に記載のシステム。
42. 前記相関フィルターコアは、シンボル当たり８チップの基本逆拡散レートを生成する８チップ複素相関エンジンであることを特徴とする請求項４０に記載のシステム。
43. 前記相関フィルターコアは、シンボル当たり４チップの基本逆拡散レートを生成する４チップ複素相関エンジンであることを特徴とする請求項４０に記載のシステム。
44. 前記ゲートアレイは、相関フィルターコアの出力を受信するための、かつ、各々の４チップシンボルのための全相関ラグのために、複素乗算器を用いて位相補償信号を生成するためのウィンドウプロセッサをさらに具備することを特徴とする請求項４３に記載のシステム。
45. 前記ゲートアレイは、相関フィルターコアの出力を受信するための、かつ、各々の８チップシンボルのための全相関ラグのために、複素乗算器を用いて位相補償信号を生成するためのウィンドウプロセッサをさらに具備することを特徴とする請求項４２に記載のシステム。
46. 前記ゲートアレイ・パイロット後処理部は、単極無限インパルス応答（ＩＩＲ）フィルターを有する２つの累算フィルタリングランダムアクセスメモリ（ＡＦＲＡＭ）をさらに具備し、
    前記ＡＦＲＡＭは、メモリ、アキュムレータ、および、フィルターとして機能的に働き、
    前記ＡＦＲＡＭのフィルター係数は、外部プログラム可能プロセッサによりプログラム可能であることを特徴とする請求項４０に記載のシステム。
47. 前記ゲートアレイ・パイロット後処理部は、累算フィルタリングランダムアクセスメモリ（ＡＦＲＡＭ）からの規模平方データに対して、メモリ、アキュムレータ、および、フィルターとしてサーブする規模累算フィルタリングランダムアクセスメモリ（ＭＡＦＲＡＭ）をさらに具備し、
    前記ＭＡＦＲＡＭのＩＩＲフィルター係数は、外部プログラム可能プロセッサによりプログラム可能であることを特徴とする請求項４０に記載のシステム。
48. 前記ゲートアレイ・パイロット後処理部は、外部プログラム可能プロセッサによりプログラム可能であるマルチパス検索処理部をさらに具備し、
    前記マルチパス検索処理部は、ある期間における受信電力に関する１つ以上の信号成分を検索することを特徴とする請求項４０に記載のシステム。
49. 前記前記ゲートアレイ・パイロット後処理部は、外部プログラム可能プロセッサによりプログラム可能であるマルチパス検索処理部をさらに具備し、
    前記マルチパス検索処理部は、ある期間における信号対雑音比に関する１つ以上の信号成分を検索することを特徴とする請求項４０に記載のシステム。
50. 前記前記ゲートアレイ・パイロット後処理部は、外部プログラム可能プロセッサによりプログラム可能であるマルチパス検索処理部をさらに具備し、
    前記マルチパス検索処理部は、ある期間におけるマルチパス幅に関する１つ以上の信号成分を検索することを特徴とする請求項４０に記載のシステム。
51. 前記前記ゲートアレイ・パイロット後処理部は、外部プログラム可能プロセッサによりプログラム可能であるマルチパス検索処理部をさらに具備し、
    前記マルチパス検索処理部は、予めプログラムされたタイムアラインメントにしたがって、１つ以上の信号成分を検索することを特徴とする請求項４０に記載のシステム。
52. 前記外部プログラム可能データ後処理部は、前記ゲートアレイのマルチパス検索処理により見つけ出された２つ以上の信号成分にしたがって時間ダイバーシティを実現するために、最大比合成（ＭＲＣ）を用いることを特徴とする請求項４８に記載のシステム。
53. 複数のアンテナと複数の受信器とをある場所に設け、かつ、前記システムの受信器の複数のアンテナの各々に同じ１つの相関フィルター構造を与えることにより、空間ダイバーシティが実現されることを特徴とする請求項４０に記載のシステム。
54. 前記ゲートアレイ・データ後処理部は、相関遅延のうちのプログラム可能な部分を合計しかつ２つ以上の出力を形成するシンボルプロセッサをさらに具備し、
    前記外部プログラム可能プロセッサは、時間ダイバーシティを実現するために、これらの出力を１つの出力の形に結合することを特徴とする請求項４５に記載のシステム。