JP2004348936A - タイミングレファレンスセンシング機能を有するレジスタアレイ、該アレイを用いる不揮発性強誘電体メモリ装置及びタイミングレファレンスを利用したデータセンシング方法 - Google Patents
タイミングレファレンスセンシング機能を有するレジスタアレイ、該アレイを用いる不揮発性強誘電体メモリ装置及びタイミングレファレンスを利用したデータセンシング方法 Download PDFInfo
- Publication number
- JP2004348936A JP2004348936A JP2004058832A JP2004058832A JP2004348936A JP 2004348936 A JP2004348936 A JP 2004348936A JP 2004058832 A JP2004058832 A JP 2004058832A JP 2004058832 A JP2004058832 A JP 2004058832A JP 2004348936 A JP2004348936 A JP 2004348936A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sensing
- unit
- bit line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本発明はデータセンシング方法を改善し、低電圧でもセンシングマージンを向上させてセンシング速度を速くするマルチビットライン構造を有する不揮発性強誘電体メモリ装置を開示する。
【解決手段】
本発明に係る不揮発性強誘電体メモリ装置は、セルデータを格納する複数のセルアレイブロック、リード/ライトデータを伝送する共通データバス部、及びリードデータをセンシングしてライトデータを共通データバス部に出力するタイミングデータレジスタアレイ部を備え、タイミングデータレジスタアレイ部は共通データバス部のセンシング電圧が減少してセンシング感知臨界電圧を経由する時間を利用して前記リードデータをセンシングすることにより、低電圧でもセンシングマージンを向上させることができ、センシング速度も速めることができる。
【選択図】図8
Description
前記タイミングデータレジスタアレイ部は、前記共通データバス部のセンシング電圧が減少してセンシング感知臨界電圧に達する時間を利用して前記リードデータをセンシングすることを特徴とする。
11 メインビットラインプルアップ制御部
12 メインビットラインセンシングロード部
13 サブセルアレイ
14 カラム選択スイッチ部
20 共通データバス部
30 タイミングデータレジスタアレイ部
31 バスプルアップ部
32 センスアンプ部
33 ロックスイッチ部
34 データラッチ部
35 データイン調整部
36 データアウト調整部
37 ライトスイッチ部
40 データバッファバス部
50 タイミングデータバッファ部
Claims (10)
- サブビットラインのセンシング電圧を電流に変換させてメインビットラインセンシング電圧を誘導するマルチビットライン構造のセルアレイで、データバスを介し出力されたデータをセンシングして格納するデータレジスタアレイにおいて、
プリチャージ時に前記データバスをプルアップさせるバスプルアップ部、
既に設けられたセンシング感知臨界電圧に従い前記データバスのセンシング電圧をセンシングするセンスアンプ部、及び
プルアップされた前記データバスのセンシング電圧が減少し始めて前記センシング感知臨界電圧に達するまでかかる時間を利用して前記センスアンプ部のセンシング値を検出した後、これを前記セルアレイに格納されたデータ値で出力するタイミングデータ検出部を備えるタイミングデータレジスタアレイ。 - 前記タイミングデータ検出部は、前記互いに異なる時間の間に活性化されるロック信号に応答し前記センスアンプ部のセンシング値を選択的に伝達するロックスイッチ部、
前記ロックスイッチ部を介し伝達されたデータを格納するデータラッチ部、
前記データラッチ部に格納されたデータを出力するデータアウト調整部、及び
前記データラッチ部に格納されたデータを前記セルアレイに再格納するため、前記データバスに伝送するライトスイッチ部を備えることを特徴とする請求項1に記載のタイミングデータレジスタアレイ。 - 前記ロック信号は、前記データバスのセンシング電圧の減少程度と前記センス感知臨界電圧に従い、既に測定しセッティングされた時間に活性化されることを特徴とする請求項2に記載のタイミングデータレジスタアレイ。
- サブビットラインのセンシング電圧を電流に変換させてメインビットラインセンシング電圧を誘導するマルチビットライン構造のセルアレイを有するメモリ装置において、
前記セルアレイを備える複数のセルアレイブロック、
前記複数のセルアレイブロックに共有されて前記セルアレイブロックに対するリードデータ及びライトデータを伝送する共通データバス部、及び
前記共通データバス部と連結され、前記リードデータをセンシングして前記ライトデータを前記共通データバス部に出力するタイミングデータレジスタアレイ部を備え、
前記タイミングデータレジスタアレイ部は、前記共通データバス部のセンシング電圧が減少し始めてセンシング感知臨界電圧に達するまでかかる時間を利用して前記リードデータを検出することを特徴とするタイミングレファレンスセンシング機能を有する不揮発性強誘電体メモリ装置。 - 前記タイミングデータレジスタアレイ部は、プリチャージ時に前記共通データバス部をプルアップさせるバスプルアップ部、
センシング制御信号印加の際に前記センシング感知臨界電圧に従い前記共通データバス部のデータをセンシングするセンスアンプ部、
前記リードデータ及び前記ライトデータを格納するデータラッチ部、
ロック信号に応答し前記センスアンプ部の出力データを前記データラッチ部に選択的に伝達するロックスイッチ部、
ライト動作の際に前記ライトデータが入力され前記データラッチ部に伝達するデータイン調整部、
動作モードに従い前記データラッチ部に格納されたデータの出力を制御するデータアウト調整部、及び
前記データアウト調整部の出力データを前記セルアレイブロックに再格納するため、前記共通データバス部に伝達するライトスイッチ部を備えることを特徴とする請求項4に記載のタイミングレファレンスセンシング機能を有する不揮発性強誘電体メモリ装置。 - 前記ロック信号は、前記共通データバス部のセンシング電圧の減少程度と前記センス感知臨界電圧に従い、既に測定しセッティングされた時間に活性化されることを特徴とする請求項5に記載のタイミングレファレンスセンシング機能を有する不揮発性強誘電体メモリ装置。
- 前記ロックスイッチ部は、前記ロック信号に応答してオン/オフされ、前記センスアンプ部のデータを選択的に伝達する伝送ゲートを備えることを特徴とする請求項6に記載のタイミングレファレンスセンシング機能を有する不揮発性強誘電体メモリ装置。
- 前記データアウト調整部は、リードモード時に前記データラッチ部に格納されたデータをデータバッファ及び前記ライトスイッチ部に出力し、
ライトモード時に前記データラッチ部に格納されたデータを前記ライトスイッチ部に出力することを特徴とする請求項5に記載のタイミングレファレンスセンシング機能を有する不揮発性強誘電体メモリ装置。 - 前記データイン調整部は、カラム選択信号の活性化の際に前記ライトデータを伝達することを特徴とする請求項5に記載のタイミングレファレンスセンシング機能を有する不揮発性強誘電体メモリ装置。
- サブビットラインのセンシング電圧を電流に変換させてメインビットラインセンシング電圧を誘導するマルチビットライン構造を有する複数のセルアレイブロック、及び前記複数のセルアレイブロックに共有される共通データバスを有するメモリ装置でのデータセンシング方法において、
互いに異なるデータ値に対応する前記共通データバスのセンシング電圧が減少し始めてセンシング感知臨界電圧に達する互いに異なる時間を利用し、前記共通データバスのデータ値をセンシングするタイミングレファレンスを利用したデータセンシング方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0032901A KR100492780B1 (ko) | 2003-05-23 | 2003-05-23 | 타이밍 레퍼런스 센싱기능을 갖는 레지스터 어레이, 그어레이를 사용하는 불휘발성 강유전체 메모리 장치 및타이밍 레퍼런스를 이용한 데이터 센싱 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004348936A true JP2004348936A (ja) | 2004-12-09 |
JP4383927B2 JP4383927B2 (ja) | 2009-12-16 |
Family
ID=33448219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004058832A Expired - Fee Related JP4383927B2 (ja) | 2003-05-23 | 2004-03-03 | タイミングレファレンスセンシング機能を有するレジスタアレイ、該アレイを用いる不揮発性強誘電体メモリ装置及びタイミングレファレンスを利用したデータセンシング方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6865120B2 (ja) |
JP (1) | JP4383927B2 (ja) |
KR (1) | KR100492780B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100576483B1 (ko) * | 2003-11-03 | 2006-05-10 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
JP2007095716A (ja) * | 2005-09-27 | 2007-04-12 | Sumitomo Electric Ind Ltd | 複合体およびそれを備えた半導体製造装置用サセプタ並びにパワーモジュール |
JP5299067B2 (ja) * | 2009-05-08 | 2013-09-25 | ソニー株式会社 | 金型スタンパーの製造方法、金型スタンパー及び成形品の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563831A (en) * | 1995-08-30 | 1996-10-08 | Etron Technology Inc. | Timing reference circuit for bitline precharge in memory arrays |
KR0174422B1 (ko) | 1996-06-29 | 1999-02-18 | 양재신 | 자동차의 엠블렘 스페이스 체결구조 |
US6172925B1 (en) * | 1999-06-14 | 2001-01-09 | Transmeta Corporation | Memory array bitline timing circuit |
-
2003
- 2003-05-23 KR KR10-2003-0032901A patent/KR100492780B1/ko not_active IP Right Cessation
- 2003-12-08 US US10/728,849 patent/US6865120B2/en not_active Expired - Lifetime
-
2004
- 2004-03-03 JP JP2004058832A patent/JP4383927B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040233695A1 (en) | 2004-11-25 |
JP4383927B2 (ja) | 2009-12-16 |
KR100492780B1 (ko) | 2005-06-07 |
KR20040100514A (ko) | 2004-12-02 |
US6865120B2 (en) | 2005-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130072869A (ko) | 프리차지 회로 및 비휘발성 메모리 장치 | |
US7170773B2 (en) | Nonvolatile ferroelectric memory device having a multi-bit control function | |
KR100506458B1 (ko) | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 | |
KR20100052885A (ko) | 반도체 메모리 장치 | |
KR100527539B1 (ko) | 고속 센싱을 위한 불휘발성 강유전체 메모리 장치 | |
KR100546179B1 (ko) | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 | |
US7212429B2 (en) | Nonvolatile ferroelectric memory device | |
KR100492774B1 (ko) | 라이트 보호 영역을 구비한 비휘발성 메모리 장치 | |
KR100546100B1 (ko) | 계층 전달 센싱구조를 갖는 불휘발성 강유전체 셀 어레이회로 | |
KR100487919B1 (ko) | 불휘발성 강유전체 메모리 제어 장치 | |
US20050073889A1 (en) | Memory device with programmable parameter controller | |
JP4383927B2 (ja) | タイミングレファレンスセンシング機能を有するレジスタアレイ、該アレイを用いる不揮発性強誘電体メモリ装置及びタイミングレファレンスを利用したデータセンシング方法 | |
KR100876807B1 (ko) | 반도체 메모리 장치 | |
KR100483028B1 (ko) | 강유전체 메모리 셀 및 이를 이용한 메모리 장치 | |
JP4452529B2 (ja) | タイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法 | |
JP2007134037A (ja) | 半導体メモリ装置 | |
KR100583112B1 (ko) | 싱글엔디드 센싱 구조를 갖는 불휘발성 강유전체 메모리장치 | |
KR100583117B1 (ko) | 데이터버스 풀다운 센싱 기능을 갖는 센스앰프 어레이, 데이터버스 풀다운 센싱 기능을 갖는 센스앰프 어레이를 포함하는 불휘발성 강유전체 메모리 장치, 그리고 데이터버스 풀다운 센싱 기능을 갖는 센스앰프 어레이를 포함하는 불휘발성 강유전체 메모리 장치의 데이터 센싱 방법 | |
KR100669548B1 (ko) | 불휘발성 강유전체 메모리 | |
KR100516692B1 (ko) | 타이밍 레퍼런스 제어 기능을 갖는 불휘발성 강유전체메모리 장치 및 그 제어 방법 | |
JP2004145931A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090610 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |