JP2004320552A

JP2004320552A - トランスコンダクタンスアンプ

Info

Publication number: JP2004320552A
Application number: JP2003113273A
Authority: JP
Inventors: Toshio Adachi; 敏男安達
Original assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Current assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Priority date: 2003-04-17
Filing date: 2003-04-17
Publication date: 2004-11-11

Abstract

【課題】入力動作範囲が広くて線形性能に優れ、かつ入力信号が大きな場合でも安定な動作を実現できるトランスコンダクタンスアンプの提供。
【解決手段】増幅部本体１の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２は、第１バッファ回路２ａ，２ｂは経て、平均値算出回路３でその平均値Ｖａｖｅが求められ、この平均値Ｖａｖｅは、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２のレベルの如何にかかわらずいつも同じ電圧になる。同相制御アンプ４は、その平均値Ｖａｖｅを基準電圧Ｖｒｅｆと比較し、その比較結果に応じた同相レベル制御信号を生成する。この生成した同相レベル制御信号は、ＭＯＳトランジスタＭ３，Ｍ４の各ゲートに供給され、ＭＯＳトランジスタＭ３，Ｍ４の同相レベル制御、すなわちＭＯＳトランジスタＭ３，Ｍ４に流れる直流電流のレベル制御が行なわれる。この結果、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のうちの同相レベルが制御される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、トランスコンダクタンスアンプに関し、特に、良好な線形性を有してかつ安定に動作するものである。
【０００２】
【従来の技術】
トランスコンダクタンスアンプは、Ｇｍ−Ｃフィルタなどに用いられ、近年、注目されている。従来のトランスコンダクタンスアンプの回路の一例を、図５に示す。
このトランスコンダクタンスアンプは、図５に示すように、Ｎ型のＭＯＳトランジスタＭ２１，Ｍ２２からなる差動対と、その負荷として動作する２つのＰ型のＭＯＳトランジスタＭ２３，Ｍ２４と、定電流源として機能するＭＯＳトランジスタＭ２５と、を備えている。
【０００３】
入力端子２０、２１は、ＭＯＳトランジスタＭ２１，Ｍ２２のゲートに接続されている。出力端子２２、２３は、ＭＯＳトランジスタＭ２１、Ｍ２２のドレインに接続されている。また、バイアス端子２４は、同相レベル制御信号が供給されるとともに、ＭＯＳトランジスタＭ２３、Ｍ２４のゲートに接続されている。さらに、バイアス端子２５は、ＭＯＳトランジスタ２５に流れる電流を制御するバイアス電圧が供給されるとともに、ＭＯＳトランジスタＭ２５のゲートと接続されている。
このような構成からなるトランスコンダクタンスアンプの出力電流Ｉｏｕｔは、非特許文献１の１０９７頁に示すように、次の（１）式で表される。
【０００４】
【数１】

【０００５】
（１）式において、Ｗ，Ｌ，μ，Ｃｏｘは、それぞれＭＯＳトランジスタのチャネル幅、チャネル長、移動度、ゲート容量である。また、Ｖｉｎは入力電圧、ＩＢはＶｉｎ＝０のときにＭＯＳトランジスタに流れる電流である。
このように、（１）式によれば、出力電流Ｉｏｕｔは入力電圧Ｖｉｎに比例しないので、特に入力電圧Ｖｉｎが大きな場合には線形歪を生ずるという不具合がある。
【０００６】
このような不具合を解消するためのトランスコンダクタンスアンプが、図６に示すような回路として知られている。
このトランスコンダクタンスアンプは、図６に示すように、トランスコンダクタンスアンプ本体４２と、同相制御アンプ４３とから構成される。
トランスコンダクタンスアンプ本体４２は、図示のように、４個のＭＯＳトランジスタＭ３０〜Ｍ３３から構成されている。また、同相制御アンプ４３は、図示のように、８個のＭＯＳトランジスタＭ３４〜Ｍ４１から構成されている。
【０００７】
入力端子４４、４５は、差動対を構成するＭＯＳトランジスタＭ３０，Ｍ３１の各ゲートに接続されている。出力端子４６、４７は、ＭＯＳトランジスタＭ３０，Ｍ３１の各ドレインに接続されている。バイアス端子４８は、同相レベル制御信号が供給されるとともに、ＭＯＳトランジスタＭ３２，Ｍ３３のゲートに接続されている。バイアス端子４９は、同相制御アンプ４３に供給する電流を決めるバイアス電圧が供給されるとともに、ＭＯＳトランジスタＭ４０，Ｍ４１のゲートに接続されている。基準信号入力端子５０は、トランスコンダクタンスアンプの出力レベルを決めるための同相基準信号が供給されるとともに、ＭＯＳトランジスタＭ３５，Ｍ３６に接続されている。
【０００８】
このような構成からなるトランスコンダクタンスアンプの出力信号Ｉｏｕｔは、次の（２）式で表すことができる。
Ｉｏｕｔ＝２（Ｗ／Ｌ）×μ×Ｃｏｘ×Ｖｉｎ・・・・（２）
（２）式によれば、出力電流Ｉｏｕｔは入力電圧Ｖｉｎに比例するので、線形性能において優れている。このため、図６に示すトランスコンダクタンスアンプは、線形性能を重視する分野で使用することができる。
【０００９】
【非特許文献１】
Ｒ．Ｒ．ＴＯＲＲＡＮＣＥ，ＩＥＥＥＣｉｒｃｕｉｔｓａｎｄｓｙｓｔｅｍｓ１９８５年３２巻１１月号１０９７ページ
【００１０】
【発明が解決しようとする課題】
しかし、トランスコンダクタンスアンプに入力される入力信号は、予期しない過大なレベルの場合があり、この場合には出力信号が大きくなる。また、この場合には、同相制御アンプ４３の入力のＭＯＳトランジスタＭ３４〜Ｍ３７のいずれかの１つの電流がゼロになることがある。
【００１１】
これは、（３）式のように、互いに対を形成しているＭＯＳトランジスタＭ３４，Ｍ３５（またはＭＯＳトランジスタＭ３６，Ｍ３７）のうちの一方のＭＯＳトランジスタに流れる電流Ｉ２から計算できる。
Ｉ２＝（Ｗ／Ｌ）×μ×Ｃｏｘ×（Ｖｉｎ−Ｖｔｈ）^２・・・・（３）
ここで、ＶｔｈはＭＯＳトランジスタのしきい値電圧である。
【００１２】
（３）式によれば、同相制御アンプ４３の入力電圧Ｖｉｎが大きくなり、電流Ｉ２が同相制御アンプ４３に流れる電流を決めている電流源用のＭＯＳトランジスタＭ４０（またはＭＯＳトランジスタＭ４１）に流れる電流と同じになったときに、ＭＯＳトランジスタＭ３４，Ｍ３５のいずれか一方（またはＭＯＳトランジスタＭ３６，Ｍ３７のいずれか一方）のＭＯＳトランジスタの電流はゼロになる。
【００１３】
従って、トランスコンダクタンスアンプに、そのようにＭＯＳトランジスタの電流がゼロになる過大な入力信号が入力されても線形動作はしないので、同相制御アンプ４３による同相レベル制御は正常に機能しなくなる。このため、線形性能が突然劣化するという不具合がある。
さらに、同相制御アンプ４３の入力のＭＯＳトランジスタがオフ状態になるような非線形領域においては、定量的に計算できない位相遅れが発生する。この位相遅れによって回路が不安定になり、場合によっては発振することがある。この現象は非線形領域に係わるため、設計段階での検証が容易ではない
そこで、本発明の目的は、入力動作範囲が広くて線形性能に優れ、かつ入力信号が大きな場合でも安定な動作を実現できるトランスコンダクタンスアンプを提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項５に記載の発明は以下のように構成した。
すなわち、請求項１に記載の発明は、入力信号の差動増幅を行う差動対からなる第１のＭＯＳトランジスタと、その負荷として動作するとともに同相レベル制御信号で制御される２つの第２のＭＯＳトランジスタと、を有する増幅部本体と、前記増幅部本体の各出力信号をそれぞれ入力する２つのバッファ回路と、前記２つのバッファ回路の両出力の平均値を求める平均値算出回路と、前記平均値算出回路が求めた平均値を前記増幅部本体のトランスコンダクタンス値を決めるための基準値と比較し、この比較結果に応じて前記同相レベル制御信号を生成し、この生成した同相レベル制御信号を前記２つの第２のＭＯＳトランジスタにそれぞれ供給する同相制御アンプと、を備えている。
【００１５】
請求項２に記載の発明は、請求項１に記載のトランスコンダクタンスアンプにおいて、前記２つのバッファ回路は、それぞれソースフォロワ回路またはボルテージフォロワ回路からなる。
請求項３に記載の発明は、請求項１または請求項２に記載のトランスコンダクタンスアンプにおいて、前記平均値算出回路は、同一抵抗値からなる第１抵抗および第２抵抗から構成するようにし、前記第１抵抗および第２抵抗の各一端を前記２つのバッファ回路の各出力側にそれぞれ接続するとともに、前記第１抵抗および第２抵抗の各他端を共通接続し、その共通接続部を出力端子とした。
【００１６】
請求項４に記載の発明は、請求項１、請求項２または請求項３に記載のトランスコンダクタンスアンプにおいて、前記増幅部本体は、前記各第２のＭＯＳトランジスタに直列に接続される第３のＭＯＳトランジスタを、さらに含むようにしている。
【００１７】
請求項５に記載の発明は、請求項１、請求項２または請求項３に記載のトランスコンダクタンスアンプにおいて、前記増幅部本体は、２つの所定のＭＯＳトランジスタを直列に接続した第１の直列回路と、２つの所定のＭＯＳトランジスタを直列に接続した第２の直列回路とをさらに含み、前記第１の直列回路を前記差動対のうちの一方のＭＯＳトランジスタに並列に接続し、かつ前記第２の直列回路を前記差動対のうちの他方のＭＯＳトランジスタに並列に接続するようにしている。
このような構成からなる本発明によれば、出力動作範囲、換言すれば入力動作範囲が広くて線形性能に優れ、かつ入力信号が大きな場合でも安定な動作を実現できるトランスコンダクタンスアンプを得ることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
本発明の実施形態の回路の構成について、図１を参照して説明する。
この実施形態に係るトランスコンダクタンスアンプは、図１に示すように、トランスコンダクタンスアンプ本体（以下、増幅部本体）１と、ユニティゲインバッファ回路２と、平均値算出回路３と、同相制御アンプ４と、を備えている。
【００１９】
増幅部本体１は、入力信号の差動増幅を行う差動対からなるＮ型のＭＯＳトランジスタＭ１，Ｍ２と、その負荷として動作するとともに同相レベル制御信号により制御される２つのＰ型のＭＯＳトランジスタＭ３，Ｍ４とを備えている。
具体的には、ＭＯＳトランジスタＭ１，Ｍ２の各ソースは共通接続され、その共通接続部がグランドに接続されている。ＭＯＳトランジスタＭ１，Ｍ２の各ゲートは入力端子５、６に接続され、その入力端子５、６には入力信号Ｖｉｎ１，Ｖｉｎ２が供給されるようになっている。ＭＯＳトランジスタＭ１，Ｍ２の各ドレインは出力端子７、８に接続され、その出力端子７、８から出力信号Ｖｏｕｔ１、Ｖｏｕｔ２を取り出すようになっている。
【００２０】
また、ＭＯＳトランジスタＭ１，Ｍ２の各ドレインは、ＭＯＳトランジスタＭ３，Ｍ４の各ドレインに接続されている。ＭＯＳトランジスタＭ３，Ｍ４の各ゲートは、同相レベルの制御に使用される同相レベル制御信号が供給されるバイアス端子９に接続されている。ＭＯＳトランジスタＭ３，Ｍ４の各ソースには、電源電圧ＶＤＤが供給されるようになっている。
【００２１】
ユニティゲインバッファ回路２は、増幅部本体１と平均値算出回路３との間に設けられてバッファとして機能するものであり、第１バッファ回路２ａと第２バッファ回路２ｂからなる。
第１バッファ回路２ａは、図１に示すように、ＭＯＳトランジスタＭ５とＭＯＳトランジスタＭ７からなるソースフォロワ回路で構成される。また、第２バッファ回路２ｂは、ＭＯＳトランジスタＭ６とＭＯＳトランジスタＭ８からなるソースフォロワ回路で構成される。
【００２２】
具体的には、ＭＯＳトランジスタＭ５はＰ型からなり、そのドレインがグランドに接続され、そのゲートが出力端子８に接続されている。ＭＯＳトランジスタＭ５のソースは、Ｐ型のＭＯＳトランジスタＭ７のドレインに接続されている。ＭＯＳトランジスタ７のゲートは、ＭＯＳトランジスタ７に流れる電流を制御するバイアス電圧が供給されるバイアス端子１０に接続されている。ＭＯＳトランジスタＭ７のソースには、電源電圧ＶＤＤが供給されるようになっている。
【００２３】
ＭＯＳトランジスタＭ６はＰ型からなり、そのドレインがグランドに接続され、そのゲートが出力端子７に接続されている。ＭＯＳトランジスタＭ６のソースは、Ｐ型のＭＯＳトランジスタＭ８のドレインに接続されている。ＭＯＳトランジスタ８のゲートは、ＭＯＳトランジスタ８に流れる電流を制御するバイアス端子１０に接続されている。ＭＯＳトランジスタＭ８のソースには、電源電圧ＶＤＤが供給されるようになっている。
【００２４】
平均値算出回路３は、第１バッファ回路２ａの出力信号と第２バッファ回路２ｂの出力信号の平均値を求め、この求めた平均値を出力する回路である。この平均値算出回路３は、図１に示すように、同一の抵抗値からなる抵抗Ｒ１と抵抗Ｒ２の組み合わせにより構成されている。
具体的には、抵抗Ｒ２の一端は、第１バッファ回路２ａの出力信号が得られる出力端子に接続されている。また、抵抗Ｒ１の一端は、第２バッファ回路２ｂの出力信号が得られる出力端子に接続されている。そして、抵抗Ｒ１，Ｒ２の各他端は共通接続され、この共通接続部が平均値算出回路３の出力端子を形成している。
【００２５】
同相制御アンプ４は、平均値算出回路３からの出力信号のレベルを、基準信号入力端子１１に入力される基準値である基準電圧Ｖｒｅｆと比較し、その比較結果に応じた同相レベル制御信号を生成するものである。この生成した同相レベル制御信号は、ＭＯＳトランジスタＭ３，Ｍ４の各ゲートに供給され、ＭＯＳトランジスタＭ３，Ｍ４の同相レベル制御、すなわちＭＯＳトランジスタＭ３，Ｍ４に流れる直流電流のレベル制御を行うようになっている。
【００２６】
ここで、基準信号入力端子１１に入力される基準電圧Ｖｒｅｆは、増幅部本体１のトランスコンダクタンス値を決めるものであり、その値は外部から任意に設定できるようになっている。
このような同相制御アンプ４の具体的の回路の一例について、図２を参照しながら説明する。
【００２７】
この同相制御アンプ４は、一般的な差動増幅器からなる。すなわち、同相制御アンプ４は、図２に示すように、入力端子３１、３２に入力される入力信号を差動増幅するＮ型のＭＯＳトランジスタＭ９，Ｍ１０からなる差動対と、その負荷となるＰ型のＭＯＳトランジスタＭ１１、Ｍ１２と、電流源として機能するＮ型のＭＯＳトランジスタＭ１３とを備えている。
【００２８】
ＭＯＳトランジスタＭ９，Ｍ１０の各ゲートは、入力端子３１、３２に接続されている。ＭＯＳトランジスタＭ１０のドレインは、出力端子３３に接続されている。また、ＭＯＳトランジスタＭ１３のゲートはバイアス端子３４に接続され、バイアス端子３４にはＭＯＳトランジスタＭ１３に流れる電流を決めるバイアス電圧が供給されるようになっている。
【００２９】
このような構成からなる同相制御アンプ４では、その入力端子３１、３２および出力端子３３は、図１の平均値算出回路３の出力端子、基準信号入力端子１１、および増幅部本体１のバイアス端子９に接続される。
次に、このような構成からなる実施形態の動作について、図１を参照して説明する。
【００３０】
この動作例では、増幅器本体１の入力端子５、６に入力される入力電圧Ｖｉｎ１，Ｖｉｎ２は、（５）式および（６）式に示すような差動信号と仮定し、その入力電圧Ｖｉｎ１，Ｖｉｎ２が、ＭＯＳトランジスタＭ１，Ｍ２の各ゲートにそれぞれ対称に入力される。
Ｖｉｎ１＝Ｖｒｅｆ１＋Δｖｉｎ・・・・（５）
Ｖｉｎ２＝Ｖｒｅｆ１−Δｖｉｎ・・・・（６）
ここで、Ｖｒｅｆ１は任意の基準電圧であり、Δｖｉｎと−Δｖｉｎは位相が逆相（１８０°異なる）の入力電圧である。
【００３１】
一方、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２は、同相制御アンプ４の働きによってそれらの平均値がいつも一定値になるように制御されている。この一定値をＶｒｅｆ２とすると、
（Ｖｏｕｔ１＋Ｖｏｕｔ２）／２＝Ｖｒｅｆ２・・・・（７）
が成立する。
【００３２】
従って、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２は、入力電圧Ｖｉｎ１，Ｖｉｎ２の（５）式および（６）式と同様に、（８）式および（９）式に示すようになる。
Ｖｏｕｔ１＝Ｖｒｅｆ２＋Δｖｏｕｔ・・・・（８）
Ｖｏｕｔ２＝Ｖｒｅｆ２−Δｖｏｕｔ・・・・（９）
ここで、Δｖｏｕｔと−Δｖｏｕｔは位相が逆相の出力電圧である。
【００３３】
これらの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を受けて、第１バッファ回路２ａおよび第２バッファ回路２ｂはそれぞれ動作し、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２はある電圧だけレベルシフトされる。第１バッファ回路２ａ，２ｂは両出力は、平均値算出回路３に入力されてその平均値Ｖａｖｅが求められ、この平均値Ｖａｖｅは、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２のレベルの如何にかかわらずいつも同じ電圧になる。
【００３４】
同相制御アンプ４は、その平均値算出回路３が求めた平均値Ｖａｖｅを基準信号入力端子１１に入力される基準値としての基準電圧Ｖｒｅｆと比較し、その比較結果に応じた同相レベル制御信号を生成する。この生成された同相レベル制御信号は、ＭＯＳトランジスタＭ３，Ｍ４の各ゲートに供給され、ＭＯＳトランジスタＭ３，Ｍ４の同相レベル制御、すなわちＭＯＳトランジスタＭ３，Ｍ４に流れる直流電流のレベル制御が行なわれる。この結果、（８）式および（９）式に示す出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のうちの同相レベル、すなわち基準電圧Ｖｒｅｆ２のレベルが制御される。
【００３５】
従って、同相制御アンプ４に供給される基準電圧Ｖｒｅｆを任意に設定することにより、増幅部本体１が出力する出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のうちの同相レベルを任意に設定することができる。
このような動作により、増幅部本体１の入力端子５、６に入力される入力電圧Ｖｉｎ１、Ｖｉｎ２として過大な信号が入力されたとしても、その出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２として（８）式および（９）式に示すような対称な信号が得られている限り、同相制御アンプ４に入力される平均値算出回路３からの平均値Ｖａｖｅは、一定電圧となる。このため、同相制御アンプ４を構成する入力のＭＯＳトランジスタ（図２の場合には、ＭＯＳトランジスタＭ９）がオフするようなことがなく、常に正常に動作する。
【００３６】
この結果、この実施形態では、増幅部本体１の入力電圧範囲が同相制御アンプ４の動作不良による制限を受けることがないので、動作電圧範囲が広くなる。
さらに、この実施形態では、図６のように過大な信号によって、ＭＯＳトランジスタＭ３４，Ｍ３５，Ｍ３６，Ｍ３７のいずれかがオフすることがないため、そのオフに伴う非線形領域で生ずる位相遅れもなく、安定した回路動作が可能になる。
【００３７】
なお、上記の実施形態では、バッファ回路２を第１バッファ回路２ａと第２バッファ回路２ｂで構成し、両バッファ回路２ａ，２ｂを図１に示すようにソースフォロワ回路で構成した。しかし、これに代えて、両バッファ回路２ａ，２ｂをオペアンプを用いたボルテージフォロワ回路で構成するようにしても良い。
さらに、上記の実施形態では、同相制御アンプ４の具体例として、図２に示すように一般的（標準的）な差動増幅器としたが、同一の機能を有する差動増幅器に置き換えるようにしても良い。
【００３８】
次に、この実施形態に係る増幅部本体１の第１の変形例について、図３を参照して説明する。
この第１の変形例に係る増幅部本体１Ａは、出力インピーダンスを高くするために、図１に示すトランスコンダクタンスアンプ１に対して、図３に示すようにＭＯＳトランジスタＭ１４，Ｍ１５を追加するようにしたものである。
【００３９】
すなわち、増幅部本体１Ａは、図３に示すように、ＭＯＳトランジスタＭ３，Ｍ４に対してＭＯＳトランジスタＭ１４，Ｍ１５をそれぞれ直列に接続（縦続接続）するようにした。そして、そのＭＯＳトランジスタＭ１４，Ｍ１５の各ゲートはバイアス端子３４に接続し、バイアス端子３４には所定のバイアス電圧を供給するようにした。
【００４０】
なお、図３の増幅部本体１Ａの他の部分の構成は、図１の増幅部本体１の構成と同様であるので、同一の構成要素には同一符号を付してここではその説明を省略する。
次に、この実施形態に係る増幅部本体１の第２の変形例について、図４を参照して説明する。
【００４１】
この第２の変形例に係る増幅部本体１Ｂは、出力インピーダンスを高くするために、図１に示すトランスコンダクタンスアンプ１に対して、図４に示すようにＭＯＳトランジスタＭ１６〜Ｍ１９を追加するようにしたものである。
すなわち、増幅部本体１Ｂは、図４に示すように、Ｎ型のＭＯＳトランジスタＭ１６とＰ型のＭＯＳトランジスタＭ１８を直列に接続し、この直列回路の一端をＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ３の共通接続部に接続し、その他端をグランドに接続するようにした。換言すると、その直列回路を、ＭＯＳトランジスタＭ１と並列に接続するようにした。
【００４２】
また、Ｎ型のＭＯＳトランジスタＭ１７とＰ型のＭＯＳトランジスタＭ１９を直列に接続し、この直列回路の一端をＭＯＳトランジスタＭ２とＭＯＳトランジスタＭ４の共通接続部に接続し、その他端をグランドに接続するようにした。換言すると、その直列回路を、ＭＯＳトランジスタＭ２と並列に接続するようにした。
【００４３】
さらに、ＭＯＳトランジスタＭ１６とＭＯＳトランジスタＭ１８の共通接続部を出力端子７に接続し、ＭＯＳトランジスタＭ１７とＭＯＳトランジスタＭ１９の共通接続部を出力端子８に接続するようにした。
また、ＭＯＳトランジスタＭ１６，Ｍ１７の各ゲートをバイアス端子３５に接続し、バイアス端子３５に所定のバイアス電圧を供給するようにした。さらに、ＭＯＳトランジスタＭ１８，Ｍ１９の各ゲートをバイアス端子３６に接続し、バイアス端子３６に所定のバイアス電圧を供給するようにした。
【００４４】
なお、図４の増幅部本体１Ｂの他の部分の構成は、図１の増幅部本体１の構成と同様であるので、同一の構成要素には同一符号を付してここではその説明を省略する。
ここで、上記の例では、バイアス端子９に同相制御アンプ４の出力を供給し、バイアス端子３５に所定のバイアス電圧を供給するようにしたが、この両バイアス端子９，３５の供給電圧を上記とは逆にするようにしても良い。すなわち、同相制御アンプ４の出力は、バイアス端子９またはバイアス端子３５のいずれか一方に供給するようにしても良い。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、出力動作範囲、換言すれば入力動作範囲が広くて線形性能に優れ、かつ入力信号が大きな場合でも安定な動作を実現できるトランスコンダクタンスアンプを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態の構成を示す回路図である。
【図２】図１に示す同相制御アンプの具体的な構成を示す回路図である。
【図３】図１に示す増幅部本体の第１の変形例を示す回路図である。
【図４】図１に示す増幅部本体の第２の変形例を示す回路図である。
【図５】従来回路の構成を示す回路図である。
【図６】従来回路の他の構成を示す回路図である。
【符号の説明】
１，１Ａ，１Ｂ増幅部本体
２ユニティゲインバッファ回路
２ａ第１バッファ回路
２ｂ第２バッファ回路
３平均値算出回路
４同相制御アンプ
５、６入力端子
７、８出力端子
９バイアス端子

Claims

入力信号の差動増幅を行う差動対からなる第１のＭＯＳトランジスタと、その負荷として動作するとともに同相レベル制御信号で制御される２つの第２のＭＯＳトランジスタと、を有する増幅部本体と、
前記増幅部本体の各出力信号をそれぞれ入力する２つのバッファ回路と、
前記２つのバッファ回路の両出力の平均値を求める平均値算出回路と、
前記平均値算出回路が求めた平均値を前記増幅部本体のトランスコンダクタンス値を決めるための基準値と比較し、この比較結果に応じて前記同相レベル制御信号を生成し、この生成した同相レベル制御信号を前記２つの第２のＭＯＳトランジスタにそれぞれ供給する同相制御アンプと、
を備えていることを特徴とするトランスコンダクタンスアンプ。
前記２つのバッファ回路は、それぞれソースフォロワ回路またはボルテージフォロワ回路からなることを特徴とする請求項１に記載のトランスコンダクタンスアンプ。
前記平均値算出回路は、同一抵抗値からなる第１抵抗および第２抵抗から構成するようにし、前記第１抵抗および第２抵抗の各一端を前記２つのバッファ回路の各出力側にそれぞれ接続するとともに、前記第１抵抗および第２抵抗の各他端を共通接続し、その共通接続部を出力端子としたことを特徴とする請求項１または請求項２に記載のトランスコンダクタンスアンプ。
前記増幅部本体は、前記各第２のＭＯＳトランジスタに直列に接続される第３のＭＯＳトランジスタを、さらに含むことを特徴とする請求項１、請求項２または請求項３に記載のトランスコンダクタンスアンプ。
前記増幅部本体は、２つの所定のＭＯＳトランジスタを直列に接続した第１の直列回路と、２つの所定のＭＯＳトランジスタを直列に接続した第２の直列回路とをさらに含み、
前記第１の直列回路を前記差動対のうちの一方のＭＯＳトランジスタに並列に接続し、かつ前記第２の直列回路を前記差動対のうちの他方のＭＯＳトランジスタに並列に接続するようにしたことを特徴とする請求項１、請求項２または請求項３に記載のトランスコンダクタンスアンプ。