JP2004304401A - 高周波多層回路基板 - Google Patents
高周波多層回路基板 Download PDFInfo
- Publication number
- JP2004304401A JP2004304401A JP2003093200A JP2003093200A JP2004304401A JP 2004304401 A JP2004304401 A JP 2004304401A JP 2003093200 A JP2003093200 A JP 2003093200A JP 2003093200 A JP2003093200 A JP 2003093200A JP 2004304401 A JP2004304401 A JP 2004304401A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- ground conductor
- matching
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
【課題】従来の多層伝送線路において、上下トリプレート線路の層間接続部のインダクタンス成分を持つため、整合を取るためのキャパシタンス成分を得るために、同一平面に大きな整合スタブを形成する必要があり、回路構成が大きくなるという課題があった。
【解決手段】第1のトリプレート線路と第2のトリプレート線路のストリップ導体を導体ビアで接続し、接地導体層を複数の導体ビアで接続した多層伝送線路において、接地導体層とストリップ導体の間に任意の高さの導体ビアを設け、一方を接地導体層に接続し、他方に任意の大きさの導体パターンを設けて整合回路とすることにより、従来の同一平面に整合スタブを設ける構造よりも接地導体とストリップ導体間のキャパシタンス成分をより大きく得られることで、回路の小型化を図った。
【選択図】 図1
【解決手段】第1のトリプレート線路と第2のトリプレート線路のストリップ導体を導体ビアで接続し、接地導体層を複数の導体ビアで接続した多層伝送線路において、接地導体層とストリップ導体の間に任意の高さの導体ビアを設け、一方を接地導体層に接続し、他方に任意の大きさの導体パターンを設けて整合回路とすることにより、従来の同一平面に整合スタブを設ける構造よりも接地導体とストリップ導体間のキャパシタンス成分をより大きく得られることで、回路の小型化を図った。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、マイクロ波などを伝送する多層伝送線路を用いた高周波多層回路基板に関するものである。
【0002】
【従来の技術】
近年、高周波回路の小型化の要求に対し、ストリップ線路またはトリプレート線路等の伝送線路を多層構造配置とし、導体ビアにより等価的に構成された同軸線路構造により電気的に層間接続する多層伝送線路が用いられている。
【0003】
このような垂直給電部では、上下トリプレート線路の接続部にインダクタンス成分をもつため、良好な高周波特性を得るためには給電点において整合をとる必要がある。
【0004】
従来の垂直給電部においては、トリプレート線路のストリップ導体に整合スタブを設けて得られるキャパシタンス成分によって整合をとることにより、良好な高周波特性を得ている(例えば、特許文献1参照)。
【0005】
【特許文献1】
特開2000−031709号公報(第2図、第3図)
【0006】
【発明が解決しようとする課題】
しかし、このような構造では、キャパシタンス成分を得るために、大きな整合スタブが必要となるため、回路構成が大きくなるという問題があった。
【0007】
この発明は、係る課題を解決するためになされたものであり、回路の小型化を目的とした高周波多層回路基板を得ることを目的とする。
【0008】
【課題を解決するための手段】
第1の発明による高周波多層回路基板は、第1のストリップ導体と、第1のストリップ導体の上下両側に単層または複数層から成る第1の誘電体層および第2の誘電体層で支持される第1の接地導体層および第2の接地導体層を備えた第1のトリプレート線路と、第2のストリップ導体と、第2のストリップ導体の上下両側に単層または複数層から成る第3の誘電体層および第4の誘電体層で支持される第2の接地導体層および第3の接地導体層を備えた第2のトリプレート線路とを備え、第2のトリプレート線路と第1のトリプレート線路とを多層に配設し、第1のストリップ導体および第2のストリップ導体を第2の接地導体層に開けられる誘電体窓を通して、単層または複数の導体ビアで接続し、第1の接地導体層と第2の接地導体層と第3の接地導体層を単層または複数の導体ビアで接地する垂直給電構造を有する高周波多層回路基板において、第1の接地導体層と第1のストリップ導体の間に、一方は第1の接地導体層に接続され、他方は第1の導体パターンを設けた第1の整合用ビアを有し、第2の接地導体層と第1のストリップ導体の間に、一方は第2の接地導体層に接続され、他方は第2の導体パターンを設けた第2の整合用ビアを有し、第2の接地導体層と第2のストリップ導体の間に、一方は第2の接地導体層に接続され、他方は第3の導体パターンを設けた第3の整合用ビアを有し、第3の接地導体層と第2のストリップ導体の間に、一方は第3の接地導体層に接続され、他方は第4の導体パターンを設けた第4の整合用ビアを有したものである。
【0009】
【発明の実施の形態】
実施の形態1.
図1は、この発明の実施形態1における高周波多層回路基板を示すものである。また、図1におけるA−A’の断面を図2、図1におけるB−B’の断面を図3、図1におけるC−C’の断面を図4、図1におけるD−D’の断面を図5として示す。
図1乃至図5において、多層伝送線路は、第1のストリップ導体1と、その上下に複数層から成る第1の誘電体層9、第2の誘電体層10で支持された第1の接地導体層3、第2の接地導体層4を備えた第1のトリプレート線路と、第2のストリップ導体2と、その上下に複数層から成る第3の誘電体層11、第4の誘電体層12で支持された第2の接地導体層4、第3の接地導体層5を備えた第2のトリプレート線路とを上下に有し、第1のストリップ導体1、第2のストリップ導体2を第2の接地導体層4に開けられた誘電体窓を通して、単一または複数の導体ビア8で接続し、第1の接地導体層3と第2の接地導体層4を導体ビア6(6a、6b、6c、6d、6e)で接地し、第2の接地導体層4と第3の接地導体層5を導体ビア7で接地された垂直給電構造において、第1の接地導体3、第2の接地導体4、第3の接地導体5と第1のストリップ導体1、第2のストリップ導体2の間に任意の高さの整合用導体ビア13、整合用導体ビア14、整合用導体ビア15、整合用導体ビア16を有し、整合用導体ビア13、整合用導体ビア14、整合用導体ビア15、整合用導体ビア16の一方を接地導体層3、接地導体層4、接地導体層5に接地し、他方に任意の大きさの整合用導体パターン21、整合用導体パターン22、整合用導体パターン23、整合用導体パターン24を設けている。
【0010】
次に、動作原理について説明する。図6は、この発明による高周波多層回路基板の実施の形態1の等価回路を示す図である。ここで簡単のために、図1に示す整合用ビア13、整合用ビア14、整合用ビア15、整合用ビア16の各々の長さが等しくd1、整合用導体パターン21、整合用導体パターン22、整合用導体パターン23、整合用導体パターン24の面積が各々等しくS1とする。高周波多層回路基板の等価回路は、整合用ビア13と整合用導体パターン21とストリップ導体1によって得られる並列キャパシタンス成分と、整合用ビア14と整合用導体パターン22とストリップ導体1によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分32と、整合用ビア15と整合用導体パターン23とストリップ導体2によって得られる並列キャパシタンス成分と、整合用ビア16と整合用導体パターン24とストリップ導体2によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分33と、導体ビア8による直列インダクタンス31とから成るπ型の低域通過フィルタとして表すことができる。
なお、29、30は夫々50Ωトリプレート線路である。
【0011】
ここで、整合用導体ビア13、整合用導体ビア14、整合用導体ビア15、整合用導体ビア16の長さd1と導体パターン21、導体パターン22、導体パターン23、導体パターン24の面積S1を任意に設定することで、ストリップ導体と接地導体の間隔が小さくなり、より大きな並列キャパシタンス32、並列キャパシタンス33が設定できるため、従来の整合用スタブよりも小さい面積で、並列キャパシタンス32、並列キャパシタンス33と直列インダクタンス31によるインピーダンス整合が実現できる。
【0012】
この実施の形態1によれば、インピーダンス整合回路を立体配置することにより面積を小さくすることが可能となり、また接地導体とストリップ導体の距離を変化させることで比較的容易に並列キャパシタンスが得られ、マイクロ波伝送を可能としているため、回路の小型化、信頼性の向上、低コスト化が可能である。
【0013】
実施の形態2.
図7は、この発明による高周波多層回路基板の実施の形態2の構成を示す図である。また、図7におけるA−A’の断面を図8、図7におけるB−B’の断面を図9、図7におけるC−C’の断面を図10、図7におけるD−D’の断面を図11として示す。
図7乃至図9において、第1の接地導体層3、第2の接地導体層4、第3の接地導体層5とストリップ導体1、ストリップ導体2の間に、任意の高さの整合用導体ビア17、整合用導体ビア18、整合用導体ビア19、整合用導体ビア20の一方をストリップ導体1、ストリップ導体2に接続し、他方に任意の大きさの整合用導体パターン25、整合用導体パターン26、整合用導体パターン27、整合用導体パターン28を設けている。
なお、他の構成はこの発明の実施の形態1の構成と同じであるため、重複する個所は説明を省略する。
【0014】
次に、動作原理について説明する。図12は、この発明による高周波多層回路基板の実施の形態2の等価回路を示す図である。ここで簡単のために、図3に示す整合用ビア17、整合用ビア18、整合用ビア19、整合用ビア20の各々の長さが等しくd2、整合用導体パターン25、整合用導体パターン26、整合用導体パターン27、整合用導体パターン28の面積が各々等しくS2とする。高周波多層回路基板の等価回路は、整合用ビア17と整合用導体パターン25と接地導体3によって得られる並列キャパシタンス成分と、整合用ビア18と整合用導体パターン26と接地導体4によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分34と、整合用ビア19と整合用導体パターン27と接地導体4によって得られる並列キャパシタンス成分と、整合用ビア20と整合用導体パターン28と接地導体5によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分35と、導体ビア8による直列インダクタンス31とから成るπ型の低域通過フィルタとして表すことができる。
なお、29、30は夫々50Ωトリプレート線路である。
【0015】
ここで、整合用導体ビア17、整合用導体ビア18、整合用導体ビア19、整合用導体ビア20の長さd2と導体パターン25、導体パターン26、導体パターン27、導体パターン28の面積S2を任意に設定することで、ストリップ導体と接地導体の間隔が小さくなり、より大きな並列キャパシタンス34、並列キャパシタンス35が設定できるため、従来の整合用スタブよりも小さい面積で、並列キャパシタンス34、並列キャパシタンス35と直列インダクタンス31によるインピーダンス整合が実現できる。
【0016】
この実施の形態2によれば、インピーダンス整合回路を立体配置することにより、回路の小型化が可能となり、信頼性の向上、低コスト化が可能である。
【0017】
【発明の効果】
この発明によれば、整合回路を立体配置することにより、回路の小型化ができ、信頼性の向上、低コスト化が可能である。
【図面の簡単な説明】
【図1】この発明による高周波多層回路基板の実施の形態1の構成を示す図である。
【図2】この発明による高周波多層回路基板の実施の形態1の一断面を示す図である。
【図3】この発明による高周波多層回路基板の実施の形態1の一断面を示す図である。
【図4】この発明による高周波多層回路基板の実施の形態1の一断面を示す図である。
【図5】この発明による高周波多層回路基板の実施の形態1の一断面を示す図である。
【図6】この発明による高周波多層回路基板の実施の形態1の等価回路を示す図である。
【図7】この発明による高周波多層回路基板の実施の形態2の構成を示す図である。
【図8】この発明による高周波多層回路基板の実施の形態2の一断面を示す図である。
【図9】この発明による高周波多層回路基板の実施の形態2の一断面を示す図である。
【図10】この発明による高周波多層回路基板の実施の形態2の一断面を示す図である。
【図11】この発明による高周波多層回路基板の実施の形態2の一断面を示す図である。
【図12】この発明による高周波多層回路基板の実施の形態2の等価回路を示す図である。
【符号の説明】
1、2 ストリップ導体、 3、4、5 接地導体層、
6(6a、6b、6c、6d、6e)導体ビア、7、導体ビア、8 導体ビア、
9、10、11、12 誘電体層、
13、14、15、16、17、18、19、20 整合用導体ビア、
21、22、23、24、25、26、27、28 整合用導体パターン、
29、30 50Ωトリプレート線路、
31 インダクタンス、 32、33、34、35 キャパシタンス。
【発明の属する技術分野】
この発明は、マイクロ波などを伝送する多層伝送線路を用いた高周波多層回路基板に関するものである。
【0002】
【従来の技術】
近年、高周波回路の小型化の要求に対し、ストリップ線路またはトリプレート線路等の伝送線路を多層構造配置とし、導体ビアにより等価的に構成された同軸線路構造により電気的に層間接続する多層伝送線路が用いられている。
【0003】
このような垂直給電部では、上下トリプレート線路の接続部にインダクタンス成分をもつため、良好な高周波特性を得るためには給電点において整合をとる必要がある。
【0004】
従来の垂直給電部においては、トリプレート線路のストリップ導体に整合スタブを設けて得られるキャパシタンス成分によって整合をとることにより、良好な高周波特性を得ている(例えば、特許文献1参照)。
【0005】
【特許文献1】
特開2000−031709号公報(第2図、第3図)
【0006】
【発明が解決しようとする課題】
しかし、このような構造では、キャパシタンス成分を得るために、大きな整合スタブが必要となるため、回路構成が大きくなるという問題があった。
【0007】
この発明は、係る課題を解決するためになされたものであり、回路の小型化を目的とした高周波多層回路基板を得ることを目的とする。
【0008】
【課題を解決するための手段】
第1の発明による高周波多層回路基板は、第1のストリップ導体と、第1のストリップ導体の上下両側に単層または複数層から成る第1の誘電体層および第2の誘電体層で支持される第1の接地導体層および第2の接地導体層を備えた第1のトリプレート線路と、第2のストリップ導体と、第2のストリップ導体の上下両側に単層または複数層から成る第3の誘電体層および第4の誘電体層で支持される第2の接地導体層および第3の接地導体層を備えた第2のトリプレート線路とを備え、第2のトリプレート線路と第1のトリプレート線路とを多層に配設し、第1のストリップ導体および第2のストリップ導体を第2の接地導体層に開けられる誘電体窓を通して、単層または複数の導体ビアで接続し、第1の接地導体層と第2の接地導体層と第3の接地導体層を単層または複数の導体ビアで接地する垂直給電構造を有する高周波多層回路基板において、第1の接地導体層と第1のストリップ導体の間に、一方は第1の接地導体層に接続され、他方は第1の導体パターンを設けた第1の整合用ビアを有し、第2の接地導体層と第1のストリップ導体の間に、一方は第2の接地導体層に接続され、他方は第2の導体パターンを設けた第2の整合用ビアを有し、第2の接地導体層と第2のストリップ導体の間に、一方は第2の接地導体層に接続され、他方は第3の導体パターンを設けた第3の整合用ビアを有し、第3の接地導体層と第2のストリップ導体の間に、一方は第3の接地導体層に接続され、他方は第4の導体パターンを設けた第4の整合用ビアを有したものである。
【0009】
【発明の実施の形態】
実施の形態1.
図1は、この発明の実施形態1における高周波多層回路基板を示すものである。また、図1におけるA−A’の断面を図2、図1におけるB−B’の断面を図3、図1におけるC−C’の断面を図4、図1におけるD−D’の断面を図5として示す。
図1乃至図5において、多層伝送線路は、第1のストリップ導体1と、その上下に複数層から成る第1の誘電体層9、第2の誘電体層10で支持された第1の接地導体層3、第2の接地導体層4を備えた第1のトリプレート線路と、第2のストリップ導体2と、その上下に複数層から成る第3の誘電体層11、第4の誘電体層12で支持された第2の接地導体層4、第3の接地導体層5を備えた第2のトリプレート線路とを上下に有し、第1のストリップ導体1、第2のストリップ導体2を第2の接地導体層4に開けられた誘電体窓を通して、単一または複数の導体ビア8で接続し、第1の接地導体層3と第2の接地導体層4を導体ビア6(6a、6b、6c、6d、6e)で接地し、第2の接地導体層4と第3の接地導体層5を導体ビア7で接地された垂直給電構造において、第1の接地導体3、第2の接地導体4、第3の接地導体5と第1のストリップ導体1、第2のストリップ導体2の間に任意の高さの整合用導体ビア13、整合用導体ビア14、整合用導体ビア15、整合用導体ビア16を有し、整合用導体ビア13、整合用導体ビア14、整合用導体ビア15、整合用導体ビア16の一方を接地導体層3、接地導体層4、接地導体層5に接地し、他方に任意の大きさの整合用導体パターン21、整合用導体パターン22、整合用導体パターン23、整合用導体パターン24を設けている。
【0010】
次に、動作原理について説明する。図6は、この発明による高周波多層回路基板の実施の形態1の等価回路を示す図である。ここで簡単のために、図1に示す整合用ビア13、整合用ビア14、整合用ビア15、整合用ビア16の各々の長さが等しくd1、整合用導体パターン21、整合用導体パターン22、整合用導体パターン23、整合用導体パターン24の面積が各々等しくS1とする。高周波多層回路基板の等価回路は、整合用ビア13と整合用導体パターン21とストリップ導体1によって得られる並列キャパシタンス成分と、整合用ビア14と整合用導体パターン22とストリップ導体1によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分32と、整合用ビア15と整合用導体パターン23とストリップ導体2によって得られる並列キャパシタンス成分と、整合用ビア16と整合用導体パターン24とストリップ導体2によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分33と、導体ビア8による直列インダクタンス31とから成るπ型の低域通過フィルタとして表すことができる。
なお、29、30は夫々50Ωトリプレート線路である。
【0011】
ここで、整合用導体ビア13、整合用導体ビア14、整合用導体ビア15、整合用導体ビア16の長さd1と導体パターン21、導体パターン22、導体パターン23、導体パターン24の面積S1を任意に設定することで、ストリップ導体と接地導体の間隔が小さくなり、より大きな並列キャパシタンス32、並列キャパシタンス33が設定できるため、従来の整合用スタブよりも小さい面積で、並列キャパシタンス32、並列キャパシタンス33と直列インダクタンス31によるインピーダンス整合が実現できる。
【0012】
この実施の形態1によれば、インピーダンス整合回路を立体配置することにより面積を小さくすることが可能となり、また接地導体とストリップ導体の距離を変化させることで比較的容易に並列キャパシタンスが得られ、マイクロ波伝送を可能としているため、回路の小型化、信頼性の向上、低コスト化が可能である。
【0013】
実施の形態2.
図7は、この発明による高周波多層回路基板の実施の形態2の構成を示す図である。また、図7におけるA−A’の断面を図8、図7におけるB−B’の断面を図9、図7におけるC−C’の断面を図10、図7におけるD−D’の断面を図11として示す。
図7乃至図9において、第1の接地導体層3、第2の接地導体層4、第3の接地導体層5とストリップ導体1、ストリップ導体2の間に、任意の高さの整合用導体ビア17、整合用導体ビア18、整合用導体ビア19、整合用導体ビア20の一方をストリップ導体1、ストリップ導体2に接続し、他方に任意の大きさの整合用導体パターン25、整合用導体パターン26、整合用導体パターン27、整合用導体パターン28を設けている。
なお、他の構成はこの発明の実施の形態1の構成と同じであるため、重複する個所は説明を省略する。
【0014】
次に、動作原理について説明する。図12は、この発明による高周波多層回路基板の実施の形態2の等価回路を示す図である。ここで簡単のために、図3に示す整合用ビア17、整合用ビア18、整合用ビア19、整合用ビア20の各々の長さが等しくd2、整合用導体パターン25、整合用導体パターン26、整合用導体パターン27、整合用導体パターン28の面積が各々等しくS2とする。高周波多層回路基板の等価回路は、整合用ビア17と整合用導体パターン25と接地導体3によって得られる並列キャパシタンス成分と、整合用ビア18と整合用導体パターン26と接地導体4によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分34と、整合用ビア19と整合用導体パターン27と接地導体4によって得られる並列キャパシタンス成分と、整合用ビア20と整合用導体パターン28と接地導体5によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分35と、導体ビア8による直列インダクタンス31とから成るπ型の低域通過フィルタとして表すことができる。
なお、29、30は夫々50Ωトリプレート線路である。
【0015】
ここで、整合用導体ビア17、整合用導体ビア18、整合用導体ビア19、整合用導体ビア20の長さd2と導体パターン25、導体パターン26、導体パターン27、導体パターン28の面積S2を任意に設定することで、ストリップ導体と接地導体の間隔が小さくなり、より大きな並列キャパシタンス34、並列キャパシタンス35が設定できるため、従来の整合用スタブよりも小さい面積で、並列キャパシタンス34、並列キャパシタンス35と直列インダクタンス31によるインピーダンス整合が実現できる。
【0016】
この実施の形態2によれば、インピーダンス整合回路を立体配置することにより、回路の小型化が可能となり、信頼性の向上、低コスト化が可能である。
【0017】
【発明の効果】
この発明によれば、整合回路を立体配置することにより、回路の小型化ができ、信頼性の向上、低コスト化が可能である。
【図面の簡単な説明】
【図1】この発明による高周波多層回路基板の実施の形態1の構成を示す図である。
【図2】この発明による高周波多層回路基板の実施の形態1の一断面を示す図である。
【図3】この発明による高周波多層回路基板の実施の形態1の一断面を示す図である。
【図4】この発明による高周波多層回路基板の実施の形態1の一断面を示す図である。
【図5】この発明による高周波多層回路基板の実施の形態1の一断面を示す図である。
【図6】この発明による高周波多層回路基板の実施の形態1の等価回路を示す図である。
【図7】この発明による高周波多層回路基板の実施の形態2の構成を示す図である。
【図8】この発明による高周波多層回路基板の実施の形態2の一断面を示す図である。
【図9】この発明による高周波多層回路基板の実施の形態2の一断面を示す図である。
【図10】この発明による高周波多層回路基板の実施の形態2の一断面を示す図である。
【図11】この発明による高周波多層回路基板の実施の形態2の一断面を示す図である。
【図12】この発明による高周波多層回路基板の実施の形態2の等価回路を示す図である。
【符号の説明】
1、2 ストリップ導体、 3、4、5 接地導体層、
6(6a、6b、6c、6d、6e)導体ビア、7、導体ビア、8 導体ビア、
9、10、11、12 誘電体層、
13、14、15、16、17、18、19、20 整合用導体ビア、
21、22、23、24、25、26、27、28 整合用導体パターン、
29、30 50Ωトリプレート線路、
31 インダクタンス、 32、33、34、35 キャパシタンス。
Claims (2)
- 第1のストリップ導体と、この第1のストリップ導体の上下両側に単層または複数層から成る第1の誘電体層および第2の誘電体層で支持される第1の接地導体層および第2の接地導体層を備えた第1のトリプレート線路と、
第2のストリップ導体と、この第2のストリップ導体の上下両側に単層または複数層から成る第3の誘電体層および第4の誘電体層で支持される上記第2の接地導体層および第3の接地導体層を備えた第2のトリプレート線路とを備え、
この第2のトリプレート線路と上記第1のトリプレート線路とを多層に配設し、
上記第1のストリップ導体および第2のストリップ導体を上記第2の接地導体層に開けられる誘電体窓を通して、単層または複数の導体ビアで接続し、上記第1の接地導体層と上記第2の接地導体層と上記第3の接地導体層を単層または複数の導体ビアで接地する垂直給電構造を有する高周波多層回路基板において、
上記第1の接地導体層と上記第1のストリップ導体の間に、一方は上記第1の接地導体層に接続され、他方は第1の導体パターンを設けた第1の整合用ビアを有し、
上記第2の接地導体層と上記第1のストリップ導体の間に、一方は上記第2の接地導体層に接続され、他方は第2の導体パターンを設けた第2の整合用ビアを有し、
上記第2の接地導体層と上記第2のストリップ導体の間に、一方は上記第2の接地導体層に接続され、他方は第3の導体パターンを設けた第3の整合用ビアを有し、
上記第3の接地導体層と上記第2のストリップ導体の間に、一方は上記第3の接地導体層に接続され、他方は第4の導体パターンを設けた第4の整合用ビアを有した
ことを特徴とする高周波多層回路基板。 - 第1のストリップ導体と、この第1のストリップ導体の上下両側に単層または複数層から成る第1の誘電体層および第2の誘電体層で支持される第1の接地導体層および第2の接地導体層を備えた第1のトリプレート線路と、
第2のストリップ導体と、この第2のストリップ導体の上下両側に単層または複数層から成る第3の誘電体層および第4の誘電体層で支持される上記第2の接地導体層および第3の接地導体層を備えた第2のトリプレート線路とを備え、
この第2のトリプレート線路と上記第1のトリプレート線路とを多層に配設し、
上記第1のストリップ導体および第2のストリップ導体を上記第2の接地導体層に開けられる誘電体窓を通して、単層または複数の導体ビアで接続し、上記第1の接地導体層と上記第2の接地導体層と上記第3の接地導体層を単層または複数の導体ビアで接地する垂直給電構造を有する高周波多層回路基板において、
上記第1の接地導体層と上記第1のストリップ導体の間に、一方は上記第1のストリップ導体に接続され、他方は第1の導体パターンを設けた第1の整合用ビアを有し、
上記第2の接地導体層と上記第1のストリップ導体の間に、一方は上記第1のストリップ導体に接続され、他方は第2の導体パターンを設けた第2の整合用ビアを有し、
上記第2の接地導体層と上記第2のストリップ導体の間に、一方は上記第2のストリップ導体に接続され、他方は第3の導体パターンを設けた第3の整合用ビアを有し、
上記第3の接地導体層と上記第2のストリップ導体の間に、一方は上記第2のストリップ導体に接続され、他方は第4の導体パターンを設けた第4の整合用ビアを有した
ことを特徴とする高周波多層回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003093200A JP2004304401A (ja) | 2003-03-31 | 2003-03-31 | 高周波多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003093200A JP2004304401A (ja) | 2003-03-31 | 2003-03-31 | 高周波多層回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004304401A true JP2004304401A (ja) | 2004-10-28 |
Family
ID=33406054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003093200A Pending JP2004304401A (ja) | 2003-03-31 | 2003-03-31 | 高周波多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004304401A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100703213B1 (ko) * | 2005-12-19 | 2007-04-06 | 삼성전기주식회사 | Rf 밸런스드 정합소자 |
US8513815B2 (en) | 2011-07-21 | 2013-08-20 | International Business Machines Corporation | Implementing integrated circuit mixed double density and high performance wire structure |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
CN105914464A (zh) * | 2015-02-24 | 2016-08-31 | 日立金属株式会社 | 天线装置 |
WO2019188785A1 (ja) * | 2018-03-29 | 2019-10-03 | 株式会社村田製作所 | 伝送線路及びその実装構造 |
JP2019530131A (ja) * | 2016-09-16 | 2019-10-17 | ローゼンベルガー ホーフフレクベンツテクニック ゲーエムベーハー アンド カンパニー カーゲー | 光ファイバと導電体とを接続するためのコネクタ |
WO2019207828A1 (ja) * | 2018-04-25 | 2019-10-31 | 株式会社村田製作所 | ミリ波モジュール |
JPWO2021192125A1 (ja) * | 2020-03-26 | 2021-09-30 |
-
2003
- 2003-03-31 JP JP2003093200A patent/JP2004304401A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100703213B1 (ko) * | 2005-12-19 | 2007-04-06 | 삼성전기주식회사 | Rf 밸런스드 정합소자 |
US8513815B2 (en) | 2011-07-21 | 2013-08-20 | International Business Machines Corporation | Implementing integrated circuit mixed double density and high performance wire structure |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
CN105914464A (zh) * | 2015-02-24 | 2016-08-31 | 日立金属株式会社 | 天线装置 |
JP2019530131A (ja) * | 2016-09-16 | 2019-10-17 | ローゼンベルガー ホーフフレクベンツテクニック ゲーエムベーハー アンド カンパニー カーゲー | 光ファイバと導電体とを接続するためのコネクタ |
WO2019188785A1 (ja) * | 2018-03-29 | 2019-10-03 | 株式会社村田製作所 | 伝送線路及びその実装構造 |
JPWO2019188785A1 (ja) * | 2018-03-29 | 2020-10-01 | 株式会社村田製作所 | 伝送線路及びその実装構造 |
US11696392B2 (en) | 2018-03-29 | 2023-07-04 | Murata Manufacturing Co., Ltd. | Transmission line and mounting structure thereof |
WO2019207828A1 (ja) * | 2018-04-25 | 2019-10-31 | 株式会社村田製作所 | ミリ波モジュール |
JPWO2019207828A1 (ja) * | 2018-04-25 | 2021-01-14 | 株式会社村田製作所 | ミリ波モジュール |
JPWO2021192125A1 (ja) * | 2020-03-26 | 2021-09-30 | ||
JP7214039B2 (ja) | 2020-03-26 | 2023-01-27 | 三菱電機株式会社 | 高周波フィルタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8354975B2 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
JP6252699B2 (ja) | 伝送線路およびフラットケーブル | |
US8889999B2 (en) | Multiple layer printed circuit board with unplated vias | |
US9843085B2 (en) | Directional coupler | |
US9107300B2 (en) | Resonant via structures in multilayer substrates and filters based on these via structures | |
KR20140051785A (ko) | 콤팩트한 슬롯 안테나 | |
US9413324B2 (en) | Electronic component | |
WO2018094994A1 (zh) | 电调天线馈电装置及方法 | |
CN210579414U (zh) | 多层基板 | |
JP6125274B2 (ja) | 電子回路および電子機器 | |
JP2004304615A (ja) | 高周波複合部品 | |
US20100214039A1 (en) | Filter | |
JP2004304401A (ja) | 高周波多層回路基板 | |
JP2008182598A (ja) | 左手系伝送線路、ハイパスフィルタおよび通信装置 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP2000252716A (ja) | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 | |
JP7120177B2 (ja) | 方向性結合器 | |
US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
KR100887140B1 (ko) | 캐패시터 내장형 다층 세라믹 기판 | |
JP2010183513A (ja) | 積層型バンドパスフィルタおよび高周波モジュール | |
US6791431B2 (en) | Compact balun with rejection filter for 802.11a and 802.11b simultaneous operation | |
JPH1197962A (ja) | 高周波部品 | |
JP2002111317A (ja) | 複数のフィルタを有する多層配線基板 | |
US9525213B2 (en) | Antenna device | |
JP2003283284A (ja) | 平面化フィルタ |