CN101465382B - 台型半导体装置及其制造方法 - Google Patents
台型半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101465382B CN101465382B CN200810183342.6A CN200810183342A CN101465382B CN 101465382 B CN101465382 B CN 101465382B CN 200810183342 A CN200810183342 A CN 200810183342A CN 101465382 B CN101465382 B CN 101465382B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- dielectric film
- type
- mesa
- ditch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 239000004642 Polyimide Substances 0.000 claims abstract description 4
- 229920001721 polyimide Polymers 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 23
- 239000003822 epoxy resin Substances 0.000 claims 2
- 229920000647 polyepoxide Polymers 0.000 claims 2
- 229920005989 resin Polymers 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 4
- 238000011109 contamination Methods 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000009623 Bosch process Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
本发明的课题为，在台型半导体装置及其制造方法中，既压低制造成本，且防止台型半导体装置的污染及物理性损害。于半导体基板(10)的表面形成N-型半导体层(11)，于该N-型半导体层(11)的上层形成P型半导体层(12)。于P型半导体层(12)上再形成与P型半导体层(12)连接的阳极电极(14)，并以包围阳极电极(14)的方式，从P型半导体层(12)的表面形成比N-型半导体层(11)还深的台沟(26)。之后，形成从台沟(26)内延伸至阳极电极(14)端部上的第二绝缘膜(27)。第二绝缘膜(27)是由聚酰亚胺系的树脂等有机绝缘物所构成。之后，沿着划痕DL切割由半导体基板(10)以及层叠于半导体基板(10)的各层所构成的层叠体。
Description
技术领域
本发明是有关一种具有台(mesa)沟的台型半导体装置及其制造方法。
背景技术
以往，作为台型半导体装置的一种，已知有大电力用的台型二极管。参照图7及图8，说明已知例的台型二极管。图7是显示将已知例的多个台型二极管配置成矩阵状的半导体晶圆的概略平面图。图8是沿着图7的X-X线的剖面图，且为沿着划痕(scribe line)DL进行切割后的状态。
于N+型的半导体基板10的表面形成N-型半导体层11。于N-型半导体层11的表面形成P型半导体层12，于P型半导体层12上形成第一绝缘膜23。此外，形成与P型半导体层12电性连接的阳极电极14。于半导体基板10的背面形成阴极电极15。
此外，形成有从P型半导体层12的表面到达N+型的半导体基板10的台沟26。台沟26是形成为比N-型半导体11还深，且台沟26的底部位于N+型的半导体基板10中。以覆盖包含有由N-型半导体层11与P型半导体层12接触而构成的PN接合部JC的侧壁的方式，于台沟26内埋置第二绝缘膜47。台型二极管是被该台沟26所包围且具有台型的构造。该台型的划痕DL是包围且延伸于台沟26的外侧。
关于台型的半导体装置，是记载于例如专利文献1。
专利文献1：日本特开2003-347306号公报
发明内容
发明所欲解决的课题
然而，在上述已知例中，由于露出阳极电极14，因此水分等会从阳极电极14与第一绝缘膜23的缝隙间渗入台型二极管的内部，而污染台型二极管。此外，容易对台型二极管产生物理性的损害。
作为此问题的对策，虽可考虑从台沟26至阳极电极14的端部上形成与第二绝缘膜47不同的新保护(passivation)膜，但在此情形中，于设置保护膜的形成步骤时，会产生制造步骤变得繁杂，且增加制造成本的问题。
解决课题的手段
本发明的台型半导体装置是具备有：半导体基板，包含有第一导电型的第一半导体层、以及形成在第一半导体层表面的第二导电型的第二半导体层，并具有PN接合部；第一绝缘膜，局部性地覆盖第二半导体层的表面而形成，且具有露出第二半导体层的表面的开口部；电极，通过第一绝缘膜的开口部而接触至第二半导体层的表面；台沟，是包围电极而形成，且该台沟的底部比所述第一半导体层还深，达至所述半导体基板中；以及，第二绝缘膜，是连续覆盖台沟、第一绝缘膜、以及电极的端部。
此外，本发明的台型半导体装置的制造方法是具备有：准备包含有第一导电型的第一半导体层、以及形成在第一半导体层表面的第二导电型的第二半导体层并具有PN接合部的半导体基板，并形成第一绝缘膜的步骤，该第一绝缘膜是局部性地覆盖第二半导体层的表面而形成，且具有露出第二半导体层的表面的开口部；形成电极的步骤，该电极是通过第一绝缘膜的开口部而接触至第二半导体层的表面；形成台沟的步骤，该台沟是包围电极，且该台沟的底部比所述第一半导体层还深，达至所述半导体基板中；以及形成第二绝缘膜的步骤，该第二绝缘膜是连续覆盖台沟、第一绝缘膜、以及电极的端部。
依据此构成，由于利用从台沟延伸的第二绝缘膜来覆盖电极的一部分，因此无需新设置保护膜，即能防止水分的渗入等造成台型半导体装置的污染，并防止对台型半导体装置的物理性损害。此外，由于省略另行形成保护膜的步骤，因此能压低制造成本。
发明的效果
依据本发明的台型半导体装置及其制造方法，既能压低制造成本，且可防止装置的污染及物理性的损害。
附图说明
为进一步揭示本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：
图1是显示本发明的实施形态的台型二极管及其制造方法的剖面图。
图2是显示本发明的实施形态的台型二极管及其制造方法的剖面图。
图3是显示本发明的实施形态的台型二极管及其制造方法的剖面图。
图4是显示本发明的实施形态的台型二极管及其制造方法的剖面图。
图5是显示本发明的实施形态的台型二极管及其制造方法的剖面图。
图6是显示本发明的实施形态的台型二极管及其制造方法的剖面图。
图7是显示已知例的台型二极管的平面图。
图8是显示已知例的台型二极管的剖面图。
具体实施方式
以下参照附图，说明在本发明的实施形态的台型半导体装置及其制造方法中，当台型半导体装置为台型二极管的情形。图1至图6是显示本实施形态的台型二极管及其制造方法的剖面图，并对应沿着图7的X-X线的剖面。在图1至图6中，与图7所示的构成要素相同的构成要素是附上相同的元件符号以供参照。
以下所说明的台型二极管的制造方法是对如图7所示的将多个台型二极管配置成矩阵状的半导体晶圆来进行。在图1至图6中，为了说明上的方便，是图标有在多个台型二极管中以一个台型二极管为中心、及邻接该台型二极管的两个台型二极管的一部分。
如图1所示，准备一片经高浓度地扩散有例如磷等的N型杂质的N+型半导体基板10(例如单晶硅基板)。于该半导体基板10的表面例如磊晶成长半导体层，由此形成低浓度的N型半导体层(亦即N-型半导体层11)。此外，除上述之外，N-型半导体层11亦可为于半导体基板10的表面扩散杂质而构成的杂质扩散区域。之后，于N-型半导体层11的表面扩散例如硼等的P型杂质，藉此形成P型半导体层12。藉此，于N-型半导体层11与P型半导体层12的界面形成PN接合部JC。在上述构成中，半导体基板10、N-型半导体层11、以及P型半导体层12的整体厚度是例如约200μm左右。
接着，如图2所示，由例如热氧化法或CVD(Chemical Vapor Deposition；化学气相沉积)法，于P型半导体层12的表面形成氧化硅膜等的第一绝缘膜23。之后，使用屏蔽对第一绝缘膜23的一部分进行蚀刻，而于第一绝缘膜23设置露出P型半导体层12的一部分的第一开口部23A以及第二开口部23B。第一开口部23A是对应台型二极管的活性化区域而设置，第二开口部23B是对应划痕DL延伸的划痕区域而设置。
接着，形成阳极电极14，该阳极电极14是通过第一绝缘膜23的第一开口部23A而与P型半导体层12连接。阳极电极14是由铝等导电材料所构成，且由溅镀法或蒸镀法等而形成。另一方面，使用与形成阳极电极14的相同方法，于半导体基板10的背面形成由铝等导电材料所构成的阴极电极15。
接着，如图3所示，形成覆盖第一绝缘膜33的阻剂(resist)层PR。阻剂层PR是具有对应后述的台沟26的形成预定区域而设置的开口部PRA。接着，将该阻剂层PR作为屏蔽，将在开口部PRA所露出的第一绝缘膜23予以蚀刻去除，而于第一绝缘膜23设置第三开口部23C。之后，将阻剂层PR作为屏蔽，蚀刻P型半导体层12、N-型半导体层11、以及达至半导体基板10的厚度方向中途的区域，以形成包围台型二极管的活性化区域的台沟26。在该蚀刻中，是使用重复等向性干蚀刻与保护膜的形成的波希法(Bosch process)、或在极低压力下的非等向性干蚀刻等，由此能形成深宽比(aspect ratio)高的台沟26。台沟26的底部是比N-型半导体层11还深，达至半导体基板10中。台沟26整体的深度较佳为约100μm。此外，台沟26的宽度是例如约10μm。
依据具有此种台沟26的台型二极管，能在施加逆向偏压时，亦即从阴极电极15对阳极电极14施加高电压时，提高对PN接合部JC施加逆向偏压时的耐压。
接着，如图4所示去除阻剂层PR，之后，如图5所示，形成第二绝缘膜27，该第二绝缘膜27是从在第一绝缘膜23的第二开口部23B所露出的P型半导体层12上(亦即沿着划痕DL的划痕区域上)起连续覆盖第一绝缘膜23、台沟26内、以及阳极电极14的端部上。亦即，第二绝缘膜27是具有露出阳极电极14的端部以外的一部分的开口部27A。延伸于阳极电极14端部上的一部分的第二绝缘膜27是例如从阳极电极14端至少延伸约50μm。
第二绝缘膜27是填埋在第二开口部23B内与台沟26内，并由具有粘性的有机绝缘物所构成、且从底部连续地形成至阳极电极14上的程度。第二绝缘膜27是为包含有例如聚酰亚胺系的树脂或环氧系的树脂。或者，除了上述有机绝缘物之外，作为第二绝缘膜27者，只要为具有与上述类似的粘性者即可，例如亦可使用将铅系或锌系的玻璃粉末混合至树脂而构成的玻璃糊剂。第二绝缘膜27是由例如网版印刷法、涂布法、或旋涂法所形成，并根据需要，由光刻步骤等予以图案化。
接着，如图6所示，沿着延伸于第二开口部23B内的划痕DL将由半导体基板10以及层叠于半导体基板10的各层所构成的层叠体予以切割，分离成多个台型二极管。
依据上述步骤所制成的台型二极管，如同上述，由于由第二绝缘膜27从台沟26内连续覆盖至阳极电极14的端部，因此无需设置新的保护膜，能防止水分的渗入等造成台型二极管内的污染，以及防止对于台型二极管的物理性损害。此外，由于省略新的保护膜的形成步骤，因此能压低制造成本。
此外，由于第二绝缘膜27是在台沟26内覆盖达至比N-型半导体层11还深的半导体基板10中，因此亦具有用以防止水分等渗入至台型二极管的活性化区域的保护环(guard ring)的功能。
此外，本发明并未限定于上述实施形态，只要在未脱离本发明的要旨的范围内，当然可进行各种变更。例如，在上述实施形态中，在第一绝缘膜23中，在台沟26的外侧区域亦可不形成第一绝缘膜23。在此情形中，在台沟26的外侧区域中，第二绝缘膜27是延伸形成于P型半导体层12的表面上。
此外，在上述实施形态中，N+型的半导体基板10、N-型半导体层11、以及P型半导体层12各者的导电型亦可相反。此外，亦可直接于N型的半导体基板上形成P型半导体层。更且，在上述实施形态中，虽以台型二极管为例来说明，但本发明亦可应用于其它台型半导体装置。例如本发明亦可应用于台型双极性晶体管、台型MOSFET(Meral-Oxide Semiconductor Field Effect Transistor；金属氧化物半导体场效晶体管)、台型IGBT(Insulated Gate Bipolar Transistor；绝缘栅双极晶体管)、以及台型栅流体(thyristor)等。例如，在台型双极性晶体管的情形中，于P型半导体层12的表面进一步设置N型半导体层，由此能获得NPN型的双极性晶体管构造。
Claims (8)
1.一种台型半导体装置，具备有：
半导体基板，包含有第一导电型的第一半导体层以及形成在该第一半导体层表面的第二导电型的第二半导体层，并具有PN接合部；
第一绝缘膜，局部性地覆盖所述第二半导体层的表面而形成，且具有露出所述第二半导体层的表面的开口部；
电极，通过所述第一绝缘膜的所述开口部而接触至所述第二半导体层的表面；
台沟，包围所述电极而形成，且该台沟的底部比所述第一半导体层还深，达至所述半导体基板中；以及
第二绝缘膜，连续覆盖所述台沟、所述第一绝缘膜、以及所述电极的端部。
2.如权利要求1所述的台型半导体装置，其中，所述第二绝缘膜由有机绝缘物所构成。
3.如权利要求2所述的台型半导体装置，其中，所述有机绝缘物为聚酰亚胺或环氧树脂。
4.如权利要求1至3中任一项所述的台型半导体装置，其中，所述第一半导体层包含有第一层、以及形成于所述第一层的表面并具有比所述第一层还低的浓度的第二层；所述第二层与所述第二半导体层相接。
5.一种台型半导体装置的制造方法，具备有：
准备包含有第一导电型的第一半导体层、以及形成在该第一半导体层表面的第二导电型的第二半导体层并具有PN接合部的半导体基板，并形成第一绝缘膜的步骤，该第一绝缘膜是局部性地覆盖所述第二半导体层的表面而形成，且具有露出所述第二半导体层的表面的开口部；
形成电极的步骤，该电极通过所述第一绝缘膜的所述开口部而接触至所述第二半导体层的表面；
形成台沟的步骤，该台沟包围所述电极，且该台沟的底部比所述第一半导体层还深，达至所述半导体基板中；以及
形成第二绝缘膜的步骤，该第二绝缘膜连续覆盖所述台沟、所述第一绝缘膜、以及所述电极的端部。
6.如权利要求5所述的台型半导体装置的制造方法，其中，所述第二绝缘膜是由有机绝缘物所构成。
7.如权利要求6所述的台型半导体装置的制造方法，其中，所述有机绝缘物为聚酰亚胺或环氧树脂。
8.如权利要求5至7中任一项所述的台型半导体装置的制造方法，其中，所述第一半导体层包含有第一层、以及形成于所述第一层的表面并具有比所述第一层还低的浓度的第二层；所述第二层是与所述第二半导体层相接。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007-330329 | 2007-12-21 | ||
| JP2007330329A JP5074172B2 (ja) | 2007-12-21 | 2007-12-21 | メサ型半導体装置及びその製造方法 |
| JP2007330329 | 2007-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101465382A CN101465382A (zh) | 2009-06-24 |
| CN101465382B true CN101465382B (zh) | 2010-12-22 |
Family
ID=40787615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810183342.6A Expired - Fee Related CN101465382B (zh) | 2007-12-21 | 2008-12-02 | 台型半导体装置及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8362595B2 (zh) |
| JP (1) | JP5074172B2 (zh) |
| KR (1) | KR101023872B1 (zh) |
| CN (1) | CN101465382B (zh) |
| TW (1) | TWI401807B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158589A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| TW200933899A (en) * | 2008-01-29 | 2009-08-01 | Sanyo Electric Co | Mesa type semiconductor device and method for making the same |
| CN102231388A (zh) * | 2011-06-23 | 2011-11-02 | 中国电子科技集团公司第十三研究所 | 一种有划片槽的台面或准台面半导体器件及其制备方法 |
| US9082629B2 (en) * | 2013-09-30 | 2015-07-14 | Infineon Technologies Ag | Semiconductor device and method for forming a semiconductor device |
| US9147727B2 (en) | 2013-09-30 | 2015-09-29 | Infineon Technologies Ag | Semiconductor device and method for forming a semiconductor device |
| JP6678549B2 (ja) * | 2016-09-27 | 2020-04-08 | 株式会社 日立パワーデバイス | 半導体装置およびその製造方法、並びに電力変換システム |
| WO2020105097A1 (ja) * | 2018-11-19 | 2020-05-28 | 三菱電機株式会社 | 半導体装置 |
| CN109904109B (zh) * | 2019-01-31 | 2021-05-28 | 上海朕芯微电子科技有限公司 | 一种双极集成电路的隔离结构及隔离结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327617A (zh) * | 1999-10-18 | 2001-12-19 | 日本板硝子株式会社 | 受光器件阵列和受光器件阵列芯片 |
| JP2004303927A (ja) * | 2003-03-31 | 2004-10-28 | Sanken Electric Co Ltd | 半導体素子 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5719869B2 (zh) | 1974-09-18 | 1982-04-24 | ||
| US4227975A (en) * | 1979-01-29 | 1980-10-14 | Bell Telephone Laboratories, Incorporated | Selective plasma etching of dielectric masks in the presence of native oxides of group III-V compound semiconductors |
| US4656497A (en) * | 1984-11-01 | 1987-04-07 | Ncr Corporation | Trench isolation structures |
| JPH0728044B2 (ja) | 1985-08-23 | 1995-03-29 | サンケン電気株式会社 | ガラス被覆半導体チツプの製造方法 |
| US4824797A (en) * | 1985-10-31 | 1989-04-25 | International Business Machines Corporation | Self-aligned channel stop |
| JPH0244729A (ja) * | 1988-08-05 | 1990-02-14 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
| US5164218A (en) | 1989-05-12 | 1992-11-17 | Nippon Soken, Inc. | Semiconductor device and a method for producing the same |
| US4974050A (en) * | 1989-05-30 | 1990-11-27 | Motorola Inc. | High voltage semiconductor device and method |
| JPH06204232A (ja) * | 1992-12-28 | 1994-07-22 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP3155894B2 (ja) * | 1994-09-29 | 2001-04-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5726086A (en) | 1996-11-18 | 1998-03-10 | Mosel Vitelic Inc. | Method of making self-aligned cylindrical capacitor structure of stack DRAMS |
| US6127720A (en) * | 1997-05-19 | 2000-10-03 | Matsushita Electronics Corporation | Semiconductor device and method for manufacturing the same |
| KR19990003500A (ko) | 1997-06-25 | 1999-01-15 | 김영환 | 레이저 다이오드 및 그 제조 방법 |
| US5882986A (en) | 1998-03-30 | 1999-03-16 | General Semiconductor, Inc. | Semiconductor chips having a mesa structure provided by sawing |
| JP4200626B2 (ja) | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
| JP3514227B2 (ja) | 2000-10-23 | 2004-03-31 | サンケン電気株式会社 | 半導体素子 |
| JP2002353227A (ja) * | 2001-05-28 | 2002-12-06 | Sanken Electric Co Ltd | 半導体素子 |
| JP4421144B2 (ja) | 2001-06-29 | 2010-02-24 | 株式会社東芝 | 半導体装置 |
| JP2003124478A (ja) | 2001-10-09 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| DE10162065A1 (de) | 2001-12-17 | 2003-06-26 | Infineon Technologies Ag | Verfahren zum Grabenätzen |
| TWI241028B (en) | 2002-03-08 | 2005-10-01 | Sanken Electric Co Ltd | Semiconductor device and its manufacturing method |
| JP3985582B2 (ja) | 2002-05-24 | 2007-10-03 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2004128063A (ja) | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3972846B2 (ja) | 2003-03-25 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2005051111A (ja) | 2003-07-30 | 2005-02-24 | Matsushita Electric Ind Co Ltd | メサ型半導体装置 |
| TWI266367B (en) | 2003-11-14 | 2006-11-11 | Ind Tech Res Inst | Method for smoothing the sidewall ripples of an etching structure |
| JP2005276877A (ja) | 2004-03-23 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2006012889A (ja) | 2004-06-22 | 2006-01-12 | Canon Inc | 半導体チップの製造方法および半導体装置の製造方法 |
| JP4982948B2 (ja) | 2004-08-19 | 2012-07-25 | 富士電機株式会社 | 半導体装置の製造方法 |
| US7776672B2 (en) | 2004-08-19 | 2010-08-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2006130868A (ja) | 2004-11-09 | 2006-05-25 | Canon Inc | インクジェット記録ヘッド及びその製造方法 |
| JP2006287118A (ja) | 2005-04-04 | 2006-10-19 | Canon Inc | 半導体装置及びその製造方法 |
| JP2006310672A (ja) * | 2005-05-02 | 2006-11-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4967340B2 (ja) | 2005-12-28 | 2012-07-04 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| JP2007207796A (ja) * | 2006-01-31 | 2007-08-16 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2007305906A (ja) * | 2006-05-15 | 2007-11-22 | Renesas Technology Corp | ダイオード |
| JP4789713B2 (ja) | 2006-06-29 | 2011-10-12 | 株式会社豊田中央研究所 | ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法 |
| US7646015B2 (en) | 2006-10-31 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
| JP2009158589A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| TW200933899A (en) | 2008-01-29 | 2009-08-01 | Sanyo Electric Co | Mesa type semiconductor device and method for making the same |
-
2007
- 2007-12-21 JP JP2007330329A patent/JP5074172B2/ja active Active
-
2008
- 2008-11-20 TW TW097144815A patent/TWI401807B/zh not_active IP Right Cessation
- 2008-12-02 CN CN200810183342.6A patent/CN101465382B/zh not_active Expired - Fee Related
- 2008-12-18 US US12/338,686 patent/US8362595B2/en active Active
- 2008-12-18 KR KR1020080129418A patent/KR101023872B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327617A (zh) * | 1999-10-18 | 2001-12-19 | 日本板硝子株式会社 | 受光器件阵列和受光器件阵列芯片 |
| JP2004303927A (ja) * | 2003-03-31 | 2004-10-28 | Sanken Electric Co Ltd | 半導体素子 |
Non-Patent Citations (1)
| Title |
|---|
| JP昭60-117681A 1985.06.25 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200929552A (en) | 2009-07-01 |
| KR101023872B1 (ko) | 2011-03-22 |
| JP2009152457A (ja) | 2009-07-09 |
| CN101465382A (zh) | 2009-06-24 |
| US8362595B2 (en) | 2013-01-29 |
| TWI401807B (zh) | 2013-07-11 |
| JP5074172B2 (ja) | 2012-11-14 |
| US20090160034A1 (en) | 2009-06-25 |
| KR20090068148A (ko) | 2009-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101465382B (zh) | 台型半导体装置及其制造方法 | |
| CN101471258B (zh) | 台型半导体器件及其制造方法 | |
| CN101499421B (zh) | 台型半导体装置及其制造方法 | |
| JP6691076B2 (ja) | パッシベーション層を有する半導体素子およびその生産方法 | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN101667590B (zh) | 半导体器件及其制造方法 | |
| CN107768316B (zh) | 功率半导体装置和用于制造这种功率半导体装置的方法 | |
| US10978367B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20100044839A1 (en) | Semiconductor device and manufacturing method thereof | |
| WO1995004375A1 (fr) | Dispositf a semi-conducteurs et sa fabrication | |
| CN105206680B (zh) | 双向瞬态电压抑制二极管及其制造方法 | |
| CN101604632B (zh) | 台型半导体装置及其制造方法 | |
| CN101604660A (zh) | 台型半导体装置及其制造方法 | |
| WO2006022287A1 (ja) | サージ保護用半導体装置 | |
| JP2016197670A (ja) | 半導体装置 | |
| CN109326592B (zh) | 瞬态电压抑制器及其制造方法 | |
| EP1059672A3 (en) | High withstand voltage semiconductor device and method of manufacturing the same | |
| JP2013134998A (ja) | 半導体装置およびその製造方法 | |
| JP2005079233A (ja) | ショットキーダイオードとその製造方法 | |
| KR100289742B1 (ko) | 반절연폴리실리콘막을이용한전력반도체장치 | |
| CN104409478A (zh) | 一种电力电子半导体芯片的终端结构 | |
| CN104409479A (zh) | 一种电力电子半导体芯片的终端单元结构及其制造方法 | |
| CN104332491A (zh) | 采用金属延伸、多晶截止场板的终端单元结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SANYO SEMICONDUCTOR CO., LTD. NIIGATA SANYO ELECTR Free format text: FORMER OWNER: SANYO SEMICONDUCTOR CO., LTD. SANYO SEMICONDUCTOR MANUFACTURING CO., LTD. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: Japan Osaka Co-patentee after: Sanyo Semiconductor Co.,Ltd. Patentee after: Sanyo Electric Co.,Ltd. Co-patentee after: Sanyo Semiconductor Manufacturing Co.,Ltd. Address before: Japan Osaka Co-patentee before: Sanyo Semiconductor Co.,Ltd. Patentee before: Sanyo Electric Co.,Ltd. Co-patentee before: Xinxie Sanyo Electronics Co.,Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110121 Address after: Japan Osaka Co-patentee after: Sanyo Semiconductor Co.,Ltd. Patentee after: Sanyo Electric Co.,Ltd. Co-patentee after: Xinxie Sanyo Electronics Co.,Ltd. Address before: Japan's Osaka Moriguchi city Beijing Sakamoto 2 D eyes 5 times 5 Co-patentee before: Sanyo Semiconductor Co.,Ltd. Patentee before: Sanyo Electric Co.,Ltd. Co-patentee before: Sanyo Semiconductor Manufacturing Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101222 Termination date: 20211202 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |