JP2004303812A - 多層回路基板および同基板の電磁シールド方法 - Google Patents
多層回路基板および同基板の電磁シールド方法 Download PDFInfo
- Publication number
- JP2004303812A JP2004303812A JP2003092357A JP2003092357A JP2004303812A JP 2004303812 A JP2004303812 A JP 2004303812A JP 2003092357 A JP2003092357 A JP 2003092357A JP 2003092357 A JP2003092357 A JP 2003092357A JP 2004303812 A JP2004303812 A JP 2004303812A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ground
- signal
- pattern
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】本発明は、信号層から放射される不要電磁波並びに信号層へ侵入する不要電磁波を経済的に有利な構成で効果的に抑制することのできる多層回路基板および同基板の電磁シールド方法を提供することを課題とする。
【解決手段】多層プリント配線板１０に於いて、外部インタフェースコネクタ２０の信号パターンを通す層を除いた、すべての層の上記コネクタ実装部の直下とその周辺部にグランドパターン１１を設ける。外部インタフェースコネクタ２０に配線される信号パターンをもつ信号層については、当該信号パターンが通る部分を除いて上記同様に上記コネクタ実装部の直下とその周辺部にグランドパターン１１を設ける。これら各層のグランドパターン１１，１１，…により、基板側面から放射される不要電磁波を抑制する電磁シールドを施す。
【選択図】 図１
【解決手段】多層プリント配線板１０に於いて、外部インタフェースコネクタ２０の信号パターンを通す層を除いた、すべての層の上記コネクタ実装部の直下とその周辺部にグランドパターン１１を設ける。外部インタフェースコネクタ２０に配線される信号パターンをもつ信号層については、当該信号パターンが通る部分を除いて上記同様に上記コネクタ実装部の直下とその周辺部にグランドパターン１１を設ける。これら各層のグランドパターン１１，１１，…により、基板側面から放射される不要電磁波を抑制する電磁シールドを施す。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばコンピュータ等の電子機器に用いられる多層回路基板および同基板の電磁シールド方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ等の情報処理機器に於いては、高速データ処理並びにこれに伴う大電力化等により機器の外部へ放射される不要電磁波が益々増大する傾向にある。この不要電磁波の放射を抑制するために従来では種々の対策が施されている（例えば、特許文献１参照）。
【０００３】
しかしながらこの種情報処理機器に於いては、外部インタフェース機構を必要とし、通常はこの外部インタフェース機構が多層プリント配線板の表層の信号層にパターン接続されて設けられる。
【０００４】
【特許文献１】
特開平１１−５４９４４号公報
【０００５】
【発明が解決しようとする課題】
上記したように、外部インタフェース機構が多層プリント配線板の表層の信号層にパターン接続されて設けられる構成では、外部インタフェース機構を設けた信号層から放射される不要電磁波、並びに上記信号層へ侵入する不要電磁波を抑制する有効な手段が必要とされる。
【０００６】
本発明は上記実情に鑑みなされたもので、信号層から放射される不要電磁波並びに信号層へ侵入する不要電磁波を経済的に有利な構成で効果的に抑制することのできる多層回路基板および同基板の電磁シールド方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、表層に外部インタフェース部品の実装部を設けた多層回路基板に於いて、信号層の周面部分を有効に活用して、信号層から放射される不要電磁波並びに信号層へ侵入する不要電磁波を経済的に有利な構成で効果的に抑制したもので、前記実装部に配線する信号パターンを設けた層を除く所定の層の少なくとも前記実装部の直下にグランドパターンを設けたことを特徴とする。
【０００８】
このような基板構成により、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。さらに、前記外部インタフェース部品の実装部に配線される所定の信号パターンに沿ってグランドパターンを配設することで、不要電磁波の放射並びに侵入をより効果的に抑制できる。
【０００９】
また、本発明は、電源層とグランド層と信号層とを積層した多層回路基板に於いて、信号層の周面部分を有効に活用して、信号層から放射される不要電磁波並びに信号層へ侵入する不要電磁波を経済的に有利な構成で効果的に抑制したもので、前記基板を構成する信号層に、信号パターンを囲うグランドパターンを設けたことを特徴とする。この信号パターンを囲うグランドパターンは、表層の信号層と内層の信号層とを用いて形成される。若しくは、内層に設けた少なくとも一つの信号層により形成される。
【００１０】
このように複数の信号層を用いて信号パターンを囲うグランドパターンを設けることで、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。先ず図１および図２を参照して本発明の第１実施形態を説明する。図１は本発明の第１実施形態に於ける多層プリント配線板の要部のパターン構造を示す図、図２は図１のＡ−Ａ線に沿う断面図である。
【００１２】
この第１実施形態は、表層に外部インタフェース部品の実装部を設けた多層プリント配線板に於いて、上記実装部に配線する信号パターンを設けた層を除くすべての層の上記実装部の直下とその周辺にグランドパターンを設けたパターン構造を特徴とする。
【００１３】
本発明の第１実施形態は、図１および図２に示すように、多層プリント配線板１０に於いて、電磁波を放出し易い構造となっている外部インタフェースコネクタ２０の信号パターンを通す層（信号層）を除いた、すべての層の上記コネクタ実装部の直下とその周辺部に、グランドパターン１１を設ける。また上記外部インタフェースコネクタ２０に配線される信号パターンをもつ信号層については、当該信号パターンが通る部分を除いて上記同様に上記コネクタ実装部の直下とその周辺部にグランドパターン１１を設ける。これらの各グランドパターン１１，１１，…は、各層毎のパターン形成時に於いて同時にパターン形成される。ここでは外部インタフェースコネクタ２０の信号パターンを通す層（信号層）を含めた各層に於いて、上記コネクタ実装部の直下から当該コネクタ実装部の幅方向に延出して基板外周に沿うようにグランドパターン１１を設けている。
【００１４】
このグランドパターン１１は、多層グランド間接続スルーホール１２を介して、グランド層１３のグランドパターン（ベタパターン）に接続される。若しくは図２に示すように、外部インタフェースコネクタ２０のグランドピン２１が挿入される端子挿入用のスルーホール１４を介して、グランド層１３のグランドパターンに接続される。尚、上記多層グランド間接続スルーホール１２，１２，…、および端子挿入用のスルーホール１４により上記各グランドパターン１１，１１，…をグランド層１３のグランドパターンに接続することも勿論可能である。これにより上記各グランドパターン１１，１１，…は、回路部品が実装された基板上に於いてグランド（ＧＮＤ）電位に保持される。
【００１５】
このグランド電位に保持された各層のグランドパターン１１，１１，…により、コネクタ実装面の延長方向に対して電磁シールドが施され、これにより外部インタフェースコネクタ２０の実装部分に於ける基板側面から放射される不要電磁波を効果的に抑制できる。この際、上記各層のグランドパターン１１，１１，…は、それぞれ各層毎に形成される信号パターン等と同時に形成されることから、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。
【００１６】
また、この実施形態では、上記外部インタフェースコネクタ２０に配線される所定の信号パターン１６に沿って、グランドパターン１７を設ける。さらに、所定の信号パターン１８を外来ノイズからガードするためのグランドパターン１９を設ける。これにより、上記信号パターン１６，１８から放射される電磁波ノイズを抑制できるとともに、上記信号パターン１６，１８へ侵入する電磁波ノイズを抑制できる。
【００１７】
図３は本発明の第２実施形態に於ける多層プリント配線板の要部のパターン構造を示したもので、ここでは、多層プリント配線板３０の板端の全層にグランドパターン３１，３１…を設けて、これら各層に設けたグランドパターン３１，３１…をそれぞれ多層グランド間接続スルーホール３２，３２，…で相互に接続し、グランド（ＧＮＤ）接続している。これにより、多層プリント配線板３０の板面に沿う方向に対しての不要電磁波の放射（輻射）並びに侵入を抑制している。また、内層の信号層に於いて、当該層のすべての信号パターン３３，３３，…を囲うようにグランドパターン３１，３１…を設けることで、当該信号層からの不要電磁波の放射並びに信号層への不要電磁波の侵入を抑制している。さらに、各層毎に電源パターン３４，３５に隣接してグランドパターン３１，３１…を設けることで、電源パターンを含めた不要電磁波によるノイズ対策を施している。このような第２実施形態の構成に於いてもグランドパターン３１，３１，…、および上記各スルーホール３２，３２，…は、それぞれ各層毎に形成されるパターンおよびスルーホールと同時に形成されることから、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。
【００１８】
図４は本発明の第３実施形態に於ける多層プリント配線板の要部のパターン構造を示したもので、ここでは、多層プリント配線板４０の全層に於いて、その板面を囲うように周縁にグランドパターン４１を設ける。この際、外部インタフェースコネクタ５０に配線される信号パターンをもつ信号層については、当該信号パターンが通る部分を除いて上記同様にグランドパターン４１を設ける。これら各層のグランドパターン４１，４１，…は、多層グランド間接続スルーホール４２により相互に接続されグランド層に接続される。さらに、上記各層のグランドパターン４１，４１，…は、筐体接続グランドスルーホール４３を介して機器筐体６０のシールド部材に接続される。
【００１９】
このように、多層プリント配線板４０の全層に、その板面を囲うように周縁にグランドパターン４１を設け、これら各層のグランドパターン４１，４１，…を狭ピッチで設けた多層グランド間接続スルーホール４２，４２，…により相互に接続するとともに、筐体接続グランドスルーホール４３を介して機器筐体６０のシールド部材に接続することで、ペースとカバーで構成される筐体の嵌合部分に例え隙間ができても、多層プリント配線板４０と機器筐体６０との間に、上記各層のグランドパターン４１，４１，…と多層グランド間接続スルーホール４２，４２，…により形成される電磁シールド壁により、多層プリント配線板４０から筐体外部へ放射される不要電磁波を著しく減衰できるとともに、筐体外部から多層プリント配線板４０に侵入する不要電磁波を抑制できる。
【００２０】
図５乃至図８はそれぞれ上記各実施形態の具体的な適用例を示したもので、図５は表層の信号層、図６乃至図８はそれぞれ内層の信号層である。電源層およびグランド層は省略している。ここでは複数の信号層を備えた多層プリント配線板に於いて、表層の信号層７０ａに外部インタフェースコネクタ７２の実装部７３を設け、内層の信号層７０ｂ，７０ｃ，７０ｄに、上記コネクタ実装部７３の直下を含んで、板面を囲うように、基板周縁にグランドパターン７５ｂ，７５ｃ，７５ｄを設けている。また、表層の信号層７０ａに於いても許される範囲で板面を囲うように、基板周縁にグランドパターン７５ａを設けている。これら各信号層７０ａ，７０ｂ，７０ｃ，７０ｄに設けられたグランドパターン７５ａ，７５ｂ，７５ｃ，７５ｄは、ここでは部品実装用のスルーホールを用いた多層グランド間接続スルーホール７６，７６，…により相互に接続され、図示しないグランド層に接続される。
【００２１】
上記した図５乃至図８に示す信号層７０ａ，７０ｂ，７０ｃ，７０ｄを含んだ多層プリント配線板に於いても、上記各信号層７０ａ，７０ｂ，７０ｃ，７０ｄのグランドパターン７５ａ，７５ｂ，７５ｃ，７５ｄは、それぞれ各層毎の信号パターン形成時に於いて同時に形成されることから、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。
【００２２】
【発明の効果】
以上詳記したように本発明によれば、多層回路基板に於いて、信号層から放射される不要電磁波並びに信号層へ侵入する不要電磁波を経済的に有利な構成で効果的に抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に於ける多層プリント配線板の要部のパターン構造を示す図。
【図２】上記図１のＡ−Ａ線に沿う断面図。
【図３】本発明の第２実施形態に於ける多層プリント配線板の要部のパターン構造を示す図。
【図４】本発明の第２実施形態に於ける多層プリント配線板の要部のパターン構造を示す図。
【図５】上記各実施形態の具体的な適用例を示す図。
【図６】上記各実施形態の具体的な適用例を示す図。
【図７】上記各実施形態の具体的な適用例を示す図。
【図８】上記各実施形態の具体的な適用例を示す図。
【符号の説明】
１０，３０，４０…多層プリント配線板、１１，３１，４１…グランドパターン、１２，３２，４２，７６…多層グランド間接続スルーホール、１３…グランド層、１４…端子挿入用のスルーホール、１６，１８，３３…信号パターン、１７，１９…グランドパターン、２０，５０，７２…外部インタフェースコネクタ、３４，３５…電源パターン、４３…筐体接続グランドスルーホール、７０ａ，７０ｂ，７０ｃ，７０ｄ…信号層、７３…コネクタ実装部、７５ａ，７５ｂ，７５ｃ，７５ｄ…グランドパターン。
【発明の属する技術分野】
本発明は、例えばコンピュータ等の電子機器に用いられる多層回路基板および同基板の電磁シールド方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ等の情報処理機器に於いては、高速データ処理並びにこれに伴う大電力化等により機器の外部へ放射される不要電磁波が益々増大する傾向にある。この不要電磁波の放射を抑制するために従来では種々の対策が施されている（例えば、特許文献１参照）。
【０００３】
しかしながらこの種情報処理機器に於いては、外部インタフェース機構を必要とし、通常はこの外部インタフェース機構が多層プリント配線板の表層の信号層にパターン接続されて設けられる。
【０００４】
【特許文献１】
特開平１１−５４９４４号公報
【０００５】
【発明が解決しようとする課題】
上記したように、外部インタフェース機構が多層プリント配線板の表層の信号層にパターン接続されて設けられる構成では、外部インタフェース機構を設けた信号層から放射される不要電磁波、並びに上記信号層へ侵入する不要電磁波を抑制する有効な手段が必要とされる。
【０００６】
本発明は上記実情に鑑みなされたもので、信号層から放射される不要電磁波並びに信号層へ侵入する不要電磁波を経済的に有利な構成で効果的に抑制することのできる多層回路基板および同基板の電磁シールド方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、表層に外部インタフェース部品の実装部を設けた多層回路基板に於いて、信号層の周面部分を有効に活用して、信号層から放射される不要電磁波並びに信号層へ侵入する不要電磁波を経済的に有利な構成で効果的に抑制したもので、前記実装部に配線する信号パターンを設けた層を除く所定の層の少なくとも前記実装部の直下にグランドパターンを設けたことを特徴とする。
【０００８】
このような基板構成により、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。さらに、前記外部インタフェース部品の実装部に配線される所定の信号パターンに沿ってグランドパターンを配設することで、不要電磁波の放射並びに侵入をより効果的に抑制できる。
【０００９】
また、本発明は、電源層とグランド層と信号層とを積層した多層回路基板に於いて、信号層の周面部分を有効に活用して、信号層から放射される不要電磁波並びに信号層へ侵入する不要電磁波を経済的に有利な構成で効果的に抑制したもので、前記基板を構成する信号層に、信号パターンを囲うグランドパターンを設けたことを特徴とする。この信号パターンを囲うグランドパターンは、表層の信号層と内層の信号層とを用いて形成される。若しくは、内層に設けた少なくとも一つの信号層により形成される。
【００１０】
このように複数の信号層を用いて信号パターンを囲うグランドパターンを設けることで、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。先ず図１および図２を参照して本発明の第１実施形態を説明する。図１は本発明の第１実施形態に於ける多層プリント配線板の要部のパターン構造を示す図、図２は図１のＡ−Ａ線に沿う断面図である。
【００１２】
この第１実施形態は、表層に外部インタフェース部品の実装部を設けた多層プリント配線板に於いて、上記実装部に配線する信号パターンを設けた層を除くすべての層の上記実装部の直下とその周辺にグランドパターンを設けたパターン構造を特徴とする。
【００１３】
本発明の第１実施形態は、図１および図２に示すように、多層プリント配線板１０に於いて、電磁波を放出し易い構造となっている外部インタフェースコネクタ２０の信号パターンを通す層（信号層）を除いた、すべての層の上記コネクタ実装部の直下とその周辺部に、グランドパターン１１を設ける。また上記外部インタフェースコネクタ２０に配線される信号パターンをもつ信号層については、当該信号パターンが通る部分を除いて上記同様に上記コネクタ実装部の直下とその周辺部にグランドパターン１１を設ける。これらの各グランドパターン１１，１１，…は、各層毎のパターン形成時に於いて同時にパターン形成される。ここでは外部インタフェースコネクタ２０の信号パターンを通す層（信号層）を含めた各層に於いて、上記コネクタ実装部の直下から当該コネクタ実装部の幅方向に延出して基板外周に沿うようにグランドパターン１１を設けている。
【００１４】
このグランドパターン１１は、多層グランド間接続スルーホール１２を介して、グランド層１３のグランドパターン（ベタパターン）に接続される。若しくは図２に示すように、外部インタフェースコネクタ２０のグランドピン２１が挿入される端子挿入用のスルーホール１４を介して、グランド層１３のグランドパターンに接続される。尚、上記多層グランド間接続スルーホール１２，１２，…、および端子挿入用のスルーホール１４により上記各グランドパターン１１，１１，…をグランド層１３のグランドパターンに接続することも勿論可能である。これにより上記各グランドパターン１１，１１，…は、回路部品が実装された基板上に於いてグランド（ＧＮＤ）電位に保持される。
【００１５】
このグランド電位に保持された各層のグランドパターン１１，１１，…により、コネクタ実装面の延長方向に対して電磁シールドが施され、これにより外部インタフェースコネクタ２０の実装部分に於ける基板側面から放射される不要電磁波を効果的に抑制できる。この際、上記各層のグランドパターン１１，１１，…は、それぞれ各層毎に形成される信号パターン等と同時に形成されることから、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。
【００１６】
また、この実施形態では、上記外部インタフェースコネクタ２０に配線される所定の信号パターン１６に沿って、グランドパターン１７を設ける。さらに、所定の信号パターン１８を外来ノイズからガードするためのグランドパターン１９を設ける。これにより、上記信号パターン１６，１８から放射される電磁波ノイズを抑制できるとともに、上記信号パターン１６，１８へ侵入する電磁波ノイズを抑制できる。
【００１７】
図３は本発明の第２実施形態に於ける多層プリント配線板の要部のパターン構造を示したもので、ここでは、多層プリント配線板３０の板端の全層にグランドパターン３１，３１…を設けて、これら各層に設けたグランドパターン３１，３１…をそれぞれ多層グランド間接続スルーホール３２，３２，…で相互に接続し、グランド（ＧＮＤ）接続している。これにより、多層プリント配線板３０の板面に沿う方向に対しての不要電磁波の放射（輻射）並びに侵入を抑制している。また、内層の信号層に於いて、当該層のすべての信号パターン３３，３３，…を囲うようにグランドパターン３１，３１…を設けることで、当該信号層からの不要電磁波の放射並びに信号層への不要電磁波の侵入を抑制している。さらに、各層毎に電源パターン３４，３５に隣接してグランドパターン３１，３１…を設けることで、電源パターンを含めた不要電磁波によるノイズ対策を施している。このような第２実施形態の構成に於いてもグランドパターン３１，３１，…、および上記各スルーホール３２，３２，…は、それぞれ各層毎に形成されるパターンおよびスルーホールと同時に形成されることから、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。
【００１８】
図４は本発明の第３実施形態に於ける多層プリント配線板の要部のパターン構造を示したもので、ここでは、多層プリント配線板４０の全層に於いて、その板面を囲うように周縁にグランドパターン４１を設ける。この際、外部インタフェースコネクタ５０に配線される信号パターンをもつ信号層については、当該信号パターンが通る部分を除いて上記同様にグランドパターン４１を設ける。これら各層のグランドパターン４１，４１，…は、多層グランド間接続スルーホール４２により相互に接続されグランド層に接続される。さらに、上記各層のグランドパターン４１，４１，…は、筐体接続グランドスルーホール４３を介して機器筐体６０のシールド部材に接続される。
【００１９】
このように、多層プリント配線板４０の全層に、その板面を囲うように周縁にグランドパターン４１を設け、これら各層のグランドパターン４１，４１，…を狭ピッチで設けた多層グランド間接続スルーホール４２，４２，…により相互に接続するとともに、筐体接続グランドスルーホール４３を介して機器筐体６０のシールド部材に接続することで、ペースとカバーで構成される筐体の嵌合部分に例え隙間ができても、多層プリント配線板４０と機器筐体６０との間に、上記各層のグランドパターン４１，４１，…と多層グランド間接続スルーホール４２，４２，…により形成される電磁シールド壁により、多層プリント配線板４０から筐体外部へ放射される不要電磁波を著しく減衰できるとともに、筐体外部から多層プリント配線板４０に侵入する不要電磁波を抑制できる。
【００２０】
図５乃至図８はそれぞれ上記各実施形態の具体的な適用例を示したもので、図５は表層の信号層、図６乃至図８はそれぞれ内層の信号層である。電源層およびグランド層は省略している。ここでは複数の信号層を備えた多層プリント配線板に於いて、表層の信号層７０ａに外部インタフェースコネクタ７２の実装部７３を設け、内層の信号層７０ｂ，７０ｃ，７０ｄに、上記コネクタ実装部７３の直下を含んで、板面を囲うように、基板周縁にグランドパターン７５ｂ，７５ｃ，７５ｄを設けている。また、表層の信号層７０ａに於いても許される範囲で板面を囲うように、基板周縁にグランドパターン７５ａを設けている。これら各信号層７０ａ，７０ｂ，７０ｃ，７０ｄに設けられたグランドパターン７５ａ，７５ｂ，７５ｃ，７５ｄは、ここでは部品実装用のスルーホールを用いた多層グランド間接続スルーホール７６，７６，…により相互に接続され、図示しないグランド層に接続される。
【００２１】
上記した図５乃至図８に示す信号層７０ａ，７０ｂ，７０ｃ，７０ｄを含んだ多層プリント配線板に於いても、上記各信号層７０ａ，７０ｂ，７０ｃ，７０ｄのグランドパターン７５ａ，７５ｂ，７５ｃ，７５ｄは、それぞれ各層毎の信号パターン形成時に於いて同時に形成されることから、電磁シールドのための特殊な部材並びに技術を必要とせず、簡単かつ安価な構成で容易に基板側面から放射される不要電磁波を効果的に抑制できる。
【００２２】
【発明の効果】
以上詳記したように本発明によれば、多層回路基板に於いて、信号層から放射される不要電磁波並びに信号層へ侵入する不要電磁波を経済的に有利な構成で効果的に抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に於ける多層プリント配線板の要部のパターン構造を示す図。
【図２】上記図１のＡ−Ａ線に沿う断面図。
【図３】本発明の第２実施形態に於ける多層プリント配線板の要部のパターン構造を示す図。
【図４】本発明の第２実施形態に於ける多層プリント配線板の要部のパターン構造を示す図。
【図５】上記各実施形態の具体的な適用例を示す図。
【図６】上記各実施形態の具体的な適用例を示す図。
【図７】上記各実施形態の具体的な適用例を示す図。
【図８】上記各実施形態の具体的な適用例を示す図。
【符号の説明】
１０，３０，４０…多層プリント配線板、１１，３１，４１…グランドパターン、１２，３２，４２，７６…多層グランド間接続スルーホール、１３…グランド層、１４…端子挿入用のスルーホール、１６，１８，３３…信号パターン、１７，１９…グランドパターン、２０，５０，７２…外部インタフェースコネクタ、３４，３５…電源パターン、４３…筐体接続グランドスルーホール、７０ａ，７０ｂ，７０ｃ，７０ｄ…信号層、７３…コネクタ実装部、７５ａ，７５ｂ，７５ｃ，７５ｄ…グランドパターン。
Claims (11)
- 外部インタフェース部品の実装部が設けられた第１の層と、前記実装部に配線する信号パターンが設けられた第２の層と、
前記第１の層の下に設けられ、前記実装部の直下にグランドパターンが設けられた第３の層と
を具備することを特徴とする多層回路基板。 - 前記実装部に配線する信号パターンを設けた層を除くすべての層に前記グランドパターンを設けた請求項１記載の多層回路基板。
- 前記グランドパターンを層の周面に延出させて信号層をグランドパターンにより囲ったことを特徴とする請求項１記載の多層回路基板。
- 前記実装部に配線される所定の信号パターンに沿ってグランドパターンを設けたことを特徴とする請求項１記載の多層回路基板。
- 電源層とグランド層と複数の信号層とを積層した多層回路基板に於いて、 前記電源層と前記各信号層との各周面にグランドパターンを設け、前記電源層と前記各信号層に設けた前記各層のグランドパターンのすべてをグランドスルーホールで前記グランド層に接続して、基板全体を前記各グランドパターンでシールドしたことを特徴とする多層回路基板。
- 前記グランドパターンは、表層の信号層と内層の信号層とを用いて形成される請求項５記載の多層回路基板。
- 前記グランドパターンは、内層に設けた少なくとも一つの信号層により形成される請求項５記載の多層回路基板。
- 前記グランドパターンは、前記グランド層に接続される複数のスルーホールを用いて形成される請求項６記載の多層回路基板。
- 外部インタフェース部品の実装部及び前記実装部に配線する信号パターンが設けられた第１の基板と、
前記第１の基板の下に設けられ、前記実装部の直下に第１のグランドパターンが設けられた第２の基板と、
前記第１の基板と前記第２の基板とを貫くスルーホールとを具備し、
前記第２の基板は、その縁部に第２のグランドパターンが設けられており、前記第１の基板と前記第２のグランドパターンとは前記スルーホールを介して電気的に接続されていること
を具備することを特徴とする多層回路基板。 - 表層の所定の辺部に外部インタフェース部品の実装部を設けた多層回路基板の電磁シールド方法であって、
前記実装部に配線する信号パターンを設けた層を除く所定の層の少なくとも前記実装部の直下にグランドパターンを設けたことを特徴とする多層回路基板の電磁シールド方法。 - 前記実装部に配線する信号パターンを設けた層に、所定の前記信号パターンに沿ってグランドパターンを設けたことを特徴とする請求項１０記載の多層回路基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003092357A JP2004303812A (ja) | 2003-03-28 | 2003-03-28 | 多層回路基板および同基板の電磁シールド方法 |
| TW093107799A TW200501845A (en) | 2003-03-28 | 2004-03-23 | Multi-layered circuit board and electromagnetic shielding method for the multi-layered circuit board |
| CNA2004100632008A CN1551713A (zh) | 2003-03-28 | 2004-03-26 | 多层电路板和多层电路板的电磁屏蔽方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003092357A JP2004303812A (ja) | 2003-03-28 | 2003-03-28 | 多層回路基板および同基板の電磁シールド方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004303812A true JP2004303812A (ja) | 2004-10-28 |
Family
ID=33405480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003092357A Pending JP2004303812A (ja) | 2003-03-28 | 2003-03-28 | 多層回路基板および同基板の電磁シールド方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004303812A (ja) |
| CN (1) | CN1551713A (ja) |
| TW (1) | TW200501845A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109248A (ja) * | 2008-10-31 | 2010-05-13 | Mitsubishi Electric Corp | 回路基板および電子機器 |
| JP2012038911A (ja) * | 2010-08-06 | 2012-02-23 | Jtekt Corp | 多層回路基板 |
| JP2014013847A (ja) * | 2012-07-05 | 2014-01-23 | Keihin Corp | 電子制御基板 |
| KR20140076436A (ko) * | 2012-12-12 | 2014-06-20 | 엘지이노텍 주식회사 | 인쇄회로기판 |
| CN104144598A (zh) * | 2013-05-08 | 2014-11-12 | 鸿富锦精密工业（深圳）有限公司 | 屏蔽罩与电路板固定结构 |
| JP2019515504A (ja) * | 2016-05-02 | 2019-06-06 | エルジー イノテック カンパニー リミテッド | 印刷回路基板およびこれを含む電子部品パッケージ |
| KR20200012153A (ko) * | 2018-07-26 | 2020-02-05 | 삼성전자주식회사 | 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101576665A (zh) | 2008-05-09 | 2009-11-11 | 群康科技(深圳)有限公司 | 液晶显示面板 |
| CN102271455A (zh) * | 2010-06-03 | 2011-12-07 | 鸿富锦精密工业（深圳）有限公司 | 电路板 |
| KR102060739B1 (ko) * | 2017-07-03 | 2019-12-31 | (주)잉크테크 | 전자파 차폐 기능을 갖는 회로기판과 이의 제조방법 및 이를 이용한 평판 케이블 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03241790A (ja) * | 1990-02-20 | 1991-10-28 | Hitachi Maxell Ltd | 多層回路基板 |
| JPH05343554A (ja) * | 1992-06-08 | 1993-12-24 | Shinko Electric Ind Co Ltd | 高周波用配線基板 |
| JPH08242078A (ja) * | 1994-12-07 | 1996-09-17 | Sony Corp | プリント基板 |
| JP2000183541A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Iyo System Engineering Kk | 多層プリント基板 |
| JP2000286587A (ja) * | 1999-03-30 | 2000-10-13 | Matsushita Electric Ind Co Ltd | 外部ケーブル接続用コネクタ部の電磁シールド構造 |
| JP2002290058A (ja) * | 2001-01-17 | 2002-10-04 | Canon Inc | 多層プリント配線板 |
-
2003
- 2003-03-28 JP JP2003092357A patent/JP2004303812A/ja active Pending
-
2004
- 2004-03-23 TW TW093107799A patent/TW200501845A/zh unknown
- 2004-03-26 CN CNA2004100632008A patent/CN1551713A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03241790A (ja) * | 1990-02-20 | 1991-10-28 | Hitachi Maxell Ltd | 多層回路基板 |
| JPH05343554A (ja) * | 1992-06-08 | 1993-12-24 | Shinko Electric Ind Co Ltd | 高周波用配線基板 |
| JPH08242078A (ja) * | 1994-12-07 | 1996-09-17 | Sony Corp | プリント基板 |
| JP2000183541A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Iyo System Engineering Kk | 多層プリント基板 |
| JP2000286587A (ja) * | 1999-03-30 | 2000-10-13 | Matsushita Electric Ind Co Ltd | 外部ケーブル接続用コネクタ部の電磁シールド構造 |
| JP2002290058A (ja) * | 2001-01-17 | 2002-10-04 | Canon Inc | 多層プリント配線板 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109248A (ja) * | 2008-10-31 | 2010-05-13 | Mitsubishi Electric Corp | 回路基板および電子機器 |
| JP2012038911A (ja) * | 2010-08-06 | 2012-02-23 | Jtekt Corp | 多層回路基板 |
| JP2014013847A (ja) * | 2012-07-05 | 2014-01-23 | Keihin Corp | 電子制御基板 |
| KR20140076436A (ko) * | 2012-12-12 | 2014-06-20 | 엘지이노텍 주식회사 | 인쇄회로기판 |
| KR102053828B1 (ko) * | 2012-12-12 | 2019-12-09 | 엘지이노텍 주식회사 | 인쇄회로기판 |
| CN104144598A (zh) * | 2013-05-08 | 2014-11-12 | 鸿富锦精密工业（深圳）有限公司 | 屏蔽罩与电路板固定结构 |
| JP2019515504A (ja) * | 2016-05-02 | 2019-06-06 | エルジー イノテック カンパニー リミテッド | 印刷回路基板およびこれを含む電子部品パッケージ |
| KR20200012153A (ko) * | 2018-07-26 | 2020-02-05 | 삼성전자주식회사 | 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
| KR102616482B1 (ko) * | 2018-07-26 | 2023-12-26 | 삼성전자주식회사 | 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1551713A (zh) | 2004-12-01 |
| TW200501845A (en) | 2005-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5437558B2 (ja) | プリント基板の電磁ノイズ対策構造 | |
| JP2001160663A (ja) | 回路基板 | |
| JP2009158838A (ja) | 電子機器 | |
| JP2004303812A (ja) | 多層回路基板および同基板の電磁シールド方法 | |
| US5955704A (en) | Optimal PWA high density routing to minimize EMI substrate coupling in a computer system | |
| JP2005268428A (ja) | 基板の電磁シールド構造 | |
| CN107396621B (zh) | 用于电子装置的电磁屏蔽件 | |
| JPH08125373A (ja) | 電子機器 | |
| JP5872113B2 (ja) | 電子機器 | |
| JP2007088102A (ja) | プリント基板 | |
| JPH11220263A (ja) | プリント配線板 | |
| JPH09269846A (ja) | Ｅｍｉ対策回路 | |
| US20070075418A1 (en) | Emi shielding device for pcb | |
| JP2000183533A (ja) | 低ｅｍｉ多層回路基板及び電気・電子機器 | |
| KR100512738B1 (ko) | 인쇄회로기판 및 이를 사용하는 전자기기 | |
| JP2005302799A (ja) | 多層プリント配線板 | |
| JPH08139488A (ja) | 電子回路の磁気シールド | |
| JP2001210922A (ja) | プリント配線板およびプリント配線板実装構造 | |
| JP2002076538A (ja) | 電磁障害を低減したプリント配線板及びそれを使用した電子機器 | |
| JP2009259874A (ja) | 電子機器及びそのノイズ遮蔽方法 | |
| JP2938559B2 (ja) | 光プリンタ | |
| JP2005085847A (ja) | プリント配線板を取り囲む筐体構造及び電子機器の回路実装ユニット | |
| JP3678658B2 (ja) | Ｅｍｉ対策用電源ケーブルコネクタ | |
| JP2614034B2 (ja) | プリント配線板 | |
| JPH11112115A (ja) | プリント配線板の部品搭載方法及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061107 |