JP2005302799A - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP2005302799A JP2005302799A JP2004112747A JP2004112747A JP2005302799A JP 2005302799 A JP2005302799 A JP 2005302799A JP 2004112747 A JP2004112747 A JP 2004112747A JP 2004112747 A JP2004112747 A JP 2004112747A JP 2005302799 A JP2005302799 A JP 2005302799A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- layer
- signal
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】 多層プリント配線板において、内層配線の電磁雑音の放射を抑圧すると共に、外部もしくは、他の配線からの誘導による電磁雑音の影響を大幅に低減する。
【解決手段】 多層プリント配線板において、内層に配置された信号線の上下の層にグランドもしくは、電源電位に固定した配線を配置し、さらに信号線と同層の両側もしくは、片側にグランドもしくは電源電位に固定された、シールド用ストリップラインもしくは、スルーホールもしくはバイアホールを配置する。
【選択図】 図1
【解決手段】 多層プリント配線板において、内層に配置された信号線の上下の層にグランドもしくは、電源電位に固定した配線を配置し、さらに信号線と同層の両側もしくは、片側にグランドもしくは電源電位に固定された、シールド用ストリップラインもしくは、スルーホールもしくはバイアホールを配置する。
【選択図】 図1
Description
本発明は電磁環境適合性(EMC)の高い多層プリント配線板に関する。
電子機器がその意図された電磁環境の中で、機能劣化や損害を与えたり受けたりすることなく共存できるようにさまざまなEMC対策が行われている。
最も一般的な対策として、プリント配線板の層構成の変更と絶縁体厚の低減が行われるようになってきた。
パソコンのメインボードなどに数多く使われている4層プリント配線板の例を挙げ説明する。
図8は4層のプリント配線板の外形形状を、図9には絶縁体を取り除いた透視図を示している。
1は第1層、2は第2層、3は第3層、4は第4層を示し、各配線層は5,6,7の絶縁層で絶縁されている。配線層の厚さは10μmから40μm、絶縁体層の厚みは100μmから200μm程度である。
4層基板の場合、1層と4層の面に信号層を配置し、内層の2層を接地層と電源層としていた。このためプリント配線板の表面層から電磁雑音が放射されていた。
そこで、プリント配線板における放射電磁雑音特性の向上の為の対策として、プリント配線板の1層と4層の面をグランド層もしくは電源層にして、信号配線を2、3層で行うことによって、信号配線から発生した電磁ノイズを内部に閉じ込める層構成。
信号線とグランド層によって構成される電流のループ面積を小さくし、放射雑音の電界強度を低減させるため、5,6,7の絶縁層の厚みを低減させる。
等の方法が採用されてきた。
例えば、先行技術としては、特開平8−148832がある。
特開平8−148832号公報
図10にプリント配線板の1層と4層の面をグランド層にして、プリント配線板の3層の信号配線を基板のエッジに配線した場合に発生する電気力線を示す。同図において8は信号配線、11は電気力線を示す。
プリント配線板の表と裏をグランド電源層で覆った場合、基板の表裏方向からの放射電磁雑音は大幅に低減させることが可能であるが、プリント配線板のエッジ部に信号配線を配置したような場合には、高周波的には開口部がスロットアンテナを形成する。したがって、基板の端面方向からの放射電磁雑音が問題となる。
図11に信号配線の配置をプリント配線板のエッジから大きく内側にした場合の電気力線の様子を示す。信号配線8から発生した電気力線のほとんどがプリント配線板の中で閉じ込められていることが分かる。
一般的にこのように高速信号を内層に配線する場合には、基板のグランドもしくは電源層のエッジから、絶縁層の厚みの20倍から100倍の距離を置いて配線することによって多層基板の外側に漏れ出す電気力線を減少させるこことができる。したがって、放射雑音がほとんど放射されないプリント配線板が実現可能である。しかし、多層基板の層間の絶縁層厚は100〜200μm程度ある為、基板の内層周辺部は先のルールを適用すると、信号配線の外側に2〜20mm程度の配線禁止領域が発生してしまう。これは特に小型化を要求される機器のプリント配線板設計時の問題点となっていた。
また、放射電磁雑音の強度は周波数の2乗と電流と電流のループ面積に比例する。したがって、プリント配線板の絶縁層の厚みの低減は電流ループ面積を小さくすることから放射電磁雑音の低減の為には非常に有効な対策である。
しかし、プリント配線板絶縁層の厚みを低減させた場合、プリント配線板の厚さが薄くなり、剛性が低くなる。このため、プリント配線板の配線の断線、基板の割れ等も問題となってきている。
本発明の目的は、剛性が高く、サイズが小さく、放射電磁雑音を大幅に低減させるプリント配線板を提供することにある。
多層プリント配線板において内層に配置された信号線の上下の層にグランドもしくは電源電位に固定した配線を配置し、さらに信号線と同層の両側もしくは片側にグランドもしくは電源電位に接続されたシールド用ストリップラインもしくはスルーホール、もしくはバイアホールを配置したことによって電磁雑音の放射を防止する機能を備えた事を特徴とするものである。
また、このようにシールド用ストリップラインもしくはスルーホール、もしくはバイアホールを備えることによって外部もしくはプリント配線板内の他の配線からの誘導による電磁雑音の影響も大幅に低減することが可能となる。
以上説明したように本発明によれば、多層プリント配線板において内層に配置された信号線の上下の層にグランドもしくは電源電位に固定した配線を配置し、さらに信号線と同層の両側もしくは片側にグランドもしくは電源電位に接続されたシールド用ストリップラインを配置することによって電磁雑音の放射を防止できる。
また、このようにシールド電極を備えることによって外部もしくはプリント配線板内の他の配線からの誘導による電磁雑音の影響を大幅に低減することが可能である。
これらの効果を、プリント配線板の厚みや、サイズの大幅な変更を伴わずに実現できる。さらに、導電性ペースト等の利用によってより完全なシールドが実現できる。
以下、本発明の実施の形態について図面を用いて説明する。
図1は、本発明の実施の形態に係る多層プリント配線板の透視図である。同図において1は第1層、2は第2層、8および9は第3層、4は第4層の導電層であり、8は信号配線、9はシールド配線、12はシールド配線の電位をグランドに固定する為のスルーホールを示す。
図2に図1の構成において、信号配線8から発生する電気力線の様子を示す。信号配線がプリント配線板のエッジ付近に配置されているのにもかかわらず、信号配線から発生した電気力線はシールド配線9および第1層および第4層のグランド層によってプリント配線板の中に閉じ込められていることが分かる。
一般に信号配線を並行して配置すると、信号配線の特性インピーダンスの変化があるが、本実施例において、配線幅をWとするとシールド配線との間隔を2W取ることによって、信号配線のインピーダンスに与える影響を5%程度に低減できる。
したがって信号配線幅が0.15mmの場合は、信号配線の片側に必要な領域は0.45mm程度となり、小型のプリント配線板で信号配線の定数を変更することなしに、放射電磁雑音を大幅に低減させることが可能となる。
また、信号配線に流れる信号の高調波とによってシールド配線が共振することを防止する為には、図1のスルーホールの間隔Tpは、信号配線に伝送される信号の最高高調波周波数の波長の1/2以下でなければならない。したがって下記に示す関係式が成り立つ。
λ:最大高調波の波長
εr:プリント配線板の比誘電率
C:3×108(m/s)
ここで、100MHzのクロックを信号配線に伝送した場合のスルーホールの間隔を求めてみる。
一般的に矩形波には3〜10倍程度の高調波成分が含まれる必要がある為
fm=1GHzとして計算すると、
必要なスルーホールの最大ピッチは64mmとなる。
fm=1GHzとして計算すると、
必要なスルーホールの最大ピッチは64mmとなる。
以下に本発明による第2の実施例を図7を用いて説明する。
図3は、本発明の第2の実施の形態に係る多層プリント配線板の透視図である。同図において1は第1層、2は第2層、8は第3層、4は第4層の導電層であり、8は信号配線、12はシールド配線の代替のスルーホールを示す。
図4に図3の構成において、信号配線8から発生する電気力線の様子をプリント配線板の厚み方向から見た図を示す。信号配線から発生した電気力線はスルーホール12プリント配線板の中に閉じ込められていることが分かる。
プリント配線板の厚みは信号配線に伝送される信号の最高高調波周波数の波長に対して十分小さいので、スルーホールの間隔Tpを、信号配線に伝送される信号の最高高調波周波数の波長の1/2以下にすることによって、最高高調波周波数以下の周波数の信号を遮断することができる。したがって下記に示す関係式が成り立つ。
λ:最大高調波の波長
εr:プリント配線板の比誘電率
C:3×108(m/s)
ここで、100MHzのクロック信号配線に伝送した場合のスルーホールの間隔を求めてみる。
一般的に矩形波には3〜10倍程度の高調波成分が含まれる必要がある為
fm=1GHzとして計算すると、
必要なスルーホールの最大ピッチは64mmとなる。
fm=1GHzとして計算すると、
必要なスルーホールの最大ピッチは64mmとなる。
一方、スルーホールによる信号配線の特性インピーダンスの変化は、非常に小さく無視できる。したがって、間隔はプリント配線板の製造工程能力から決定される配線基準程度まで小さくすることができる。一般的なプリント配線板においては、最小配線幅程度の間隔をとる事から、信号配線幅が0.15mmの場合は、信号配線の片側に必要な領域は0.30mm程度となる。したがって、信号配線の定数を変更することなしに、また、プリント配線板サイズに影響をほとんど与えることなく、放射電磁雑音を大幅に低減させる事ができる。
図5は、本発明の第3の実施の形態に係る多層プリント配線板の透視図である。同図において1は第1層、2は第2層、8は第3層、4は第4層の導電層であり、8は信号配線、12は導伝ペースト等の導電性物質によるシールドを示す。
グランドもしくは電源電位に固定された、導電性物質でプリント配線板の端面の全面を覆うことによって、電磁雑音の放射を防止することができる。
図6に端面の一部分をグランドもしくは電源電位に固定された、導電性物質で覆う場合を示す。
下記の関係式であらわされる間隔を守ることによって、放射電磁雑音を大幅に低減させる事ができる。
λ:最大高調波の波長
εr:プリント配線板の比誘電率
C:3×108(m)
図7は、本発明の第4の実施の形態に係る多層プリント配線板の透視図である。同図において1は第1層、2は第2層、8は第3層、4は第4層の導電層であり、8は信号配線、9はシールド配線、12はシールド配線の電位をグランドに固定する為のスルーホールを15は信号配線層の上下の層に設けたシールド配線を示す。
信号配線の上下層がグランドもしくは電源層に固定されていない場合には、図7に示すように、信号配線とシールド配線を覆うように上下の層でグランドもしくは電源配線を配置することによって、電磁雑音の放射を防止する機能とプリント配線板内の他の配線からの誘導による電磁雑音の影響も大幅に低減することが可能となる。
図3で示したように、シールド配線とスルーホール、もしくはバイアホールの構成は、シールド配線を省略したスルーホール、もしくはバイアホールのみの構成をとっても良い。
1 プリント配線板の第1層
2 プリント配線板の第2層
3 プリント配線板の第3層
4 プリント配線板の第4層
5 プリント配線板の第1層と第2層間の絶縁層
6 プリント配線板の第2層と第3層間の絶縁層
7 プリント配線板の第3層と第4層間の絶縁層
8 信号配線
9 シールド配線
11 電気力線
12 スルーホールもしくはバイアホール
13 導電性物質によるシールド
14 導電性物質によるシールド
2 プリント配線板の第2層
3 プリント配線板の第3層
4 プリント配線板の第4層
5 プリント配線板の第1層と第2層間の絶縁層
6 プリント配線板の第2層と第3層間の絶縁層
7 プリント配線板の第3層と第4層間の絶縁層
8 信号配線
9 シールド配線
11 電気力線
12 スルーホールもしくはバイアホール
13 導電性物質によるシールド
14 導電性物質によるシールド
Claims (5)
- 多層プリント配線板において内層に配置された信号線の上下の層にグランドもしくは電源電位に固定した配線を配置し、さらに信号線と同層の両側もしくは片側にグランドもしくは電源電位に接続されたシールド用ストリップラインを配置したことを特徴とする多層プリント配線板。
- 前記シールド用ストリップラインのグランドもしくは電源への接続をスルーホールもしくはバイアホールによって行った多層プリント配線板。
- 多層プリント配線板において内層に配置された信号線の上下の層にグランドもしくは電源電位に固定した配線を配置し、プリント配線板端面部分を導電性ペースト、はんだ等の導電性材料で全周もしくは一部覆った構造を特徴とする多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112747A JP2005302799A (ja) | 2004-04-07 | 2004-04-07 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112747A JP2005302799A (ja) | 2004-04-07 | 2004-04-07 | 多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005302799A true JP2005302799A (ja) | 2005-10-27 |
Family
ID=35333973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004112747A Withdrawn JP2005302799A (ja) | 2004-04-07 | 2004-04-07 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005302799A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007208013A (ja) * | 2006-02-02 | 2007-08-16 | Fujitsu Ltd | 高周波回路基板 |
WO2008010445A1 (fr) * | 2006-07-19 | 2008-01-24 | Nec Corporation | Carte à circuit imprimé multicouche |
JP2010506387A (ja) * | 2006-10-06 | 2010-02-25 | エプコス アクチエンゲゼルシャフト | 高周波適合性ラインを有する基板 |
US20100307798A1 (en) * | 2009-06-03 | 2010-12-09 | Izadian Jamal S | Unified scalable high speed interconnects technologies |
US8921711B2 (en) | 2010-09-30 | 2014-12-30 | Nec Corporation | Wiring substrate and electronic device |
-
2004
- 2004-04-07 JP JP2004112747A patent/JP2005302799A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007208013A (ja) * | 2006-02-02 | 2007-08-16 | Fujitsu Ltd | 高周波回路基板 |
WO2008010445A1 (fr) * | 2006-07-19 | 2008-01-24 | Nec Corporation | Carte à circuit imprimé multicouche |
JP2010506387A (ja) * | 2006-10-06 | 2010-02-25 | エプコス アクチエンゲゼルシャフト | 高周波適合性ラインを有する基板 |
US20100307798A1 (en) * | 2009-06-03 | 2010-12-09 | Izadian Jamal S | Unified scalable high speed interconnects technologies |
US8921711B2 (en) | 2010-09-30 | 2014-12-30 | Nec Corporation | Wiring substrate and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6187606B2 (ja) | プリント基板 | |
KR101087733B1 (ko) | 배선기판과 회로모듈 | |
JP2008028218A (ja) | 多層プリント基板 | |
JP2008078205A (ja) | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 | |
JP2005302799A (ja) | 多層プリント配線板 | |
JP4494714B2 (ja) | プリント配線板 | |
JP2006294769A (ja) | 多層プリント配線基板 | |
JP2007088102A (ja) | プリント基板 | |
JP4992394B2 (ja) | プリント配線板 | |
US20070075418A1 (en) | Emi shielding device for pcb | |
JP2003218541A (ja) | Emi低減構造基板 | |
JPWO2008010445A1 (ja) | 多層プリント回路基板 | |
JP5307664B2 (ja) | 多層基板および電子機器 | |
JP6202112B2 (ja) | ノイズ低減用電子部品 | |
JP2008198651A (ja) | シールドフレキシブルプリント基板及び電子機器 | |
JP2000183533A (ja) | 低emi多層回路基板及び電気・電子機器 | |
JPH11298097A (ja) | プリント配線板 | |
JP2012129495A (ja) | 通信機器のプリント回路基板の接地構造 | |
KR20080064620A (ko) | 인쇄회로기판 | |
JP2009043853A (ja) | 多層基板 | |
JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
JP4161323B2 (ja) | プリント配線板 | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
JP6861904B1 (ja) | 電磁シールドケース | |
JP2009130226A (ja) | 多層配線基板とこれを用いた電子回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |