JP2004281887A - リードフレーム及びそれを用いた電子部品 - Google Patents

リードフレーム及びそれを用いた電子部品 Download PDF

Info

Publication number
JP2004281887A
JP2004281887A JP2003073814A JP2003073814A JP2004281887A JP 2004281887 A JP2004281887 A JP 2004281887A JP 2003073814 A JP2003073814 A JP 2003073814A JP 2003073814 A JP2003073814 A JP 2003073814A JP 2004281887 A JP2004281887 A JP 2004281887A
Authority
JP
Japan
Prior art keywords
lead
disk
lead frame
connecting piece
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003073814A
Other languages
English (en)
Inventor
Tadashi Miyamoto
忠史 宮本
Yoshihiro Kamikawa
佳宏 上川
Kenichi Asada
賢一 浅田
Shigeaki Sugawara
繁明 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himeji Toshiba EP Corp
Original Assignee
Himeji Toshiba EP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himeji Toshiba EP Corp filed Critical Himeji Toshiba EP Corp
Priority to JP2003073814A priority Critical patent/JP2004281887A/ja
Priority to CNA2003101192833A priority patent/CN1532925A/zh
Priority to US10/748,801 priority patent/US20040183168A1/en
Publication of JP2004281887A publication Critical patent/JP2004281887A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】信頼性を確保しつつコスト低減の可能なリードフレーム及びそれを用いた電子部品を提供する。
【解決手段】電子部品の本体であるチップ１１が搭載されるべき板状のディスク部１と、該ディスク部１の厚みｔ１より薄い厚みｔ２を有する、電子部品の電気的外部接続端子として機能すべき板状のリード部２とを備えたリードフレーム３において、ディスク部１とリード部２とが超音波溶接４１されている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレーム及びそれを用いた電子部品に関する。
【０００２】
【従来の技術】
リードフレームは、ディスクリート基板に実装されるディスクリート用電子部品に用いられる。
【０００３】
ディスクリート用電子部品は、本体が半導体デバイスからなるチップ（以下、単にチップという）で構成され、このチップがリードフレームに搭載されるとともにリードワイヤを用いて配線され、その後、全体がモールドされて構成されている。
【０００４】
ところで、リードフレームは、チップが搭載される板状のディスク部とディスクリート用電子部品の外部への電気的な接続端子として機能するリード部とを備えている。そして、ディスク部は、その上に搭載されるチップの放熱のために（主にヒートシンクとして機能する）に比較的厚く形成される。一方、リード部はそれを差し込むソケットの規格に従って比較的薄く形成される。従って、リードフレームでは、ディスク部の厚みがリード部の厚みより厚く形成されている。
【０００５】
このリードフレームは、一般に、圧延によって製造される。しかし、この方法によってリードフレームを製造するには、均一な厚みを有する板材から互いに厚みの異なるディスク部及びリード部を圧延によって形成しなければならないため、工程が多くなり、製造コストが高くなるという欠点がある。
【０００６】
そこで、ディスク部とリード部とを別々に製造し、両者を互いに溶接することによってリードフレームを得るリードフレームの製造方法が提案されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開平５−３１５４９４号公報（特に図１）
【０００８】
【発明が解決しようとする課題】
この従来の溶接による製造方法によれば、厚みの異なるディスク部とリード部とを別々に製造するので、その限りでは確かに製造コストが低減される。
【０００９】
しかし、この従来の溶接による製造方法では、溶接が効率よく行われないと、ディスク部とリード部とを別々に製造するコストメリットが失われ、かえってコストが高くなることもありうる。また、溶接箇所の信頼度が問題となる。この従来の溶接による製造方法では、溶接の具体例として、抵抗溶接、スポット溶接、フラッシュバット溶接、及びロウ付け溶接が例示されているが、いずれも、作業効率、溶接箇所の信頼性の点で不十分であった。例えば、抵抗溶接やスポット溶接等の溶接部分を完全に溶融させる溶接では、溶接された部分の形状が定まらず（まちまちである）、その機械的強度のバラツキが大きいという問題があった。また、ボール等が発生する恐れがあった。そのため、この従来の溶接による製造方法は実用されることはなく、依然として、圧延によってリードフレームが製造されているのが実情であった。
【００１０】
本発明は、上記のような課題を解決するためになされたもので、信頼性を確保しつつコスト低減の可能なリードフレーム及びそれを用いた電子部品を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るリードフレームは、電子部品の本体であるチップが搭載されるべき板状のディスク部と、該ディスク部の厚みより薄い厚みを有する、前記電子部品の電気的外部接続端子として機能すべき板状のリード部とを備えたリードフレームにおいて、前記ディスク部と前記リード部とが超音波溶接されている（請求項１）。かかる構成とすると、ディスク部とリード部とが超音波溶接されるので、信頼性を確保しつつコストを低減することができる。
【００１２】
前記ディスク部は外周に凸部を有し、該凸部にリード部が超音波溶接されていてもよい（請求項２）。かかる構成とすると、ディスク部のチップが搭載される部分の面積が狭くなるのを防止することができる。
【００１３】
また、前記凸部の厚みが前記ディスク部本体の厚みより薄くてもよい（請求項３）。かかる構成とすると、凸部の厚みがディスク部本体より薄いので、その分、凸部が潰れやすくなり、超音波溶接し易くなる。
【００１４】
また、前記ディスク部の少なくとも表層部が銅又はニッケルからなり、前記リード部の少なくとも表層部がニッケル又は銅からなっていてもよい（請求項４）。かかる構成とすると、銅とニッケルとは全率固溶であるため、両者の接合部がＦＣＣ構造となり、そのため、両者が特に強固に接合される。
【００１５】
また、本発明に係るリードフレームは、電子部品の本体であるチップが搭載されるべき板状のディスク部と、該ディスク部に接続された、前記電子部品の電気的外部接続端子として機能すべき板状のリード部とを備え、全体が互いに異なる厚みを有する２つの部分を有するように形成されたリードフレームにおいて、 前記互いに異なる厚みを有する２つの部分が超音波溶接されている（請求項５）。かかる構成とすると、互いに異なる厚みを有する２つの部分同士が超音波溶接されるので、信頼性を確保しつつコストを低減することができる。
【００１６】
また、本発明に係るリードフレームは、電子部品の本体であるチップが搭載されるべき板状のディスク部と、該ディスク部の厚みより薄い厚みを有する、前記電子部品の電気的外部接続端子として機能すべき板状のリード部とを備えたリードフレームにおいて、前記ディスク部と前記リード部とがカシメ後溶接することによって接続されている（請求項６）。かかる構成とすると、ディスク部とリード部とがカシメによって機械的に接続されるとともに溶接によって十分電気的に接続される。
【００１７】
また、本発明に係る電子部品は、請求項１乃至６のいずれかのリードフレームと電子部品の本体であるチップとを備え、前記リードフレームのディスク部に前記チップが搭載され、該チップが前記リード部に電気的に接続されている（請求項７）。かかる構成とすると、ディスク部とリード部とが超音波溶接されるので、信頼性を確保しつつコストを低減することができる。また、ディスク部とリード部とを分離して作成することができ、そのため、ディスク部に曲げ部が無くなってその面積を大きくすることができることから電子部品の放熱特性を改善することができる。また、チップに近い熱膨張係数を有する材料を選択することが可能となり、そのため、チップ接合のための半田等の接合材料の金属疲労を軽減することができる。これにより、さらに電子部品の信頼性を向上することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
実施の形態１
図１は本発明の実施の形態１に係るリードフレーム及び電子部品の構成を示す斜視図、図２は図１のＩＩ−ＩＩ線断面図である。
【００１９】
図１及び図２において、本実施の形態に係るリードフレーム３は、ディスクリート電子部品としてのパワートランジスタに用いられる。リードフレーム３は、ディスク部１とリード部２とを有している。ディスク部１は略矩形の平坦な板状に形成され、そのリード部２に近い側（以下、リード部側という）の約半分に一対の溝１０１間に位置するようにチップ搭載部１０が形成され、リード部２に遠い側の約半分の中央部に位置決め孔９が形成されている。ディスク部１は、図１及び図２には、半完成状態が示されており、このディスク部１がブリッジ４４によって所定数連結されてディスク連結片４２が形成されている。
【００２０】
また、リード部２も、図１及び図２には半完成状態が示されている。すなわち、リード部２は、中央に位置する第１のリード４と、その両側に位置する第２のリード５及び第３のリード６とを有している。各リード４，５，６は、図１に実線及びそれに続く二点鎖線で示されるように、いずれも、略一定幅の本体部の先端にそれより幅広の頭部が形成された形状を有している。そして、これらのリード４，５，６及びこれらの組がブリッジ４５によって連結されてリード連結片４３が形成されている。このリード連結片４３では、第１のリード４が第２のリード５及び第３のリード６より突出するように形成され、その先端部４ｂが段差部４ａによって一段低く形成されている。第１のリード４の先端部４ｂは平面視において逆台形状に形成されている。また、リード連結片４３の、最終的に第１〜第３のリード４〜６となる部分の間に位置するように、位置決め孔７，８が形成されている。
【００２１】
ディスク連結片４２及びリード連結片４３は、いずれも均一な厚みに形成され、ディスク連結片は厚みｔ１、リード連結片４３はディスク連結片４２の厚みｔ１より薄い厚みｔ２を有している。また、ディスク連結片４２及びリード連結片４３の位置決め孔７〜９は、超音波溶接工程の前後においてディスク連結片４２及びリード連結片４３を加工する際の位置決めに用いられる。
【００２２】
そして、リード連結片４３の第１のリード４の先端部４ｂが、ディスク部１のリード側の端部１ａの上面の中央部に超音波溶接によって接続されている。符号４１はこの超音波溶接による溶接部分を示す。これにより、ディスク部１がリード部２、すなわち、リード連結片４３より、段差部４ａとリード連結片４３の厚みｔ２との和に相当する高さだけ低く位置せしめられている。
【００２３】
ディスク部１、ひいてはディスク部連結片４２は、ここでは銅で構成されている。また、第１〜第３のリード４〜６、ひいてはリード連結片４３はニッケルメッキされた銅で構成されている。
【００２４】
ディスク部１のチップ搭載部１０には、電子部品としてのパワートランジスタの本体を構成するチップ１１が半田１６を用いて固定されている。このチップ１１は上面に一対のパッド１２，１３が形成されており、この一対のパッド１２，１３が、それぞれ、金製のリードワイヤ１４，１５を用いて、第２のリード５及び第３のリード６に接続されている。これにより、ディスクリート用電子部品としてのパワートランジスタが半完成状態となっている。この後、この半完成状態のパワートランジスタは、ディスク部１及び第１〜第３のリード４〜６が個々に分離され、第１〜第３のリード４〜６の先端から所定長に渡る部分が外部に突出するようにして樹脂によりモールドされて完成される。
【００２５】
なお、本実施の形態では、便宜上、リードフレーム３の第１〜第３のリード４〜６の延在方向をリードフレーム３の縦方向（Ｘ方向）、平面視において縦方向に直交する方向を横方向（Ｙ方向）と呼ぶ。
【００２６】
次に、本発明を特徴づけるディスク部１とリード部２との超音波溶接方法を説明する。
【００２７】
図３は図１のリードフレームを製造するためのディスク連結片とリード連結片との構成を示す図であって、（ａ）はディスク連結片を示す平面図、（ｂ）はリード連結片を示す平面図、図４はディスク連結片とリード連結片とを超音波溶接する状態を示す模式図、図５は超音波溶接されたディスク連結片とリード連結片とを示す平面図である。
【００２８】
まず、図３に示すように、ディスク連結片４２とリード連結片４３とが用意される。ディスク連結片４２は、ディスク部１がブリッジ４４によって横方向（Ｙ方向）に所定数連結されて構成されている。このディスク連結片４２は銅製の平板状の素材を順送金型を取り付けた高速プレス機でプレスすることにより製造される。また、リード連結片４３は、銅製の平板状の素材に数ミクロン厚のニッケルメッキを施した後、それを、順送金型を取り付けた高速プレス機でプレスすることにより製造される。
【００２９】
一方、リード連結片４３は、第１〜第３のリード４〜６の組が、ディスク連結片４２におけるディスク部１の数と同じ数だけ連結されて構成されている。
【００３０】
次に、図４に示すように、このディスク連結片４２とリード連結片４３とが重ね合わされる。この時、リード連結片４３の第１のリード４の先端部４ｂが、ディスク連結片４２のディスク部１のリード側の端部１ａの上面の中央部に位置させられる。この第１のリード４の先端部４ｂとディスク部１のリード側の端部１ａとの重なり部を、以下、被溶接部と呼ぶ。ディスク連結片４２とリード連結片４３とは、図示されない受け部材によってその下面が支持される。また、ディスク連結片４２の位置決め孔９にパイロット兼押さえピン２１が挿入されかつリード連結片４３の位置決め孔８にパイロット兼押さえピン２２が挿入される。パイロット兼押さえピン２１，２２は、それぞれに対応する位置決め孔９，８に丁度嵌合する径を有し、かつ先端部に鍔を有しているので、位置決め孔９，８にパイロット兼押さえピン２１，２２が挿入されることによって、ディスク連結片４２及びリード連結片４３が、それぞれ、厚みに垂直な方向及び厚み方向にしっかりと位置決めされる。
【００３１】
そして、被溶接部における第１のリード４の先端部４ｂの上面に超音波振動ツール２３が所定の圧力で押し付けられる。この超音波振動ツール２３は超音波発生器３３に接続されている。超音波発生器３３は超音波に相当する周波数の電気信号を発生する超音波発振器３１と、図示されない操作部と、この操作部からの操作入力に応じて超音波発振器３１を制御する制御部３２と、超音波発振器３１から出力される電気信号を機械的振動に変換して超音波を発生する前記超音波振動ツール２３とを備えており、その超音波振動ツール２３に所定範囲内で変化可能な圧力を加えることができるように構成されている。
【００３２】
そして、図４に示す状態で、操作部が操作されて超音波発生器３３が作動すると、超音波振動ツール２３によって超音波振動と所定の圧力とが被溶接部に加えられる。この超音波振動による摩擦熱と加圧力とにより被溶接部が超音波溶接される。この超音波溶接の際に、ディスク連結片４２及びリード連結片４３は超音波振動によりＸ方向及びＹ方向にずれようとしかつ前記加圧力によってＸ方向及びＹ方向に変形しようとするが、パイロット兼押さえピン２１，２２によってそれが抑制される。その結果、ディスク連結片４２とリード連結片４３との相対的位置関係が所定の位置関係に保持され、溶接後のディスク連結片４２及びリード連結片４３における各部位の位置が設計値に適合したものとなる。つまり、超音波溶接が好適に遂行される。
【００３３】
この超音波溶接の結果を図５に示す。図５を参照して、この超音波溶接によれば、被溶接部が全面的に溶融するようなことはないので、溶接部分４１の形状が比較的一定であり、そのため、溶接部分４１の機械的強度のバラツキが小さなものとなる。また、ボール等が発生することもない。また、溶接の作業効率が高いので、この溶接を用いてリードフレームを製造すると、圧延によってリードフレームを製造する場合に比べて、トータルのコストが低減される。
【００３４】
図１をも参照して、このように超音波溶接されたディスク連結片４２及びリード連結片４３について、ディスク部１のチップ搭載部１０にチップ１１が半田付けにより固定され、そのチップ１１の一対のパッド１２，１３が、それぞれ、金製のリードワイヤ１４，１５を用いて、第２のリード５及び第３のリード６に接続される。その後、ディスク部１及び第１〜第３のリード４〜６が個々に分離され、全体が樹脂によってモールドされる。この際、第１〜第３のリード４〜６の先端から所定長に渡る部分が外部に突出せしめられる。これにより、パワートランジスタが完成する。
【００３５】
このように、本実施の形態によれば、ディスク部１とリード部２とを超音波溶接するので、ディスク部１とリード部２とを分離して作成することができる。そのため、リードフレーム３の信頼性を確保しつつその製造コストを低減することができる。
【００３６】
また、ディスク部１を銅で構成し、リード部２をニッケルメッキした銅で構成したので、両者が特に強固に接合される。これは、銅とニッケルとは全率固溶であるため、両者の接合部がＦＣＣ構造となるためである。従って、ディスク部１をニッケルメッキした銅で構成し、リード部２を銅で構成してもよく、これと同様の効果が得られる。もちろん、両者を銅又はニッケルメッキで構成してもよく、この場合にも良好な接合が得られる。
【００３７】
また、本実施の形態によれば、ディスク部１とリード部２とを分離して作成することができる。その結果、ディスク部１に曲げ部が無くなってその面積を大きくすることができることから電子部品の放熱特性を改善することができる。また、チップ１１に近い熱膨張係数を有する材料を選択することが可能となり、そのため、チップ１１接合のための半田等の接合材料の金属疲労を軽減することができる。これにより、さらに電子部品の信頼性を向上することができる。なお、チップ１１に近い熱膨張係数を有するリードフレーム３の材料として、例えば、Ｆｅ、Ｆｅ−Ｎｉ合金、Ａｌが挙げられる。これらの材料は、リードフレーム３の全体を構成してもよく、あるいはその表層部を構成してもよい。
実施の形態２
図６は本発明の実施の形態２に係るリードフレームの構成を示す図であって、（ａ）は溶接前のディスク連結片を示す平面図、（ｂ）は（ａ）のＩＶｂ−ＩＶｂ線断面図、（ｃ）は溶接後のディスク連結片及びリード連結片を示す平面図である。
【００３８】
図６（ａ），（ｂ）に示すように、本実施の形態では、ディスク部１のリード側の端面に、矩形の平面形状を有する凸部６１が形成されている。この凸部６１は、その上面がディスク部１の上面と同一面内に位置しかつディスク部１の厚みｔ１より小さい厚みｔ３を有するように形成されている。そして、図６（ｃ）に示すように、この凸部６１の上面に第１のリード４の先端部４ｂが超音波溶接されている。その他の点は、実施の形態１と同様である。
【００３９】
このような構成とすると、チップ搭載部１０の面積が溶接部によって狭くなるのを防止することができる。また、凸部６１の厚みｔ３がディスク部１の厚みｔ１より小さいので、その分、凸部６１が潰れ易くなり、そのため、超音波溶接し易くなる。ここで、凸部６１の厚みｔ３を第１のリード４の厚みと同じにすることが最も好ましく、その場合には最も超音波溶接し易くなる。
実施の形態３
図７は本発明の実施の形態３に係るリードフレームの構成を示す図であって、（ａ）はカシメ前のディスク連結片及びリード部を示す平面図、（ｂ）はカシメ後のディスク連結片及びリード連結片を示す平面図、（ｃ）は溶接後のディスク連結片及びリード連結片を示す平面図である。
【００４０】
図７（ｃ）を参照して、本実施の形態に係るリードフレームは、ディスク部１と第１のリード４とがカシメによって接合された後、その接合部分を溶接されてなるものである。
【００４１】
カシメ前においては、図７（ａ）に示すように、ディスク部１のリード側の端部１ａの中央部に、先端側（奥側）が広く基端側（入り口側）が狭い切欠部６２が形成されている。一方、第１のリード４の先端部に、この切欠部６２に嵌合する平面形状を有する凸部６３が形成されている。なお、切欠部６２及び凸部６３の形状は、両者が互いに嵌合して抜けない形状であればよく、第７図（ａ）に示す形状には限定されない。
【００４２】
そして、図７（ｂ）に示すように、ディスク部１の切欠部６２に第１のリード４の凸部６３が嵌挿され、この凸部６３の一部を潰すことによって、この凸部６３がディスク部１にカシメられる。このカシメた状態では、カシメ部において第１のリード４の凸部６３とディスク部１とが機械的に接続されているが、電気的には不十分な接続となっている。
【００４３】
そこで、図７（ｃ）に示すように、このカシメ部がアーク溶接によって溶接される。符号６４はこの溶接部を示す。これにより、カシメ部の表層部が溶融して、第１のリード４の凸部とディスク部１とが十分電気的に接続される。このようにアーク溶接を用いると、簡単かつ確実にカシメ部の表層部を溶接することができる。もちろん、他の溶接方法を用いても構わない。
【００４４】
このように本実施の形態によれば、信頼性を確保しつつコスト低減の可能なリードフレームを提供することができる。
【００４５】
なお、実施の形態２及び３ではリードフレームのみについて説明したが、実施の形態１で述べた方法に従って、このリードフレームに、所望のチップを搭載して配線し、それをモールドすることによって、所望の電子部品を得ることができる。
【００４６】
また、実施の形態１〜３では、ディスク部とリード部とを接続する場合を説明したが、本発明は、ディスク部及びリード部以外の互いに厚みの異なる部分同士を接続する場合にも同様に適用することができる。
【００４７】
また、実施の形態１〜３では、パワートランジスタからなる電子部品に本発明を適用する場合を説明したが、本発明は他の電子部品にも同様に適用することができる。
【００４８】
【発明の効果】
本発明は、以上に説明したような形態で実施され、リードフレーム及びそれを用いた電子部品において、信頼性を確保しつつコストを低減できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るリードフレーム及び電子部品の構成を示す斜視図である。
【図２】図１のＩＩ−ＩＩ線断面図である。
【図３】図１のリードフレームを製造するためのディスク連結片とリード連結片との構成を示す図であって、（ａ）はディスク連結片を示す平面図、（ｂ）はリード連結片を示す平面図である。
【図４】ディスク連結片とリード連結片とを超音波溶接する状態を示す模式図である。
【図５】超音波溶接されたディスク連結片とリード連結片とを示す平面図である。
【図６】本発明の実施の形態２に係るリードフレームの構成を示す図であって、（ａ）は溶接前のディスク連結片を示す平面図、（ｂ）は（ａ）のＩＶｂ−ＩＶｂ線断面図、（ｃ）は溶接後のディスク連結片及びリード連結片を示す平面図である。
【図７】本発明の実施の形態３に係るリードフレームの構成を示す図であって、（ａ）はカシメ前のディスク連結片及びリード部を示す平面図、（ｂ）はカシメ後のディスク連結片及びリード連結片を示す平面図、（ｃ）は溶接後のディスク連結片及びリード連結片を示す平面図である。
【符号の説明】
１ ディスク部
２ リード部
３ リードフレーム
４ 第１のリード
４ａ 段差部
４ｂ 先端部
５ 第２のリード
６ 第３のリード
７〜９ 位置決め孔
１０ チップ搭載部
１１ チップ
１２，１３
１４，１５ リードワイヤ
１６
２１，２２ パイロット兼押さえピン
２３ 超音波振動ツール
３１ 超音波発振器
３２ 制御部
３３ 超音波発生器
４１ 溶接部分
４２ ディスク連結片
４３ リード連結片
４４，４５ ブリッジ
６１ 凸部
６２ 切欠部
６３ 凸部
６４ 溶接部

Claims (7)

  1. 電子部品の本体であるチップが搭載されるべき板状のディスク部と、該ディスク部の厚みより薄い厚みを有する、前記電子部品の電気的外部接続端子として機能すべき板状のリード部とを備えたリードフレームにおいて、前記ディスク部と前記リード部とが超音波溶接されている、リードフレーム。
  2. 前記ディスク部は外周に凸部を有し、該凸部にリード部が超音波溶接されている、請求項１記載のリードフレーム。
  3. 前記凸部の厚みが前記ディスク部本体の厚みより薄い、請求項２記載のリードフレーム。
  4. 前記ディスク部の少なくとも表層部が銅又はニッケルからなり、前記リード部の少なくとも表層部がニッケル又は銅からなる、請求項３記載のリードフレーム。
  5. 電子部品の本体であるチップが搭載されるべき板状のディスク部と、該ディスク部に接続された、前記電子部品の電気的外部接続端子として機能すべき板状のリード部とを備え、全体が互いに異なる厚みを有する２つの部分を有するように形成されたリードフレームにおいて、
    前記互いに異なる厚みを有する２つの部分が超音波溶接されている、リードフレーム。
  6. 電子部品の本体であるチップが搭載されるべき板状のディスク部と、該ディスク部の厚みより薄い厚みを有する、前記電子部品の電気的外部接続端子として機能すべき板状のリード部とを備えたリードフレームにおいて、前記ディスク部と前記リード部とがカシメ後溶接することによって接続されている、リードフレーム。
  7. 請求項１乃至６のいずれかのリードフレームと電子部品の本体であるチップとを備え、前記リードフレームのディスク部に前記チップが搭載され、該チップが前記リード部に電気的に接続されている、電子部品。
JP2003073814A 2003-03-18 2003-03-18 リードフレーム及びそれを用いた電子部品 Pending JP2004281887A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003073814A JP2004281887A (ja) 2003-03-18 2003-03-18 リードフレーム及びそれを用いた電子部品
CNA2003101192833A CN1532925A (zh) 2003-03-18 2003-12-03 引线框架以及使用引线框架的电子零件
US10/748,801 US20040183168A1 (en) 2003-03-18 2003-12-30 Lead frame and electronic component using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003073814A JP2004281887A (ja) 2003-03-18 2003-03-18 リードフレーム及びそれを用いた電子部品

Publications (1)

Publication Number Publication Date
JP2004281887A true JP2004281887A (ja) 2004-10-07

Family

ID=32984732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003073814A Pending JP2004281887A (ja) 2003-03-18 2003-03-18 リードフレーム及びそれを用いた電子部品

Country Status (3)

Country Link
US (1) US20040183168A1 (ja)
JP (1) JP2004281887A (ja)
CN (1) CN1532925A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4842118B2 (ja) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101068005B (zh) * 2006-05-02 2010-12-29 捷敏服务公司 由多个金属层制成的半导体装置封装引线框架
JP5634033B2 (ja) 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
EP2472438B1 (en) * 2009-08-26 2019-05-08 Toppan Printing Co., Ltd. Non-contact communication medium
CN102956598A (zh) * 2012-11-20 2013-03-06 无锡市威海达机械制造有限公司 一种侧引脚焊接框架结构
CN104867918A (zh) * 2014-02-26 2015-08-26 西安永电电气有限责任公司 塑封式ipm模块及其dbc板的固定结构
CN104457034B (zh) * 2014-11-05 2018-03-30 美的集团武汉制冷设备有限公司 平行流换热器和空调器
JP6352508B2 (ja) * 2017-07-27 2018-07-04 新電元工業株式会社 リードフレーム及びリードフレームの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760839B2 (ja) * 1990-03-15 1995-06-28 株式会社東芝 半導体装置
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
IT1249388B (it) * 1991-04-26 1995-02-23 Cons Ric Microelettronica Dispositivo a semiconduttore incapsulato in resina e completamente isolato per alte tensioni
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
JPH08242046A (ja) * 1995-03-03 1996-09-17 Rohm Co Ltd 温度ヒューズ付き半導体装置の構造
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US5808325A (en) * 1996-06-28 1998-09-15 Motorola, Inc. Optical transmitter package assembly including lead frame having exposed flange with key
DE19805785C1 (de) * 1998-02-12 1999-06-17 Siemens Ag Leistungshalbleiter-Modul mit thermischer Laststromsicherung
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6756658B1 (en) * 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6528880B1 (en) * 2001-06-25 2003-03-04 Lovoltech Inc. Semiconductor package for power JFET having copper plate for source and ribbon contact for gate

Also Published As

Publication number Publication date
CN1532925A (zh) 2004-09-29
US20040183168A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
JP3087709B2 (ja) 半導体装置およびその製造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP5011562B2 (ja) 半導体装置およびその製造方法
JPH08191114A (ja) 樹脂封止型半導体装置およびその製造方法
JP2004281887A (ja) リードフレーム及びそれを用いた電子部品
JP5654470B2 (ja) 電子部品用リードフレームの製造方法及び電子部品用リードフレーム
JP2003045920A (ja) 電力用半導体装置及び電力用半導体装置の製造方法
JP3570551B2 (ja) ワイヤボンディング方法
JP2000277557A (ja) 半導体装置
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
JP5755601B2 (ja) パワーモジュールおよびその製造方法
WO2011064817A1 (ja) 半導体装置とその製造方法
JP2005019948A (ja) リードフレーム及びそれを用いた電子部品
JP2002158238A (ja) 電子部品の接合方法、電子装置の製造方法、及び電子装置
JP5206399B2 (ja) レーザ装置及びその製造方法
JP2005011899A (ja) リードフレーム及びそれを用いた電子部品
JPH1065084A (ja) リードフレーム
JP2005228815A (ja) リードフレームとその製造方法、及びそれを用いた電子部品
JP7341345B2 (ja) 端子部材、集合体、半導体装置およびこれらの製造方法
JP2005268410A (ja) リードフレーム及びそれを用いた電子部品
JP4246449B2 (ja) ボンディング用ストリップおよび該ストリップを用いたボンディング方法
JP2677967B2 (ja) 半導体装置の製造方法
US20050252948A1 (en) Lead wire bonding method
JP2001351948A (ja) 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
JP2023074359A (ja) 半導体パッケージ用ステム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070703