JP5011562B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5011562B2
JP5011562B2 JP2007215673A JP2007215673A JP5011562B2 JP 5011562 B2 JP5011562 B2 JP 5011562B2 JP 2007215673 A JP2007215673 A JP 2007215673A JP 2007215673 A JP2007215673 A JP 2007215673A JP 5011562 B2 JP5011562 B2 JP 5011562B2
Authority
JP
Japan
Prior art keywords
electrode terminal
semiconductor element
semiconductor device
solder
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007215673A
Other languages
English (en)
Other versions
JP2009049272A (ja
Inventor
弘 西堀
邦裕 吉原
仁史 大津
健次 安河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007215673A priority Critical patent/JP5011562B2/ja
Publication of JP2009049272A publication Critical patent/JP2009049272A/ja
Application granted granted Critical
Publication of JP5011562B2 publication Critical patent/JP5011562B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特にはんだを用いて半導体素子と接続される電極端子を備えた半導体装置およびその製造方法に関する。
従来、はんだなどを介して電極パターンと電極端子とを接合させる技術は、たとえば特開平５−３１５５１７号公報（特許文献１）、特開平７−１３０９３７号公報（特許文献２）、特開２００２−３３４９６４号公報（特許文献３）および特開平３−４８４５２号公報（特許文献４）に開示されている。特許文献１〜４に開示されている半導体装置においては、電極端子の先端部は電極パターンの表面に沿うように折り曲げられており、その折り曲げられた部分で電極パターンと接合されている。
特開平５−３１５５１７号公報 特開平７−１３０９３７号公報 特開２００２−３３４９６４号公報 特開平３−４８４５２号公報
しかしながら、上記特許文献１〜４に開示の電極端子が半導体素子などの小さな部品と接合される場合には、その接合強度の低下を抑制しつつ、電極端子との接合面積をさらに小さくすることが望まれている。
それゆえ本発明の目的は、半導体素子において電極端子と接合されるために要する面積を縮小化し、かつ信頼性の低下を抑制する半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、半導体素子と、電極端子と、はんだとを備えている。電極端子は、延伸方向に沿って伸びる延伸部分を有し、かつ延伸部分の延伸方向の先端面を半導体素子の表面に対して突き合わせた状態で半導体素子と接合される。はんだは、半導体素子と電極端子とを接合する。電極端子は、電極端子のはんだで接合される領域に、延伸方向に交差する面であって、先端面と反対側に向いた面を有している。
本発明の半導体装置の製造方法は、以下の工程を備えている。まず、半導体素子が準備される。そして、延伸方向に沿って伸びる延伸部分と、延伸部分の延伸方向の先端面と、延伸方向に交差する面であって先端面と反対側に向いた面とを有する電極端子が準備される。そして、半導体素子の表面と電極端子の先端面とを突き合わすように配置した状態で半導体素子と電極端子とがはんだを用いて接合される。接合する工程では、反対側に向いた面にはんだが付着するように接合される。
本発明の半導体装置およびその製造方法によれば、半導体素子の表面に対して先端面が突き合わされた状態で半導体素子と接合されることによって、半導体素子において電極端子と接合されるために要する面積を縮小化できる。また、反対側に向いた面に接合されるはんだにより、電極端子が外される方向に対してはんだが抵抗力として働くので、電極端子と半導体素子との接合強度の低下を抑制できる。そのため、信頼性の低下を抑制できる半導体装置が得られる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す概略断面図である。図１に示すように、本実施の形態の半導体装置１００ａは、半導体素子１１０と、電極端子１２０と、電極端子１３０と、絶縁基板１４０と、はんだ１５１〜１５６と、ヒートシンク１６０と、封止部材１７０と、ケース１８０とを主に備えている。
図１に示すように、半導体素子１１０は、たとえばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの大電力のスイッチング制御に用いられるパワー半導体素子（チップ）である。半導体素子１１０は、電極端子１２０、１３０と、はんだ１５１、１５２を用いて電気的に接続されている。
電極端子１２０は、たとえば信号端子である。電極端子１３０は、たとえば主端子である。電極端子１３０において半導体素子１１０の表面に沿った一方端部の側面が半導体素子１１０と接合されている。電極端子１３０は、信号端子としての電極端子１２０よりも径が太く、電流容量が大きい主端子である。そのため、本実施の形態では、電極端子１３０と半導体素子１１０との接合をより高めるために、半導体素子１１０の表面に沿って電極端子１３０の一方端部（電極端子１３０の側面の一部）が接合されている。
絶縁基板１４０は、セラミック基板１４１と、表パターン電極１４２〜１４４と、裏パターン電極１４５とを含んでいる。表パターン電極１４２〜１４４はセラミック基板１４１の表面上に形成され、裏パターン電極１４５はセラミック基板１４１の裏面上に形成されている。表パターン電極１４２〜１４４は、はんだ１５３〜１５５を用いて半導体素子１１０および電極端子１２０、１３０とそれぞれ接続されている。具体的には、電極端子１２０の一方端部（本実施の形態では図２における先端面１２１）は半導体素子１１０と接続され、電極端子１２０の他方端部（本実施の形態では図２における先端面１２１と反対側の端面を含む部分）は封止部材１７０から露出されている。電極端子１２０の一方端部と他方端部との間の部分は、表パターン電極１４３と接続されるとともにはんだ１５４で保持されている。また、電極端子１３０の一方端部は半導体素子１１０と接続され、電極端子１３０の他方端部は封止部材１７０から露出されている。電極端子１３０の一方端部と他方端部との間の部分は表パターン電極１４４と接続されるとともにはんだ１５５で保持されている。
裏パターン電極１４５は、はんだ１５６を介してヒートシンク１６０と接続されている。ヒートシンク１６０は、半導体素子１１０が発生させる熱を取り除くために設けられている。
封止部材１７０は、半導体素子１１０を封止するためのモールドされた樹脂である。封止部材１７０は、ケース１８０の内部に充填されている。封止部材１７０は、半導体素子１１０、電極端子１２０、電極端子１３０および絶縁基板１４０を覆い、電極端子１２０の他方端部と、電極端子１３０の他方端部とを露出している。
次に、図２〜図６を参照して、本実施の形態の電極端子１２０を説明する。図２〜図５は、図１における領域ＩＩの拡大断面図である。図６は、本発明の実施の形態１における半導体装置の電極端子の構成を示す概略斜視図である。図２〜図６に示すように、電極端子１２０は、延伸方向に沿って伸びる延伸部分１２０ａを有し、かつ延伸部分１２０ａの延伸方向の先端面１２１を半導体素子１１０の表面１１０ａに対して突き合わせた状態で半導体素子１１０と接合されている。電極端子１２０は、電極端子１２０のはんだ１５１で接合される領域１２０ｂに、延伸方向に交差する面であって、先端面１２１と反対側に向いた面１２２ａを有している。
図７は、本発明の実施の形態１における半導体装置１００ａにおいて反対側に向いた面１２２ａを説明するための図である。図７中、Ｐ−Ｐ線は電極端子１２０の中心線を示す。「反対側に向いた面１２２ａ」は、図７に示すように、先端面１２１に平行な面であり、かつ先端面１２１の向く方向Ｓ１と反対の方向Ｓ２Ａを向いた面（つまり図７中Ｑ１−Ｑ１線に沿う面）であってもよく、また、先端面１２１に対して傾斜した面であって、かつ先端面１２１の向く方向と反対方向の成分Ｓ２Ｂ１を有する方向Ｓ２Ｂを向いた面（つまり図７中Ｑ２−Ｑ２線に沿う面）であってもよい。また、「反対側に向いた面１２２ａ」は、直線状に限定されず曲線状（たとえば図３６の反対側に向いた面１２３ａ参照）でもよい。曲線状の場合、任意の点における接線が上記Ｑ１−Ｑ１線やＱ２−Ｑ２線に対応する線であればよい。
また、反対側に向いた面１２２ａは、電極端子１２０が外されるように作用する力（たとえば図２〜６において上向きの引張荷重）が加えられたときにはんだ１５１が抵抗力として働くように構成されている面であってもよい。はんだ１５１の抵抗力とは、電極端子１２０に外力が作用したときに発生するはんだ１５１のせん断力などである。
また、図２に示すように、電極端子１２０の延伸方向に沿って伸びる側面１２３、１２４には、幅の広がる部分（本実施の形態では図２においてＷ３からＷ４に広がる部分）が形成されている。言い換えると、電極端子１２０は、はんだ１５１のせん断に対する抵抗力が発生するための切欠部としての凹部１２２が形成されている。
なお、図７に示すように、電極端子１２０の先端面１２１の伸びる方向と、電極端子の延伸方向Ｓ１とは交差している（本実施の形態では直交している）。
本実施の形態では、電極端子１２０は、延伸部分１２０ａの側面１２３、１２４に凹部１２２が形成され、凹部１２２に反対側に向いた面１２２ａが形成されている。詳細には、延伸部分１２０ａは、互いに対向する２つの側面１２３、１２４を有し、２つの側面１２３、１２４の各々に凹部１２２が形成され、凹部１２２に反対側に向いた面１２２ａが形成されている。
凹部１２２は、半円状を有している。また、図２に示すように、２つの側面１２３、１２４のうちの一方の側面１２３に形成された凹部１２２と先端面１２１との距離は、２つの側面１２３、１２４のうちの他方の側面１２４に形成された凹部１２２と先端面１２１との距離と異なっている。
また、図２に示すように、電極端子１２０の先端面１２１における幅Ｗ１は、延伸部分１２０ａの先端面１２１以外の他の部分の最大の幅Ｗ２以下である。本実施の形態では、電極端子１２０のはんだ１５１で接合される領域において先端面１２１に向けて徐々に幅が狭くなるように形成されている。言い換えると、電極端子１２０は、はんだ１５１で接合される領域における延伸方向に沿って伸びる両側面１２３、１２４の幅が、先端面１２１に向けて狭くなる、先細りの形状を有している。
なお、本実施の形態では、図２〜図６に示すように、半導体素子１１０は、電極パターン（ボンディングパッド部）１１１と半導体基板１１２とを含んでいる。
図８は、本発明の実施の形態１の変形例１における半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。図９は、本発明の実施の形態１の変形例１における半導体装置の電極端子の構成を概略的に示す斜視図である。図８および図９に示すように、電極端子１２０は、電極端子１２０のはんだ１５１で接合される領域１２０ｂにおいて、延伸方向に沿って伸びる一方側面１２４が延伸方向から先端面１２１に傾斜した面であり、他方側面１２３は延伸方向に沿って延びる、片側先細りの形状を有している。
図１０は、本発明の実施の形態１の変形例２における半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。図１１は、本発明の実施の形態１の変形例２における半導体装置の電極端子を概略的に示す斜視図である。図１０および図１１に示すように、電極端子１２０は、電極端子１２０の先端面１２１の幅Ｗ１は、延伸方向に伸びる幅Ｗ２と同等である。言い換えると、電極端子１２０は、電極端子１２０のはんだ１５１で接合される領域における延伸方向に沿って伸びる両側面１２３、１２４が延伸方向に沿って伸びる、ストレート形状を有している。
次に、図１〜図１２を参照して、本実施の形態における半導体装置１００ａ、１００ｂ、１００ｃの製造方法について説明する。図１２は、本発明の実施の形態１における半導体装置の製造方法を示すフローチャートである。
まず、図１２に示すように、半導体素子１１０を準備する（ステップＳ１）。半導体素子１１０としては、たとえば上述したＩＧＢＴチップを準備する。ＩＧＢＴチップの表面には、エミッタ電極ボンディング領域とゲート電極ボンディング領域（本実施の形態における電極パターン１１１）とが形成され、その裏面にはコレクタ電極ボンディング領域が形成されている。そして、半導体素子１１０と電極端子１２０、１３０との接続のためにはんだ１５１、１５２を使用するため（後述するステップＳ５）、エミッタ電極ボンディング領域およびゲート電極ボンディング領域の表面にはたとえばニッケル層が形成されている。また、半導体素子１１０の裏面に形成されたコレクタ電極ボンディング領域と表パターン電極１４２との接続のためにはんだ１５３を使用するため（後述するステップＳ４）、コレクタ電極ボンディング領域の表面にはたとえばニッケル層が形成されている。
次に、絶縁基板１４０を準備する（ステップＳ２）。絶縁基板１４０は、たとえばセラミック基板１４１を挟んでその表面上に表パターン電極１４２〜１４４が形成されるとともに、裏面上に裏パターン電極１４５が形成された構成となっている。表パターン電極１４２〜１４４および裏面パターン電極１４５は、たとえば銅やアルミニウムの板（箔）からなっている。表および裏パターン電極１４２〜１４５とセラミック基板１４１とは、活性金属などのロウ材により接合されている。また、ステップＳ２では、絶縁基板１４０の表パターン電極１４２における半導体素子１１０を搭載する部分に、クリームはんだなどのはんだ１５３をスクリーン印刷により塗布する。
次に、ヒートシンク１６０を準備する（ステップＳ３）。ヒートシンク１６０は、たとえば銅やアルミニウム、またはその合金からなるブロックを用いることができる。また、ステップＳ３では、ヒートシンク１６０の表面、すなわち絶縁基板１４０が搭載される部分に、クリームはんだなどのはんだ１５６をスクリーン印刷により塗布する。
次に、はんだ１５３が塗布された絶縁基板１４０の表パターン電極１４２上に半導体素子１１０を載置する。次いで、この半導体素子１１０が載置された絶縁基板１４０を、はんだ１５６が塗布されたヒートシンク１６０の表面上に載置する（ステップＳ４）。
次に、絶縁基板１４０上に載置された半導体素子１１０表面のエミッタ電極ボンディング領域およびゲート電極ボンディング領域（本実施の形態の電極パターン１１１に相当）上、および電極端子が接続される絶縁基板１４０の表パターン電極上１４３、１４４に、ディスペンサなどを使用して、はんだ１５１、１５２、１５４、１５５を適量塗布する（ステップＳ５）。
次に、電極端子１２０、１３０を準備する（ステップＳ６）。ここで、電極端子１２０は、図１に示すように信号端子として半導体素子１１０に接続させるもので、延伸方向に沿って伸びる延伸部分１２０ａと、延伸部分１２０ａの延伸方向の先端面１２１と、延伸方向に交差する面であって先端面１２１と反対側に向いた面１２２ａとを有する。そして、半導体素子１１０における接続領域を小さくするため、先端面１２１の幅が延伸部分１２０ａの最大の幅以下である電極端子１２０を準備することが好ましい。本実施の形態では、電極端子１２０は半導体素子１１０のゲート電極ボンディング領域に接続されている。また、電極端子１３０は、図１に示す主端子として半導体素子１１０のエミッタ電極ボンディング領域に接続されている。
たとえば、図６、図９または図１１に示す信号端子としての電極端子１２０は、その材料として銅などの薄板の平板を、金型を用いて打抜くようにして成型する、いわゆる打抜き加工により形成され、電極端子１３０についても同様である。
次に、表面にはんだ１５１、１５２、１５４、１５５が適量塗布された半導体素子１１０、および絶縁基板１４０の表パターン電極１４３、１４４上に、電極端子１２０、１３０を載置して、治具などを使用して動かない（位置ズレしない）ように固定する（ステップＳ７）。つまり、電極端子１２０においては、その先端面１２１とその反対側の端面との間の部分を表パターン電極１４３上に配置するとともに、先端面１２１は半導体素子１１０のゲート電極ボンディング領域に配置することで、電極端子１２０の先端面１２１と半導体素子１１０の表面１１０ａとを突き合わすような状態とする。また電極端子１３０においては、一方端部と他方端部との間の部分を表パターン電極１４４上に配置するとともに、一方端部は半導体素子１１０のエミッタ電極ボンディング領域に配置して、その位置が保持されるようにする。
次に、上述のようにしてはんだを介して組み立てられ、ヒートシンク１６０、絶縁基板１４０、半導体素子１１０、電極端子１２０、１３０を主要部品とした構成は、リフロー処理により、はんだ１５１〜１５６の溶融を経て、各主要部品を所定の位置に接合・固着する（ステップＳ８）。
なお、このステップＳ８において、少なくとも電極端子１２０における反対側に向いた面１２２ａに、はんだ１５１が付着するように接合させることにより、電極端子１２０に延伸方向の上方（図２において上向き）から引張荷重が加えられたときに、反対側に向いた面１２２ａに付着したはんだ１５１のせん断力を発生させることができる。そして、このような接合状態は、はんだ１５１の塗布量や濡れ性などの特性を調整して、最適化することによって得られる。
次に、内部に絶縁基板１４０、半導体素子１１０および電極端子１２０、１３０を収容するための樹脂からなるケース１８０をヒートシンク１６０に接続固定し、ケース１８０の内部に封止部材１７０を充填することにより封止する（ステップＳ９）。このとき、電極端子１２０の先端面１２１の反対側の端面、および電極端子１３０の他方端部はケース１８０の外に配置され、封止部材１７０からは露出している。
なお、上述のようなケース１８０を接着して、これに封止樹脂を充填して封止する方法に代えて、インジェクションモールド法により、ケースを用いず、金型を使って直接封止樹脂によって封止する方法を採用してもよい。
以上の工程（ステップＳ１〜ステップＳ９）を実施することによって、図１〜図５、図８および図１０に示す半導体装置１００ａ、１００ｂ、１００ｃを製造することができる。
次に、本実施の形態における半導体装置１００ａ、１００ｂ、１００ｃの効果について説明する。図３７および図３８は、上記特許文献１〜３に開示されている先端部がＬ字状に折り曲げられた電極端子を備えた半導体装置を概略的に示す拡大断面図である。まず、図１〜６、図３７および図３８を参照して、半導体素子１１０において電極端子１２０と接合されるために要する面積を縮小化する効果について説明する。
図３７および図３８に示す半導体装置２００ａは、半導体素子２１０と、上記特許文献１〜３に開示されている電極端子２２０と、はんだ２５１とを備えている。電極端子２２０は、Ｌ字状に折り曲げられた部分（半導体素子２１０の表面に沿った部分）で半導体素子２１０と接合されている。はんだ２５１は、半導体素子２１０と電極端子２２０とを接合している。なお、半導体素子２１０は、電極パターン２１１と半導体基板２１２とを含んでいる。
本実施の形態の変形例２の半導体装置１００ｃでは、電極端子１２０がストレート形状であるので、電極端子１２０の正面１２５および背面１２６（図３〜図５参照）において半導体素子１１０へ接合される部分（幅）は図３７および図３８に示す電極端子２２０と同等であるが、電極端子１２０の側面１２３、１２４において半導体素子１１０へ接合される部分（長さ）は図３７および図３８示す電極端子２２０の約５０％にできる。そのため、特許文献１〜３の電極端子２２０の半導体素子２１０への接触面積に対して、変形例２の電極端子１２０の半導体素子１１０への接触面積を約５０％にまで低減できる。その結果、上記特許文献１〜３の半導体素子２１０においてはんだ２５１を用いて電極端子２２０を接合するために要する面積Ｓ２００（図３８参照）を１００％とすると、変形例２の半導体装置１００ｃの半導体素子１１０における電極端子１２０を接合するために要する面積（接合面積）は約５０％まで縮小できる。
さらに、本実施の形態の変形例１の半導体装置１００ｂの電極端子１２０は片側先細り形状であるので、一方側面１２４の半導体素子１１０への接触位置により、上記特許文献１〜３の電極端子を備える場合と比較して、半導体素子１１０における電極端子１２０を接合するために要する面積を約４４％にまで低減できる。
さらには、本実施の形態の半導体装置１００ａの電極端子１２０は両側先細り形状であるので、両側面１２３、１２４の半導体素子１１０への接触位置により、上記特許文献１〜３の電極端子を備える場合と比較して、半導体素子１１０における電極端子１２０を接合するために要する面積を約３０％にまで低減できる。
続いて、図１〜１０および図３９を参照して、電極端子１２０に引張荷重（図２において上向きの力）が加えられたときの効果について説明する。図３９は、比較例を示す半導体装置における電極端子近傍の構成を概略的に示す拡大断面図である。比較例の半導体装置２００ｂは、反対側に向いた面が形成されていない先細り形状の電極端子２２０を備えている。具体的には、比較例の電極端子２２０は本実施の形態の電極端子１２０と同様の構成を備えているが、電極端子２２０において凹部１２２が形成されていない点においてのみ異なる。そのため、比較例の半導体装置２００ｂの半導体素子２１０において電極端子２２０と接合するために要する面積は、本実施の形態の半導体素子１１０において電極端子１２０と接合するために要する面積と同じである。
比較例の半導体装置２００ｂにおいて、先端面の幅が０．７ｍｍ、厚み（両側面の厚み）が０．３ｍｍの電極端子２２０とし、Ｓｎ（スズ）−Ａｇ（銀）系の鉛フリーはんだをはんだ２５１とする。この場合、電極端子２２０に引張荷重（図３９において上向きの力）を作用させると、約３０Ｎの荷重で電極端子が抜け落ちる。
一方、図１〜図６に示す本実施の形態の半導体装置１００ａの電極端子１２０の反対側に向いた面１２２ａに付着しているはんだを投影させて、その面積を算出すると、せん断に対する抵抗力が発生するはんだ１５１の面積は、たとえば合計で０．２ｍｍ2となる。そのため、本実施の形態で比較例のはんだ２５１と同じ材料のはんだ１５１を用いると、はんだ１５１の引張強度が７０ＭＰａ（７０Ｎ／ｍｍ2）であるので、算出された面積に引張強度を乗じると、１４Ｎの引張荷重が得られる。すなわち、本実施の形態では、比較例に比べて引張荷重が約４０％増大する。したがって、本実施の形態の電極端子１２０に熱サイクル等により作用する引張荷重（図２において上向きの力）が加えられると、反対側に向いた面１２２ａに付着しているはんだ１５１のせん断力により、半導体素子１１０の表面１１０ａ（はんだ１５１との接合界面）から電極端子１２０が抜け落ちることを抑制できる。
以上説明したように、本実施の形態における半導体装置１００ａ、１００ｂ、１００ｃによれば、半導体素子１１０と、延伸方向に沿って伸びる延伸部分１２０ａを有し、かつ延伸部分１２０ａの延伸方向の先端面１２１を半導体素子１１０の表面１１０ａに対して突き合わせた状態で半導体素子１１０と接合される電極端子１２０と、半導体素子１１０と電極端子１２０とを接合するはんだ１５１とを備え、電極端子１２０は、電極端子１２０のはんだ１５１で接合される領域１２０ｂに、延伸方向に交差する面であって、先端面１２１と反対側に向いた面１２２ａを有している。
本実施の形態における半導体装置１００ａ、１００ｂ、１００ｃは、半導体素子１１０の表面１１０ａに対して電極端子１２０の先端面１２１が突き合わされた状態で電極端子１２０と半導体素子１１０とが接合されることによって、半導体素子１１０における電極端子１２０との接合面積を縮小化できる。本実施の形態では、電極端子１２０は信号端子として用いられ、主端子として用いられる電極端子１３０よりも電流容量が少ない。そのため、接合面積を縮小化した形状の電極端子１２０を用いることにより、性能を維持するとともに、半導体装置１００ａ、１００ｂ、１００ｃにおいて電極端子１２０を接合するために要する面積の縮小化を図ることができる。よって、半導体素子１１０などの小さな部品においてはんだ１５１を用いて電極端子１２０を接合する場合や、半導体素子１１０において電極端子１２０を接合する面積が限られている場合に、本実施の形態の電極端子１２０を用いることにより、接合するための面積を縮小化できる。
また、電極端子１２０に引張荷重が作用されたときに、反対側に向いた面１２２ａに付着したはんだ１５１のせん断に対する抵抗力によって、電極端子１２０と半導体素子１１０との接合強度の低下を抑制できる。特に、上記特許文献１〜４は、電極端子を折り曲げてはんだとの接合面積を増加させることにより、半導体素子１１０と電極端子１２０との接合強度を高めている技術であるのに対して、本実施の形態では、電極端子１２０に引張荷重が作用した場合にはんだ１５１にせん断に対する抵抗力が発生するように半導体装置１００ａ、１００ｂ、１００ｃを構成している。また、半導体素子１１０において電極端子１２０を接合するために要する面積を縮小化するために、電極端子の先端部を半導体素子に沿うように接合した場合と比較して、反対側に向いた面１２２ａに付着したはんだ１５１のせん断に対する抵抗力により、電極端子１２０と半導体素子１１０との接合強度を向上できる。よって、電極端子１２０がはんだ１５１との接合界面から抜け落ちることを抑制でき、信頼性の低下を抑制できる半導体装置１００ａ、１００ｂ、１００ｃが得られる。
上記半導体装置１００ａ、１００ｂ、１００ｃにおいて好ましくは、電極端子１２０の先端面１２１における幅Ｗ１は、延伸部分１２０ａの先端面１２１以外の他の部分の最大の幅Ｗ２以下である。これにより、半導体素子１１０において電極端子１２０と接合されるために要する面積をより縮小化できる。
上記半導体装置１００ａ、１００ｂ、１００ｃにおいて好ましくは、延伸部分１２０ａの側面１２３、１２４に凹部１２２が形成され、凹部１２２に反対側に向いた面１２２ａが形成されている。これにより、電極端子１２０と半導体素子１１０との接合強度の低下を抑制できる構成が実現できる。
上記半導体装置１００ａ、１００ｂ、１００ｃにおいて好ましくは、延伸部分１２０ａは、互いに対向する２つの側面１２３、１２４を有し、２つの側面１２３、１２４の各々に凹部１２２が形成され、凹部１２２に反対側に向いた面１２２ａが形成されている。これにより、電極端子１２０と半導体素子１１０との接合強度の低下をさらに抑制できる構成が実現できる。
上記半導体装置１００ａ、１００ｂ、１００ｃにおいて好ましくは、２つの側面１２３、１２４のうちの一方の側面１２３に形成された凹部１２２と先端面１２１との距離Ｌ１２３は、２つの側面１２３、１２４のうちの他方の側面１２４に形成された凹部１２２と先端面１２１との距離Ｌ１２４と異なっている。これにより、電極端子１２０の強度を維持するとともに、凹部１２２をより大きく設けることができるので、電極端子１２０と半導体素子１１０との接合強度の低下をより抑制できる。
上記半導体装置１００ａ、１００ｂ、１００ｃにおいて好ましくは、凹部１２２は、半円状である。これにより、電極端子１２０と半導体素子１１０との接合強度の低下を抑制できる構成が実現できる。
本発明の半導体装置１００ａ、１００ｂ、１００ｃの製造方法によれば、半導体素子１１０を準備する工程（ステップＳ１）と、延伸方向に沿って伸びる延伸部分１２０ａと、延伸部分１２０ａの延伸方向の先端面１２１と、延伸方向に交差する面であって先端面１２１と反対側に向いた面１２２ａとを有する電極端子１２０を準備する工程（ステップＳ６）と、半導体素子１１０の表面１１０ａと電極端子１２０の先端面１２１とを突き合わすように配置した状態で半導体素子１１０と電極端子１２０とをはんだ１５１を用いて接合する工程（ステップＳ８）とを備え、接合する工程（ステップＳ８）では、反対側に向いた面１２２ａにはんだ１５１が付着するように接合する。
本実施の形態における半導体装置１００ａ、１００ｂ、１００ｃの製造方法は、接合する工程（ステップＳ８）において半導体素子１１０の表面１１０ａに対して電極端子１２０の先端面１２１が突き合わされた状態で電極端子１２０と半導体素子とを接合することによって、半導体素子１１０における電極端子１２０を接合するために要する面積を縮小化できる。特に、半導体素子１１０などの小さな部品においてはんだ１５１を用いて電極端子１２０を接合する場合や、半導体素子１１０において電極端子１２０を接合する面積が限られている場合に、本実施の形態の接合するための面積を縮小化できる電極端子１２０を好適に用いることができる。
また、接合する工程（ステップＳ８）において反対側に向いた面１２２ａにはんだ１５１が付着するように接合することによって、反対側に向いた面１２２ａに付着したはんだ１５１のせん断に対する抵抗力を利用できる。すなわち、電極端子１２０に熱ストレス等により引張荷重が作用されたときに、反対側に向いた面１２２ａに付着したはんだ１５１のせん断に対する抵抗力によって、電極端子１２０と半導体素子１１０との接合強度の低下を抑制できる。特に、半導体素子１１０との接合部の面積を縮小化するために、電極端子の先端部を折り曲げずに用いた場合と比較して、電極端子１２０と半導体素子１１０との接合強度を向上できるので、電極端子１２０がはんだ１５１との接合界面から抜け落ちることを抑制できる。よって、信頼性の低下を抑制できる半導体装置１００ａ、１００ｂ、１００ｃが得られる。
（実施の形態２）
図１３は、本発明の実施の形態２の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。図１４は、本発明の実施の形態２における半導体装置の電極端子の構成を概略的に示す斜視図である。図１３および図１４を参照して、本実施の形態における半導体装置１００ｄは、基本的には実施の形態１の半導体装置１００ａと同様の構成を備えているが、電極端子１２０が対向する側面１２３、１２４のうちの一方の側面１２３に形成された凹部１２２と先端面１２１との距離Ｌ１２３と、他方の側面１２４に形成された凹部１２２と先端面１２１との距離Ｌ１２４とが同等である点においてのみ異なる。
図１５、１７、１９、２１、２３、２５、２７、２９および３１は、本発明の実施の形態２の変形例１〜９の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。図１６、１８、２０、２２、２４、２６、２８、３０および３２は、本発明の実施の形態２の変形例１〜９における半導体装置の電極端子の構成を概略的に示す斜視図である。
図１５および図１６に示すように、電極端子１２０はストレート形状であってもよく、片側先細り形状であってもよい（図示せず）。
また図１７および図１８に示すように、電極端子１２０の凹部１２２は矩形状であってもよい。また、電極端子１２０の凹部１２２は、矩形状と半円状との両方が形成されていてもよい（図示せず）。
また図１９および図２０に示すように、電極端子１２０は、延伸方向に沿って伸びる対向する側面１２３、１２４のうちの一方の側面１２４のみに凹部１２２が形成されていてもよい。図２１および図２２に示すように、一方の側面１２３のみに凹部が形成されている構成において、片側先細り形状であってもよく、図２３および図２４に示すように、一方の側面１２４のみに凹部が形成されている構成において、ストレート形状であってもよい。また図２５および図２６に示すように、電極端子１２０は、矩形の凹部１２２が一方の側面１２４に形成された片側先細り形状であってもよい。なお、電極端子１２０の凹部１２２が形成される側面は、先細り形状を構成する側面であってもストレート形状を構成する側面であってもよい。
また図２７および図２８に示すように、電極端子１２０は、延伸方向に沿って伸びる対向する側面１２３、１２４の各々に凹部１２２が複数形成されていてもよい。この構成においても、片側先細り形状であってもよく（図示せず）、図２９および図３０に示すように、ストレート形状であってもよい。また、図３１および図３２に示すように、複数の凹部１２２が形成される側面は延伸方向に伸びる側面１２３、１２４の一方の側面１２４のみに形成されていてもよい。
また電極端子１２０は、半円状および矩形状の両方の形状の凹部１２２が形成されていてもよい。さらに電極端子１２０に形成される凹部１２２は、半円状以外の円弧状や楕円形などの形状であってもよい。
本実施の形態およびその変形例における半導体装置１００ｄ〜１００ｍの製造方法は、実施の形態１の半導体装置１００ａ、１００ｂ、１００ｃの製造方法と基本的には同様の構成を備えているが、電極端子を準備する工程（ステップＳ６）において図１３〜図３２に示す電極端子１２０を準備する点においてのみ異なる。
以上説明したように、本実施の形態における半導体装置１００ｄ〜１００ｍによれば、電極端子１２０の凹部１２２は、矩形状および半円状のいずれか一方の形状を有している。これにより、半導体素子１１０において電極端子１２０と接合されるために要する面積を縮小化し、かつ信頼性の低下を抑制する構成が実現できる。また、反対側に向いた面１２２ａを容易に形成できる。
（実施の形態３）
図３３は、本発明の実施の形態３の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す断面図である。図３４は、本発明の実施の形態３における半導体装置の電極端子の構成を概略的に示す斜視図である。図３３および図３４に示すように、本実施の形態における１００ｎは、基本的には実施の形態１の半導体装置１００ａと同様の構成を備えているが、延伸部分１２０ａは、延伸部分１２０ａを貫通する貫通孔１２７を有し、貫通孔１２７に反対側に向いた面１２７ａが形成されている点においてのみ異なる。
具体的には、延伸方向に沿って伸びる面としての正面１２５および背面１２６に貫通孔１２７が形成されている。本実施の形態では、正面１２５および背面１２６に貫通するように円形状の貫通孔１２７が形成されているが、側面１２３、１２４に貫通孔１２７が形成されていてもよい。また、貫通孔１２７の形状は、円形状に特に限定されない。また、貫通孔１２７は、複数形成されていてもよい。また、貫通孔１２７は、図３３および図３４に示すように、延伸方向に沿って伸びる面の略中央部に形成されていてもよいし、中央部から離れた側部に形成されていてもよい。
なお、電極端子１２０に貫通孔１２７が形成されている場合であっても、図３３および図３４に示すストレート形状に特に限定されず、片側先細り形状または先細り形状であってもよい。また、実施の形態１または２のように、延伸方向に沿って伸びる側面１２３、１２４に凹部１２２がさらに形成されていてもよい。
本実施の形態における半導体装置１００ｎの製造方法は、実施の形態１の半導体装置１００ａ、１００ｂ、１００ｃの製造方法と基本的に同様の構成を備えているが、電極端子を準備する工程（ステップＳ６）において、図３４に示す電極端子１２０を準備する点においてのみ異なる。
以上説明したように、本実施の形態の半導体装置１００ｎによれば、延伸部分１２０ａは、延伸部分１２０ａを貫通する貫通孔１２７を有し、貫通孔１２７に反対側に向いた面１２７ａが形成されている。これにより、半導体素子１１０において電極端子１２０と接合されるために要する面積を縮小化し、かつ信頼性の低下を抑制する構成が実現できる。
（実施の形態４）
図３５は、本発明の実施の形態４の半導体装置において電極端子と半導体装置とが接合されている領域近傍の構成を概略的に示す斜視図である。図３６は、本発明の実施の形態４における電極端子の構成を概略的に示し、（Ａ）は正面図であり、（Ｂ）は（Ａ）において矢印Ｂから見たときの側面図であり、（Ｃ）は斜視図である。図３５および図３６（Ａ）〜（Ｃ）に示すように、本実施の形態における半導体装置１００ｏは、基本的には実施の形態１の半導体装置１００ａと同様の構成を備えているが、延伸方向に沿って伸びる面としての側面１２３が波打つように湾曲している点においてのみ異なる。
具体的には、図３５（Ｂ）の矢印で表わされるように、電極端子１２０において、延伸方向に対して互いに対向する両側面１２３、１２４が同じ方向に突き出すように湾曲している。波打つように湾曲している面としての側面１２３に、先端面１２１と反対側に向いた面１２３ａを有している。電極端子１２０に引張荷重（図３３において上向きの力）が作用すると、反対側に向いた面１２３ａに付着したはんだ１５１のせん断に対する抵抗力により、電極端子１２０が半導体素子１１０の表面１１０ａから向け落ちることを抑制できる。
なお、半導体装置１００ｏは、実施の形態１または２のように延伸方向に沿って伸びる側面１２３、１２４に凹部がさらに形成されていてもよいし、実施の形態２のように湾曲している面としての側面１２３に貫通孔１２７がさらに形成されていてもよい。
本実施の形態における半導体装置１００ｏの製造方法は、実施の形態１の半導体装置１００ａ、１００ｂ、１００ｃの製造方法と基本的に同様の構成を備えているが、電極端子を準備する工程（ステップＳ６）において、図３５および図３６（Ａ）〜（Ｃ）に示す電極端子１２０を準備する点においてのみ異なる。
以上説明したように、本実施の形態における半導体装置１００ｏによれば、電極端子１２０は延伸方向に沿って伸びる面としての側面１２３、１２４が波打つように湾曲し、湾曲した面としての側面１２３、１２４に反対側に向いた面１２３ａが形成されている。これにより、半導体素子１１０において電極端子１２０と接合されるために要する面積を縮小化し、かつ信頼性の低下を抑制する構成が実現できる。
また、上述した本発明の実施の形態１〜３の半導体装置１００ａ〜１００ｏにおいて、電極端子１２０のはんだ１５１と接合する領域には、切欠部（凹部１２２）、貫通孔１２７、および凹凸（湾曲している面としての側面１２３、１２４）のうちの少なくともいずれかが形成されていることが好ましい。これにより、本発明の効果を有する構成が実現できる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置および半導体装置の製造方法によれば、半導体素子において電極端子と接合されるために要する面積を縮小化し、かつ信頼性の低下を抑制することができる。そのため、半導体素子への電極端子の接合部分が限られている場合等に、好適に用いることができる。
本発明の実施の形態１における半導体装置の構成を概略的に示す概略断面図である。 図１における領域ＩＩの拡大側面図である。 図２の線分ＩＶ−ＩＶに沿った断面図である。 図２の線分Ｖ−Ｖでの断面図である。 図１における領域ＩＩの拡大側面図である。 本発明の実施の形態１における電極端子の構成を示す概略斜視図である。 本発明の実施の形態１における半導体装置において反対側に向いた面を説明するための図である。 本発明の実施の形態１の変形例１における半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態１の変形例１における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態１の変形例２における半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態１の変形例２における半導体装置の電極端子を概略的に示す斜視図である。 本発明の実施の形態１における半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態２の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態２の変形例１の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２の変形例１における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態２の変形例２の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２の変形例２における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態２の変形例３の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２の変形例３における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態２の変形例４の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２の変形例４における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態２の変形例５の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２の変形例５における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態２の変形例６の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２の変形例６における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態２の変形例７の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２の変形例７における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態２の変形例８の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２の変形例８における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態２の変形例９の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す拡大断面図である。 本発明の実施の形態２の変形例９における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態３の半導体装置において電極端子と半導体素子とが接合されている領域近傍の構成を概略的に示す断面図である。 本発明の実施の形態３における半導体装置の電極端子の構成を概略的に示す斜視図である。 本発明の実施の形態４の半導体装置において電極端子と半導体装置とが接合されている領域近傍の構成を概略的に示す斜視図である。 本発明の実施の形態４における電極端子の構成を概略的に示し、（Ａ）は正面図であり、（Ｂ）は（Ａ）において矢印Ｂから見たときの側面図であり、（Ｃ）は斜視図である。 上記特許文献１〜３に開示されている先端部がＬ字状に折り曲げられた電極端子を備えた半導体装置を概略的に示す拡大断面図である。 上記特許文献１〜３に開示されている先端部がＬ字状に折り曲げられた電極端子を備えた半導体装置を概略的に示す拡大断面図である。 比較例を示す半導体装置における電極端子近傍の構成を概略的に示す拡大断面図である。
符号の説明
１００ａ〜１００ｏ 半導体装置、１１０ 半導体素子、１１０ａ 表面、１１１ 電極パターン、１１２ 半導体基板、１２０，１３０ 電極端子、１２０ａ 延伸部分、１２０ｂ 領域、１２１ 先端面、１２２ 凹部、１２２ａ，１２３ａ，１２７ａ 反対側に向いた面、１２３，１２４ 側面、１２５ 正面、１２６ 側面、１２７ 貫通孔、１４０ 絶縁基板、１４１ セラミック基板、１４２〜１４４ 表パターン電極、１４５ 裏パターン電極、１５１〜１５６ はんだ、１６０ ヒートシンク、１７０ 封止部材、１８０ ケース。

Claims (8)

  1. 半導体素子と、
    延伸方向に沿って伸びる延伸部分を有し、かつ前記延伸部分の前記延伸方向の先端面を前記半導体素子の表面に対して突き合わせた状態で前記半導体素子と接合される電極端子と、
    前記半導体素子と前記電極端子とを接合するはんだとを備え、
    前記電極端子は、前記電極端子の前記はんだで接合される領域に、前記延伸方向に交差する面であって、前記先端面と反対側に向いた面を有する、半導体装置。
  2. 前記電極端子の前記先端面における幅は、前記延伸部分の前記先端面以外の他の部分の最大の幅以下である、請求項１に記載の半導体装置。
  3. 前記延伸部分の側面に凹部が形成され、
    前記凹部に前記反対側に向いた面が形成されている、請求項１または２に記載の半導体装置。
  4. 前記延伸部分は、互いに対向する２つの側面を有し、
    前記２つの側面の各々に凹部が形成され、
    前記凹部に前記反対側に向いた面が形成されている、請求項１または２に記載の半導体装置。
  5. 前記２つの側面のうちの一方の側面に形成された凹部と前記先端面との距離は、前記２つの側面のうちの他方の側面に形成された凹部と前記先端面との距離と異なっている、請求項４に記載の半導体装置。
  6. 前記凹部は、矩形状および半円状のいずれか一方の形状を有している、請求項３〜５のいずれかに記載の半導体装置。
  7. 前記延伸部分は、前記延伸部分を貫通する貫通孔を有し、
    前記貫通孔に前記反対側に向いた面が形成されている、請求項１または２に記載の半導体装置。
  8. 半導体素子を準備する工程と、
    延伸方向に沿って伸びる延伸部分と、前記延伸部分の前記延伸方向の先端面と、前記延伸方向に交差する面であって前記先端面と反対側に向いた面とを有する電極端子を準備する工程と、
    前記半導体素子の表面と前記電極端子の前記先端面とを突き合わすように配置した状態で前記半導体素子と前記電極端子とをはんだを用いて接合する工程とを備え、
    前記接合する工程では、前記反対側に向いた面に前記はんだが付着するように接合する、半導体装置の製造方法。
JP2007215673A 2007-08-22 2007-08-22 半導体装置およびその製造方法 Expired - Fee Related JP5011562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007215673A JP5011562B2 (ja) 2007-08-22 2007-08-22 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215673A JP5011562B2 (ja) 2007-08-22 2007-08-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009049272A JP2009049272A (ja) 2009-03-05
JP5011562B2 true JP5011562B2 (ja) 2012-08-29

Family

ID=40501207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215673A Expired - Fee Related JP5011562B2 (ja) 2007-08-22 2007-08-22 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5011562B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5589409B2 (ja) * 2010-01-29 2014-09-17 オムロン株式会社 実装部品、電子機器および実装方法
JP2014123638A (ja) * 2012-12-21 2014-07-03 Murata Mfg Co Ltd 部品モジュール
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP6659289B2 (ja) * 2015-09-28 2020-03-04 京セラ株式会社 ヒータ
JP6643093B2 (ja) * 2016-01-15 2020-02-12 京セラ株式会社 ヒータ
JP6256639B2 (ja) * 2017-01-31 2018-01-10 株式会社村田製作所 部品モジュール
WO2019082344A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置の製造方法
JP6808849B2 (ja) * 2017-10-26 2021-01-06 新電元工業株式会社 半導体装置
WO2019082343A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置
EP4002447A1 (en) * 2020-11-18 2022-05-25 Infineon Technologies Austria AG Contact clip for semiconductor device package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877060U (ja) * 1981-11-18 1983-05-24 日本電気株式会社 電子部品
JPS61125058A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体装置
JP2560869B2 (ja) * 1989-04-27 1996-12-04 富士電機株式会社 二端子面実装形半導体装置
JPH05315517A (ja) * 1992-05-12 1993-11-26 Nec Corp 半導体装置
JPH07130937A (ja) * 1993-11-05 1995-05-19 Hitachi Ltd 表面実装型半導体装置およびその製造に用いるリードフレーム
JP2002334964A (ja) * 2001-05-08 2002-11-22 Hitachi Ltd 半導体装置
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2009049272A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5011562B2 (ja) 半導体装置およびその製造方法
US8575745B2 (en) Power semiconductor device, printed wiring board, and mechanism for connecting the power semiconductor device and the printed wiring board
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US20050218494A1 (en) Semiconductor device, a method of manufacturing the same and an electronic device
WO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP4637784B2 (ja) 電力用半導体装置
WO2012077305A1 (ja) 導電路、それを用いた半導体装置及びそれらの製造方法
JP2007281274A (ja) 半導体装置
JP2021019064A (ja) 半導体装置及び半導体装置の製造方法
US9076782B2 (en) Semiconductor device and method of manufacturing same
JPWO2017187998A1 (ja) 半導体装置
JP4228926B2 (ja) 半導体装置
JP2014049582A (ja) 半導体装置
WO2006022257A1 (ja) セラミック電子部品
JP2006196765A (ja) 半導体装置
WO2005051057A1 (ja) 回路基板
US20170062381A1 (en) Method for manufacturing wire bonding structure, wire bonding structure, and electronic device
JP2000049382A (ja) 半導体発光装置及びその製造方法
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
JP5418654B2 (ja) 半導体装置
JP4882394B2 (ja) 半導体装置
JP2017188528A (ja) 半導体装置
JP2012084588A (ja) 電子部品における電極の接続構造
JP5451655B2 (ja) 端子連結構造、及びこの端子連結構造を有する半導体装置
JP4329187B2 (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees