JP2004281681A - 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法 - Google Patents
検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法 Download PDFInfo
- Publication number
- JP2004281681A JP2004281681A JP2003070447A JP2003070447A JP2004281681A JP 2004281681 A JP2004281681 A JP 2004281681A JP 2003070447 A JP2003070447 A JP 2003070447A JP 2003070447 A JP2003070447 A JP 2003070447A JP 2004281681 A JP2004281681 A JP 2004281681A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- defects
- inspection
- detected
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】致命欠陥を早期に発見して製品の歩留り向上に寄与する検査レシピ作成システム及び方法、欠陥レビューシステム及び方法を提供する。
【解決手段】検査対象を選択する検査対象選択部と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部と、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を抽出する欠陥密度予測部と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部と、欠陥サイズ毎の致命欠陥数及び欠陥サイズ毎の欠陥検出率を定める検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する検出期待値計算部とを具備する。
【選択図】 図１
【解決手段】検査対象を選択する検査対象選択部と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部と、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を抽出する欠陥密度予測部と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部と、欠陥サイズ毎の致命欠陥数及び欠陥サイズ毎の欠陥検出率を定める検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する検出期待値計算部とを具備する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法に係り、特に、電子デバイスの製造工程等で使用される欠陥検査装置における検査レシピを作成する装置及びその方法、及び検査対象内で検出された多数の欠陥のうちからレビューすべき欠陥を特定する装置及びその方法に係る。
【０００２】
【従来の技術】
電子デバイスの製造技術において、不良原因を早期に発見し、製造工程及び製造装置へフィードバックすることは、歩留りの維持・向上にとって必要不可欠な作業である。不良原因を早期に発見する為には先ず電子デバイス上で発生する欠陥を出来るだけ多く検出しなければならない。このためには、欠陥検査装置の多数の感度パラメータ（検査レシピ）を検査対象に応じて最適な値に設定する必要がある。従来、欠陥検査装置の検査レシピは、技術者の知識・経験に基づく主観的な判断によって設定されていた。
【０００３】
また、不良原因となる製造工程及び製造装置を特定する為には、欠陥レビューを行なわなければならない。欠陥レビューとは、欠陥検査装置で検出された欠陥を光学顕微鏡や走査電子顕微鏡（ＳＥＭ）等を使って観察して不良要因毎に分類する作業である。欠陥レビューの結果は、不良原因を特定するための非常に重要な情報源となる。
【０００４】
この欠陥レビューに関して、欠陥レビューを効率良く行うべく、欠陥の大きさと不良原因となる可能性（致命性）を判定するためのデータとを比較して欠陥の致命性を計算し、致命性の高い欠陥から順にレビューする方法が知られている（例えば、特許文献１参照）。また、致命性の高い欠陥を優先的に解析すべく、欠陥のチップ内の位置、チップ内の領域及び欠陥の大きさに応じた不良発生率データから、不良発生率を欠陥毎に算出し、不良発生率が基準値以上の欠陥を選択する検査システムが知られている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平１１−２１４４６２号公報（段落［００８３］−［０１００］、第３−４図）
【０００６】
【特許文献２】
特開２００２−１４１３８４号公報（段落［００２４］−［００２５］、第６−８図）
【０００７】
【発明が解決しようとする課題】
近年、欠陥検査装置の性能向上やウェハの大口径化によって検出される欠陥の数が急増している。したがって、不良原因を早期に発見する為には、電子デバイス上で発生する欠陥の中から致命性の高い欠陥だけを効率良く検出し、レビューする必要がある。
【０００８】
しかし、従来の検査レシピ作成方法は、欠陥の致命性を考慮していない為、装置の動作に支障のない微細な欠陥が多く検出されるような検査レシピを設定してしまい、致命欠陥を効率良く検出することが出来ない。これにより、本来検出すべき重大な欠陥を見落とし、対策すべき欠陥の見逃しによって歩留り改善が遅れることになり、多大な損失が生じてしまう。また、技術者が試行錯誤して検査レシピを作成する為、最適な検査レシピを見出すには非常に時間がかかってしまう。更に、技術者の熟練度によって検査レシピの質に差が生じてしまう。
【０００９】
また、検出される欠陥の数が急増することにより、欠陥レビューに対する負担が大きくなっている。検出される多数の欠陥の中からサンプリングしてレビューを行なうにも致命欠陥を効率良くサンプリングする方法がないのが現状であり、膨大な検出欠陥の中から致命欠陥を効率的にレビューし、問題となる製造工程及び製造装置を早期に特定することができる方法が求められている。
【００１０】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、致命欠陥を早期に発見して製品の歩留り向上に寄与する検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明の第１の特徴は、検査対象を選択する検査対象選択部と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部と、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を抽出する欠陥密度予測部と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部と、欠陥サイズ毎の致命欠陥数及び欠陥サイズ毎の欠陥検出率を定める検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する検出期待値計算部とを具備する検査レシピ作成システムであることを要旨とする。
【００１２】
本発明の第２の特徴は、検査対象を選択する検査対象選択部と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部と、検査対象内で検出した欠陥サイズ毎の欠陥密度を抽出する検出欠陥密度抽出部と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部と、欠陥サイズ毎の致命欠陥数に基づいて、レビューする欠陥数を欠陥サイズ毎に求めるレビュー数決定部とを具備する欠陥レビューシステムであることを要旨とする。
【００１３】
本発明の第３の特徴は、検査対象を選択する段階と、検査対象における欠陥サイズ毎のクリティカルエリアを求める段階と、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を求める段階と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する段階と、欠陥サイズ毎の致命欠陥数及び欠陥サイズ毎の欠陥検出率を定める検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する段階とを具備する検査レシピ作成方法であることを要旨とする。
【００１４】
本発明の第４の特徴は、検査対象を選択する段階と、検査対象における欠陥サイズ毎のクリティカルエリアを求める段階と、検査対象内で検出した欠陥サイズ毎の欠陥密度を求める段階と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する段階と、欠陥サイズ毎の致命欠陥数に基づいて、レビューする欠陥数を欠陥サイズ毎に求める段階とを具備する欠陥レビュー方法であることを要旨とする。
【００１５】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。
【００１６】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係る検査レシピ作成システムは、欠陥検査装置の検査レシピを作成する機能を備えた演算部１と、演算部１に接続されたクリティカルエリア記憶部２、予測欠陥密度記憶部３、検査レシピ候補記憶部４、検出期待値記憶部５、及びプログラム記憶部２０とを有する。
【００１７】
演算部１は、検査対象を選択する検査対象選択部１０と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部１１と、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を抽出する欠陥密度予測部１２と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部１３と、欠陥サイズ毎の致命欠陥数及び検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する検出期待値計算部１４と、検出することが期待される致命欠陥数が最も多い検査レシピ候補を求める最適検査レシピ決定部１５とを具備する。
【００１８】
演算部１は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部として構成すればよい。検査対象選択部１０、クリティカルエリア抽出部１１、欠陥密度予測部１２、致命欠陥計算部１３、検出期待値計算部１４、及び最適検査レシピ決定部１５は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有していても構わない。
【００１９】
クリティカルエリア記憶部２、予測欠陥密度記憶部３、検査レシピ候補記憶部４、検出期待値記憶部５、及びプログラム記憶部２０は、それぞれ、半導体ＲＯＭ、半導体ＲＡＭ等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの補助記憶装置で構成してもよく、ＣＰＵの内部の主記憶装置で構成しても構わない。
【００２０】
演算部１には、入出力制御部２２を介して、操作者からのデータや命令などの入力を受け付ける入力装置２３と、作成された検査レシピのデータを出力する出力装置２４とが接続されている。入力装置２３には、キーボード、マウス、ライトペンまたはフレキシブルディスク装置などが含まれる。出力装置２４には、プリンタ装置、表示装置などが含まれる。表示装置には、ＣＲＴ、液晶などのディスプレイ装置が含まれる。
【００２１】
演算部１で実行される各処理のプログラム命令はプログラム記憶部２０に記憶されている。プログラム命令は必要に応じてＣＰＵに読み込まれ、ＣＰＵの内部の演算部１によって、演算処理が実行される。また同時に、一連の演算処理の各段階で発生した数値情報などのデータは、ＣＰＵ内の主記憶装置に一時的に記憶される。
【００２２】
検査対象選択部１０は、例えば、製品の種類、製品の製造工程及び製品内の領域を検査対象として指定する。クリティカルエリア抽出部１１は、検査対象選択部１０によって選択された検査対象における欠陥サイズ毎のクリティカルエリアをクリティカルエリア記憶部２から抽出する。「クリティカルエリア」とは、欠陥の存在により不良が発生する範囲（確率）を示す概念である。その詳細は、図２（ａ）及び図２（ｂ）を参照して後述する。欠陥密度予測部１２は、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を予測欠陥密度記憶部３から抽出する。致命欠陥計算部１３は、抽出された欠陥サイズ毎のクリティカルエリア及び検査対象における欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数（Ｋｉｌｌｅｒ Ｄｅｆｅｃｔ 数）を計算する。検出期待値計算部１４は、欠陥サイズ毎の致命欠陥数及び検査レシピ候補に規定されている欠陥検出率に基づいて、検査対象において検出が期待される致命欠陥数を計算する。最適検査レシピ決定部１５は、検出が期待される致命欠陥数に基づいて、最適な検査レシピ候補を求める。最適な検査レシピ候補は、検出することが期待される致命欠陥数が最も多い検査レシピ候補である。
【００２３】
クリティカルエリア記憶部２は、検査対象となる製品の種類、製品の製造工程、製品内の領域のそれぞれに対応するクリティカルエリアの情報を格納する。クリティカルエリアの情報には、欠陥サイズ毎のクリティカルエリアが含まれる。予測欠陥密度記憶部３は、検査対象となる製品と、製造ライン、製造プロセス、或いは製造装置のうちの少なくとも１つが共通する他の製品において、既に発生した過去の欠陥密度の情報を格納する。検査レシピ候補記憶部４は、製品の種類、製品の製造工程、製品内の領域に応じて、複数の検査レシピ候補の情報を格納する。検査レシピ候補は、欠陥サイズ毎の欠陥検出率を定める。欠陥サイズ毎の欠陥検出率は、欠陥検査装置の感度パラメータによって定められる。検出期待値記憶部５は、検出期待値計算部１４による計算結果を格納する。即ち、検出期待値記憶部５は、各検査レシピ候補について計算された、検査対象において検出が期待される致命欠陥数を格納する。
【００２４】
予測欠陥密度記憶部３が記憶する欠陥密度の情報は、例えば、テストエレメントグループ（ＴＥＧ）の電気的な特性を評価することにより得られる。また、欠陥密度の情報は、欠陥の数及び欠陥サイズをウェハ毎にまとめた第１の情報、或いは、第１の情報を欠陥サイズ毎の欠陥密度に変換した第２の情報である。したがって、欠陥密度の情報が第２の情報である場合、欠陥密度予測部１２は、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度をそのまま予測欠陥密度記憶部３から抽出する。一方、欠陥密度の情報が第１の情報である場合、欠陥密度予測部１２は、予測欠陥密度記憶部３から第１の情報を読み出し、第１の情報を第２の情報へ変換して抽出する。
【００２５】
図２（ａ）に示すように、第１の配線３０ａと第２の配線３０ｂがスペース３１を介して平行に配置されている。第１の欠陥（大）３３ａは、半径Ｒａの円形状を有し、第１の配線３０ａに接し、第２の配線３０ｂと一部が重なり合っている。また、第２の欠陥（大）３３ｂは、半径Ｒｂ（Ｒｂ＝Ｒａ）の円形状を有し、第２の配線３０ｂに接し、第１の配線３０ａと一部が重なり合っている。したがって、第１及び第２の欠陥（大）３３ａ、３３ｂは、第１及び第２の配線３０ａ、３０ｂ間を導通させ、ショート不良を引き起こすおそれがある。すなわち、第１及び第２の欠陥（大）３３ａ、３３ｂは、正常動作を妨げ動作不良を引き起こす致命欠陥となり得る。第１及び第２の欠陥（大）３３ａ、３３ｂは、その中心がスペース３１内のクリティカルエリアＡｃ（Ｒ）内に位置している場合に限り、第１及び第２の配線３０ａ、３０ｂ間に跨り、致命欠陥となり得る。換言すれば、クリティカルエリアＡｃ（Ｒ）は、第１及び第２の欠陥（大）３３ａ、３３ｂの存在により不良が発生する範囲を示し、クリティカルエリアＡｃ（Ｒ）の広さは、レイアウトパターン及び欠陥サイズに依存する。半径Ｒの円形状の欠陥を想定した場合、クリティカルエリアＡｃ（Ｒ）の広さは、欠陥の半径Ｒに依存する。以後、半径Ｒの円形状の欠陥について説明を続け、欠陥サイズとして欠陥の半径Ｒを例にとり説明する。
【００２６】
一方、第１の欠陥（小）３４ａは、半径ｒａの円形状を有し、第１の配線３０ａと離間し、第２の配線３０ｂと接している。また、第２の欠陥（小）３４ｂは、半径ｒｂ（ｒａ＝ｒｂ）の円形状を有し、第２の配線３０ｂと離間し、第１の配線３０ａと接している。第１及び第２の欠陥（小）３４ａ、３４ｂは、半径ｒａ、ｒｂがスペース３１の幅の半分よりも小さい為、第１及び第２の配線３０ａ、３０ｂ間に跨ることがなく、第１及び第２の配線３０ａ、３０ｂ間を導通させることがない。したがって、第１及び第２の欠陥（小）３４ａ、３４ｂに、クリティカルエリアＡｃ（Ｒ）は存在しない。
【００２７】
図２（ｂ）に示すように、クリティカルエリアＡｃ（Ｒ）は、欠陥サイズＲが大きくなるにつれて広くなる。前述したように、クリティカルエリアＡｃ（Ｒ）には、レイアウトパターンによって定まるしきい値が存在する。図２（ａ）に示すラインパターンにおいては、スペース３１幅の半分の値Ｐ１からクリティカルエリアＡｃ（Ｒ）が発生する。また、欠陥サイズＲが一定の値を越えると、クリティカルエリアＡｃ（Ｒ）は増加せず一定の値を取る。例えば、図２（ａ）に示すラインパターンが繰り返されている場合、欠陥サイズＲが、（スペース幅＋ライン幅／２）を越えるとクリティカルエリアＡｃ（Ｒ）は一定の値を取る。
【００２８】
図３（ａ）及び図３（ｂ）を参照して、図１の致命欠陥計算部１３が取り扱う欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）及び欠陥サイズ毎の予測欠陥密度分布ＤＤ（Ｒ）、及びこれらに基づいて計算される欠陥サイズＲ毎の致命欠陥数λ（Ｒ）を説明する。図３（ａ）に示すように、クリティカルエリアＡｃ（Ｒ）及び予測欠陥密度分布ＤＤ（Ｒ）は、欠陥サイズＲに依存して変化する。一般的に、予測欠陥密度分布ＤＤ（Ｒ）は、欠陥サイズが小さいほど高く、大きいほど低い。一方、クリティカルエリアＡｃ（Ｒ）は、欠陥サイズが小さいほど狭く、大きいほど広い。
【００２９】
図３（ｂ）に示すように、致命欠陥数λ（Ｒ）は、欠陥サイズＲに依存して変化する。致命欠陥数λ（Ｒ）は、（１）式により、求められる。
【００３０】
λ（Ｒ） ＝ ∫Ａｃ（Ｒ）・ＤＤ（Ｒ）ｄＲ ・・・（１）
図４に示すように、致命欠陥数λ（Ｒ）は、図３（ｂ）に示したそれと同じである。第１の検査レシピ候補Ｃｐ１（Ｒ）、第２の検査レシピ候補Ｃｐ２（Ｒ）、及び第３の検査レシピ候補Ｃｐ３（Ｒ）は、図１の検査レシピ候補記憶部４に格納された検査レシピ候補の例である。第１乃至第３の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）は、それぞれ異なるプロファイルを有する。第１の検査レシピ候補Ｃｐ１（Ｒ）の欠陥検出率は、欠陥サイズＲが一定の値までは零であり、この一定値を境に急激に増加し、その直後に変化しない。第２の検査レシピ候補Ｃｐ２（Ｒ）の欠陥検出率は、欠陥サイズＲと共に緩やかに増加し、欠陥サイズＲが一定の値以上になると変化しない。第３の検査レシピ候補Ｃｐ３（Ｒ）の欠陥検出率は、初め急激に増加するが、その後、一定の増加率のもと緩やかに増加する。
【００３１】
第１乃至第３の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）によって検出することが期待される欠陥サイズ毎の致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）は、（２）式によってそれぞれ求められる。（２）式において“ｘ”は、１、２、又は３を示す。
【００３２】
λｃｐｘ（Ｒ） ＝ ∫λ（Ｒ）・Ｃｐｘ （Ｒ）ｄＲ ・・・（２）
図１の最適検査レシピ決定部１５は、欠陥サイズ毎の致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）に基づいて、検出することが期待される致命欠陥数が最も多い検査レシピ候補を求める。このように、致命欠陥計算部１３は、レイアウトパターン及び欠陥サイズに依存するクリティカルエリアＡｃ（Ｒ）及び（１）式を用いて、その欠陥の存在により不良が発生し得る致命欠陥数λ（Ｒ）の分布を求める。そして、検出期待値計算部１４は、複数の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）によって検出することが期待される欠陥サイズ毎の致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）を（２）式を用いて求める。したがって、レシピ作成者の熟練度に依存することなく、歩留りに対して影響度のある欠陥を効率良く検出できる検査レシピを容易に作成することができる。また、技術者が実際に検査対象となる製品ウェハを使用して、欠陥検査装置が備える幾つもの感度パラメータを調整してはテスト検査・レビューを繰り返す必要がなくなり、検査レシピの条件出しに多くの時間がかからなくなる。
【００３３】
次に、図５を参照して、本発明の第１の実施の形態に係る検査レシピ作成方法を説明する。図５に示す検査レシピ作成方法は、図１に示すプログラム記憶部２０に記憶されたプログラム命令に従った演算部１の動作の流れ、即ち手順を示す。
【００３４】
（イ）先ずＳ１０段階において、検査対象選択部１０は検査対象を選択する。具体的には、検査対象選択部１０は、製品の種類、製品の製造工程及び製品内の領域を指定する。
【００３５】
（ロ）次にＳ１１段階において、クリティカルエリア抽出部１１は、選択した検査対象における欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）を抽出する。具体的には、クリティカルエリア記憶部２から検査対象に対応するクリティカルエリアＡｃ（Ｒ）を読み出す。
【００３６】
（ハ）次にＳ１２段階において、欠陥密度予測部１２は、検査対象内で検出することが予測される欠陥サイズ毎の予測欠陥密度分布ＤＤ（Ｒ）を抽出する。具体的には、予測欠陥密度記憶部３から生産ラインにおける欠陥サイズ毎の予測欠陥密度分布ＤＤ（Ｒ）を読み出す。
【００３７】
（ニ）次にＳ１３段階において、致命欠陥計算部１３は、図３（ａ）に示した欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）及び欠陥サイズ毎の予測欠陥密度分布ＤＤ（Ｒ）に基づいて、（１）式を用いて図３（ｂ）に示した欠陥サイズ毎の致命欠陥数λ（Ｒ）を計算する。
【００３８】
（ホ）次にＳ１４段階において、検出期待値計算部１４は、先ず検査レシピ候補の１つを選択する。具体的には、検査レシピ候補記憶部４から検査レシピ候補の欠陥検出率情報を読み出す。ここでは、図４の第１の検査レシピ候補Ｃｐ１（Ｒ）を選択した場合について説明を続ける。
【００３９】
（へ）次にＳ１５段階において、検出期待値計算部１４は、選択した第１の検査レシピ候補Ｃｐ１（Ｒ）によって検出することが期待される図４の致命欠陥数λｃｐ１（Ｒ）を（２）式を用いて計算する。
【００４０】
（ト）次にＳ１６段階において、検出期待値計算部１４は、計算結果である図４の致命欠陥数λｃｐ１（Ｒ）を検出期待値記憶部５に保存する。
【００４１】
（チ）次にＳ１７段階において、検出期待値計算部１４は、総ての検査レシピ候補について致命欠陥数を計算したか否かを判断する。計算していない場合（Ｓ１７段階においてＮｏ）、Ｓ１４段階に戻り、未だ選択されていない検査レシピ候補、例えば図４の第２或いは３の検査レシピ候補Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）を選択する。そして、第２或いは３の検査レシピ候補Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）についてＳ１５及びＳ１６段階を繰り返し実施して、図４の致命欠陥数λｃｐ２（Ｒ）、λｃｐ３（Ｒ）を計算する。このようにＳ１４〜Ｓ１６段階を総ての検査レシピ候補について繰り返し実施することで、欠陥サイズ毎の致命欠陥数及び検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する。総ての検査レシピ候補について致命欠陥数を計算した場合（Ｓ１７段階においてＹｅｓ）、Ｓ１８段階へ進む。
【００４２】
（リ）最後にＳ１８段階において、最適検査レシピ決定部１５は、検出することが期待される致命欠陥数が最も多い検査レシピ候補を求める。具体的には、最も多い致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）を検出することが期待される検査レシピ候補を、第１乃至３の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）の中から抽出する。以上の手順を経て、選択した検査対象に対して致命欠陥を最大数検出できる検査レシピを自動的に作成することが可能になる。
【００４３】
このように、Ｓ１３段階において、レイアウトパターン及び欠陥サイズに依存するクリティカルエリアＡｃ（Ｒ）及び（１）式を用いて、その欠陥の存在により不良が発生し得る致命欠陥数λ（Ｒ）の分布を求める。そして、Ｓ１５段階において、複数の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）によって検出することが期待される欠陥サイズ毎の致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）を（２）式を用いて求める。したがって、レシピ作成者の熟練度に依存することなく、歩留りに対して影響度のある欠陥を効率良く検出できる検査レシピを容易に作成することができる。また、技術者が実際に検査対象となる製品ウェハを使用して、欠陥検査装置が備える幾つもの感度パラメータを調整してはテスト検査・レビューを繰り返す必要がなくなり、検査レシピの条件出しに多くの時間がかからなくなる。
【００４４】
以上説明したように、本発明の第１の実施の形態によれば、欠陥検査装置の性能範囲で致命欠陥を最大数検出することが可能となるため、致命欠陥の早期発見・欠陥発生工程の早期対策が可能になり、製品の歩留り向上に寄与する。また、最適なレシピ条件を容易に見出すことが可能になり、検査レシピ作成の時間短縮を図れる。
【００４５】
なお、上記のシステム及び方法により作成された検査レシピを使用する欠陥検査装置が複数機種あり、製造ラインにどの機種の欠陥検査装置を配備して運用するのがよいのかを判断することが必要な場合がある。この場合、予め図１の検査レシピ候補記憶部４に複数機種の欠陥検査装置に対応する検査レシピ候補の情報が登録されていれば、各々の検査装置に対して致命欠陥数λｃｐを最大にする条件を求めることができる。これによって、検査対象となる製品の種類・製造工程・領域に応じて最適な欠陥検査装置のライン配備を容易に決定することができ、各種欠陥検査装置の性能を生かしたラインモニター環境を構築できる。
【００４６】
また、半導体装置等の電子デバイスの製造技術において、製造工程途中に検査工程を設け、逸早く工程内で発生した異常や問題欠陥を検出することが求められる。欠陥検査装置の検出感度は検査対象の構造や材料等によって変わるため、技術者がどの製造工程に検査ポイントを設けるのが適切なのかを判断することが必要な場合がある。この場合、予め図１の検査レシピ候補記憶部４に検査対象候補の製造工程ごとの検出率情報が登録されていれば、各製造工程に対して致命欠陥数λｃｐを最大にする条件を求めることができるため、欠陥検査装置を配備すべき最適な検査工程を容易に決定することが可能となる。
【００４７】
更に、図１の予測欠陥密度記憶部３に複数の製造ラインの欠陥密度情報が登録されていても構わない。これにより、各製造ラインに適した検査装置の選定及び検査工程の選定を行なえる。
【００４８】
更に、図１の検査レシピ候補記憶部４に欠陥種ごとの欠陥検出率情報が登録されていても構わない。ユーザが検出したいと望む特定の欠陥種にフォーカスした検査レシピを作成できる。
【００４９】
更に、検査対象となる電子デバイスには半導体装置、液晶装置等が含まれ、また電子デバイスの製造に必要な露光マスク等を検査対象とすることも出来る。
【００５０】
（第２の実施の形態）
図６は、半導体装置の製造ラインに配備された欠陥検査工程群Ｓ４０の例を示す。欠陥検査は製造工程において発生する欠陥を検出できるように各製造工程群の間に配置された関門というかたちで行なわれていることが多い。したがって、欠陥検査工程群Ｓ４０は、ウェハに対して加工処理を施す製造工程群Ｓ３０の後に実施される。例えば、製造工程群Ｓ３０として、ウェハ上に絶縁体、半導体、或いは金属から成る薄膜を堆積し（Ｓ３００）、堆積した薄膜を平坦化する（Ｓ３０１）。そして、薄膜上にレジストパターンを形成するリソグラフィ工程（Ｓ３０２）を実施し、レジストパターンをマスクとして薄膜を選択的にエッチングする（Ｓ３０３）。そして、レジストパターンの除去及びウェハ表面の洗浄（Ｓ３０４）を実施する。Ｓ３００〜Ｓ３０４から成る製造工程群Ｓ３０を実施した後に、欠陥検査工程群Ｓ４０として、ウェハ上の欠陥を検査（Ｓ４００）し、検出した欠陥をレビューして故障原因を特定する（Ｓ４０１）。本発明の第２の実施の形態では、レビュー工程（Ｓ４０１）において用いられる欠陥レビューシステム及び欠陥レビュー方法について説明する。
【００５１】
図７に示すように、本発明の第２の実施の形態に係る欠陥レビューシステムは、レビューすべき欠陥数を決定し、歩留りを劣化させる要因を特定する機能を備えた演算部１と、演算部１に接続されたクリティカルエリア記憶部２、検出欠陥密度記憶部６、レビュー条件記憶部７、レビュー分類結果記憶部８、プログラム記憶部２０、及びレビュー実行部２１とを有する。
【００５２】
演算部１は、検査対象を選択する検査対象選択部１０と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部１１と、検査対象内で検出した欠陥サイズ毎の欠陥密度を抽出する検出欠陥密度抽出部１６と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部１３と、欠陥サイズ毎の致命欠陥数に基づいて、欠陥サイズ毎のレビューすべき欠陥数を求めるレビュー数決定部１７と、検査対象内で検出した欠陥をレビューした結果に基づいて製造歩留りが劣化する要因を抽出する歩留り要因抽出部１８とを具備する。
【００５３】
検査対象選択部１０、クリティカルエリア抽出部１１、検出欠陥密度抽出部１６、致命欠陥計算部１３、レビュー数決定部１７、及び歩留り要因抽出部１８は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有していても構わない。
【００５４】
クリティカルエリア記憶部２、検出欠陥密度記憶部６、レビュー条件記憶部７、レビュー分類結果記憶部８、及びプログラム記憶部２０は、それぞれ、半導体ＲＯＭ、半導体ＲＡＭ等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの補助記憶装置で構成してもよく、ＣＰＵの内部の主記憶装置で構成しても構わない。
【００５５】
演算部１には、入出力制御部２２を介して、操作者からのデータや命令などの入力を受け付ける入力装置２３と、レビューすべき欠陥数及び歩留り劣化要因のデータを出力する出力装置２４とが接続されている。
【００５６】
検査対象選択部１０は、例えば、製品の種類、製品の製造工程及び製品内の領域を検査対象として指定する。クリティカルエリア抽出部１１は、検査対象選択部１０によって選択された検査対象における欠陥サイズ毎のクリティカルエリアをクリティカルエリア記憶部２から抽出する。検出欠陥密度抽出部１６は、検査対象内で検出した欠陥サイズ毎の欠陥密度を検出欠陥密度記憶部６から抽出する。致命欠陥計算部１３は、クリティカルエリア抽出部１１が抽出したクリティカルエリアと検出欠陥密度抽出部１６が抽出した検出欠陥密度の情報に基づいて、欠陥サイズ毎の致命欠陥数を計算する。レビュー数決定部１７は、致命欠陥計算部１３が計算した欠陥サイズ毎の致命欠陥数とレビュー条件記憶部７に登録されたレビュー条件に基づいて、レビューを実施する欠陥数を欠陥サイズごとに算出する。歩留り要因抽出部１８は、レビュー分類結果記憶部８に記憶されているレビュー分類結果の情報に基づいて、製造歩留りに影響を与える問題欠陥及び問題工程を抽出する。
【００５７】
クリティカルエリア記憶部２は、検査対象となる製品の種類、製品の製造工程、製品内の領域のそれぞれに対応するクリティカルエリアの情報を格納する。検出欠陥密度記憶部６は、検査対象となる製品内で欠陥検査装置が実際に検出した欠陥密度の情報を格納する。欠陥密度の情報には、欠陥検査装置によって検出された欠陥の番号、欠陥の数、欠陥サイズ、座標情報等が含まれる。また、検出欠陥密度記憶部６は、検出した欠陥を欠陥サイズ毎に集計した結果を格納しても構わない。
【００５８】
即ち、検出欠陥密度記憶部６が記憶する欠陥密度の情報は、欠陥の数及び欠陥サイズをウェハ毎にまとめた第１の情報、或いは、第１の情報を欠陥サイズ毎の欠陥密度に変換した第２の情報である。したがって、欠陥密度の情報が第２の情報である場合、検出欠陥密度抽出部１６は、欠陥サイズ毎の欠陥密度をそのまま検出欠陥密度記憶部６から抽出する。一方、欠陥密度の情報が第１の情報である場合、検出欠陥密度抽出部１６は、検出欠陥密度記憶部６から第１の情報を読み出し、第１の情報を第２の情報へ変換して抽出する。
【００５９】
例えば、図８（ａ）に示すように、図７の検出欠陥密度記憶部６には、欠陥検査装置が検出したウェハ５１上の各欠陥５２について検出欠陥情報５０が記憶されている。検出欠陥情報５０には、ウェハごとに欠陥の番号及び欠陥サイズがまとめられている。図８（ａ）に示した例では、ウェハＮｏ．１〜Ｎｏ．５について合計２００００個の欠陥を検出した場合を示している。図８（ｂ）に示すように、図７の検出欠陥密度記憶部６には、図８（ａ）の検出欠陥情報５０を基に集計された欠陥サイズ毎の検出欠陥密度分布ＤＤ’（Ｒ）が記憶されていても構わない。図８（ｂ）に示した例では、ある欠陥サイズにおいて検出欠陥密度分布ＤＤ’（Ｒ）のピークが現れている。図８（ｃ）に示すように、図７の致命欠陥計算部１３は、欠陥サイズ毎の検出欠陥密度分布ＤＤ’（Ｒ）及び欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）の情報に基づいて（１）式を用いて欠陥サイズ毎の致命欠陥数λ’（Ｒ）を求める。図８（ｃ）に示した例では、検出欠陥密度分布ＤＤ’（Ｒ）のピークが致命欠陥数λ’（Ｒ）のプロファイルに反映されている。図８（ｄ）に示すように、図７のレビュー数決定部１７は、欠陥サイズ毎の致命欠陥数λ’（Ｒ）及びレビュー条件に基づいて、レビューを実施する欠陥数を欠陥サイズごとに算出する。図８（ｄ）に示した例では、検出欠陥密度分布ＤＤ’（Ｒ）のピークがレビューを実施する欠陥数にも反映されている。
【００６０】
レビュー条件記憶部７は、検査対象内で検出した欠陥をレビューする条件が記憶されている。欠陥をレビューする条件には、レビューする欠陥数或いはレビューサンプリングレートを指定する条件が含まれる。レビューサンプリングレートとは、欠陥検査装置が検出した欠陥数に対するレビューする欠陥数の割合を示す。レビュー分類結果記憶部８には、レビュー実行部２１による欠陥レビューの結果が欠陥の発生源などの特徴がわかる形でカテゴリ分けされて格納されている。
【００６１】
レビュー実行部２１は、レビュー数決定部１７が計算したレビューを実施する欠陥数に従って、欠陥を観察・分類するレビュー装置である。レビュー結果は、レビュー分類結果記憶部８内に記憶される。
【００６２】
図９（ａ）に示すように、欠陥サイズ毎に検出欠陥密度分布ＤＤ’（Ｒ）が集計され、クリティカルエリアＡｃ（Ｒ）が規定されている。ここでは、検出した欠陥の合計は２００００個である。そして、（１）式を用いて致命欠陥数λ’（Ｒ）が計算される。図９（ｂ）には、図８（ｃ）の致命欠陥数λ’（Ｒ）の合計λｔに対する各欠陥サイズの致命欠陥数λ’（Ｒ）の割合を示す。図９（ｂ）に示す割合（λ’（Ｒ）／λｔ）は、欠陥が製造歩留りへ与える影響度を示す「歩留りインパクト比」に相当する。この歩留りインパクト比及び（３）式に従って、レビューを実施する欠陥数Ｒｃ（Ｒ）が特定される。ここで「Ｔｒｃ」はレビューを実施する欠陥の総数を示す。
【００６３】
Ｒｃ（Ｒ） ＝ Ｔｒｃ ×（λ’（Ｒ）／λｔ） ・・・（３）
図９（ｃ）に示した例では、レビューを実施する欠陥の総数Ｔｒｃが１０００個、即ち、サンプリングレートが５％である場合に相当している。図９（ｄ）は、レビュー実行部２１によって観察・分類された欠陥の欠陥モード毎の個数を示す。「エッチングダスト」は、図６のエッチング工程Ｓ３０３において発生するダストである。「ポリッシュスクラッチ」は、平坦化処理Ｓ３０１において発生する引っかき傷である。「リソダスト」は、リソグラフィ工程Ｓ３０２において発生するダストである。「デポダスト」は堆積工程Ｓ３００において発生するダストである。歩留り要因抽出部１８は、図９（ｄ）に示す欠陥モードを欠陥数の多い順に並べ替える。この結果、歩留りに影響度の高い問題欠陥・問題工程が抽出される。図９（ｄ）に示す例において歩留り要因抽出部１８は、エッチングダストが歩留り劣化要因であることを予測する。
【００６４】
このように、致命欠陥計算部１３は、レイアウトパターン及び欠陥サイズに依存するクリティカルエリアＡｃ（Ｒ）及び（１）式を用いて、その欠陥の存在により不良が発生し得る致命欠陥数λ’（Ｒ）の分布を求める。そして、レビュー数決定部１７は、欠陥サイズ毎の致命欠陥数λ’（Ｒ）及びレビュー条件としてのレビューする欠陥数Ｔｒｃなどを用いてレビューを実施する欠陥数を欠陥サイズ毎に求める。したがって、第２の実施の形態に係る欠陥レビューシステムによれば、歩留りに対して影響度の高い欠陥を効率良くレビューすることができ、その結果、問題欠陥・問題工程をリアルタイムで予測することができる。よって、致命欠陥の早期発見・対策が可能となり、製品の歩留り急峻立ち上げに大きな効果がある。
【００６５】
図１０（ａ）に示すように、従来の欠陥レビューシステムでは、欠陥検査装置が検出した欠陥（検出欠陥）５４のすべてに対してレビュー分類作業を行ったり、あるいは、検出欠陥５４が多発した状況においては、歩留りに対する影響度を考慮せずにランダムに欠陥をサンプリングしてレビューを実施する欠陥（レビュー欠陥）５５を決定している。したがって、図１０（ｂ）に示すように、図８（ｄ）に示す致命欠陥数λ’（Ｒ）に対して、従来の欠陥レビューは非常に非効率であった。本発明の第２の実施の形態による欠陥レビューシステムを使用すれば、歩留りに影響度の高い欠陥に対して効率良くレビューすることができる。
【００６６】
次に、図１１を参照して、本発明の第２の実施の形態に係る欠陥レビュー方法を説明する。図１１に示す欠陥レビュー方法は、図７に示すプログラム記憶部２０に記憶されたプログラム命令に従った演算部１の動作の流れ、即ち手順を示す。
【００６７】
（イ）先ずＳ２０段階において、図７の検査対象選択部１０は検査対象を選択する。具体的には、検査対象選択部１０は、製品の種類、製品の製造工程及び製品内の領域を指定する。
【００６８】
（ロ）次にＳ２１段階において、図７のクリティカルエリア抽出部１１は、選択した検査対象における欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）を抽出する。具体的には、図７のクリティカルエリア記憶部２から検査対象に対応するクリティカルエリアＡｃ（Ｒ）を読み出す。
【００６９】
（ハ）次にＳ２２段階において、図７の検出欠陥密度抽出部１６は、検査対象内で検出した欠陥サイズ毎の欠陥密度分布ＤＤ’（Ｒ）を抽出する。具体的には、検出欠陥密度記憶部６から欠陥検査装置が検出した欠陥サイズ毎の欠陥密度ＤＤ’（Ｒ）を読み出す。
【００７０】
（ニ）次にＳ２３段階において、図７の致命欠陥計算部１３は、図８（ｃ）に示した欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）及び欠陥サイズ毎の欠陥密度分布ＤＤ’（Ｒ）に基づいて、（１）式を用いて欠陥サイズ毎の致命欠陥数λ’（Ｒ）を計算する。
【００７１】
（ホ）次にＳ２４ａ段階において、図７のレビュー数決定部１７は、先ず欠陥サイズ毎の歩留りインパクト比を計算する。欠陥サイズ毎の歩留りインパクト比は、例えば図９（ｂ）に示すように、致命欠陥数の合計λｔに対する欠陥サイズ毎の致命欠陥数λ’（Ｒ）の割合である。
【００７２】
（へ）次にＳ２４ｂ段階において、レビュー数決定部１７は、図７のレビュー条件記憶部７に記憶されたレビュー条件（トータルレビュー数：Ｔｏｔａｌ Ｒｅｖｉｅｗ Ｃｏｕｎｔ）に従って、欠陥サイズ毎の歩留りインパクト比から欠陥サイズ毎のレビュー数を求める。例えば、サンプリングレートが５％の場合、図９（ａ）に示す欠陥数に対して図９（ｃ）に示す欠陥サイズ毎のレビュー数が求められる。以上、Ｓ２４ａ段階及びＳ２４ｂ段階を経て、レビュー数決定部１７は、欠陥サイズ毎の致命欠陥数λ’（Ｒ）及びレビュー条件に基づいて、レビューする欠陥数を欠陥サイズ毎に計算することができる（Ｓ２４段階）。レビューする欠陥は上記指定条件のもとランダマイズ等によって決定され、レビュー実行部２１に送られる。
【００７３】
（ト）次にＳ２５段階において、図７のレビュー実行部２１は、レビューする欠陥数に従って、検査対象内で検出される欠陥をレビューする。なお、欠陥レビューは、自動欠陥分類機能をもつ装置（Ａｕｔｏ Ｄｅｆｅｃｔ Ｃｌａｓｓｉｆｉｃａｔｉｏｎ：ＡＤＣ）でも、人間による欠陥分類作業による実行でも構わない。
【００７４】
（チ）次にＳ２６段階において、レビュー実行部２１は、レビュー実行部２１によるレビュー分類結果を例えば図９（ｄ）に示すように集計する。集計結果は、レビュー分類結果記憶部８に格納される。
【００７５】
（リ）最後にＳ２７段階において、図７の歩留り要因抽出部１８は、検査対象内で検出される欠陥をレビューした結果に基づいて、製造歩留りが劣化する要因を抽出する。具体的には、図９（ｄ）に示す欠陥モードを欠陥数の多い順にソートを行なう。この結果、歩留りに影響度の高い問題欠陥・問題工程が抽出される。図９（ｄ）に示す例では、エッチングダストが歩留り劣化要因であることが歩留り要因抽出部１８により予測される。以上の手順を経て、選択した検査対象に対してレビューすべき欠陥数を欠陥サイズ毎に求め、致命欠陥をレビューすることが出来る。
【００７６】
このように、Ｓ２３段階において、レイアウトパターン及び欠陥サイズに依存するクリティカルエリアＡｃ（Ｒ）及び（１）式を用いて、その欠陥の存在により不良が発生し得る致命欠陥数λ’（Ｒ）の分布を求める。そして、Ｓ２４段階において、欠陥サイズ毎の致命欠陥数λ’（Ｒ）を用いてレビューを実施する欠陥数を欠陥サイズ毎に求める。したがって、第２の実施の形態に係る欠陥レビュー方法によれば、歩留りに対して影響度の高い欠陥を効率良くレビューすることができ、その結果、問題欠陥・問題工程をリアルタイムで予測することができる。よって、致命欠陥の早期発見・対策が可能となり、製品の歩留り急峻立ち上げに大きな効果がある。
【００７７】
なお、検査対象となる電子デバイスには半導体装置、液晶装置等が含まれ、また電子デバイスの製造に必要な露光マスク等を検査対象とすることも出来る。
【００７８】
また、第２の実施の形態において、図７に示した歩留り要因抽出部１８は、演算部１に含まれているが、本発明はこれに限定されるものではない。演算部１とは異なる装置を用いて歩留り要因抽出部１８を実現しても構わない。
【００７９】
以上説明した検査レシピ作成方法及び欠陥レビュー方法は、時系列的につながった一連の処理又は操作、即ち「手順」として表現することができる。従って、これらの方法を、コンピュータシステムを用いて実行するために、コンピュータシステム内のプロセッサーなどが果たす複数の機能を特定するプログラムとして構成することができる。また、このプログラムは、コンピュータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、このプログラムを実行してコンピュータを制御しながら上述した方法を実現することができる。この記録媒体は、図１及び図７に示したプログラム記憶部２０として用いる、あるいはプログラム記憶部２０に読み込ませ、このプログラムにより演算部１における種々の作業を所定の処理手順に従って実行することができる。ここで、このプログラムを保存する記録媒体としては、メモリ装置、磁気ディスク装置、光ディスク装置、その他のプログラムを記録することができるような装置が含まれる。
【００８０】
（その他の実施の形態）
上記のように、本発明は、第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００８１】
図１及び図５に示した検査レシピ作成システム及び検査レシピ作成方法を用いて、ウェハに対して図６に示した検査工程（Ｓ４００）を実施し、その後、図７及び図１１に示した欠陥レビューシステム及び欠陥レビュー方法を用いて、このウェハに対してレビュー工程（Ｓ４０１）を実施することが出来る。即ち、第１の実施の形態と第２の実施の形態とを組み合せて、図６に示した欠陥検査工程群Ｓ４０を実施することが出来る。
【００８２】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００８３】
【発明の効果】
以上説明したように、本発明によれば、致命欠陥を早期に発見して製品の歩留り向上に寄与する検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る検査レシピ作成システムを示すブロック図である。
【図２】図２（ａ）及び図２（ｂ）は、クリティカルエリアの概念を説明する為の図である。図２（ａ）は、ラインパターン上の欠陥及びクリティカルエリアを示す平面図であり、図２（ｂ）は、欠陥サイズ毎のクリティカルエリアの分布を示すグラフである。
【図３】図３（ａ）は、クリティカルエリア及び予測欠陥密度の欠陥サイズ毎の分布をそれぞれ示すグラフであり、図３（ｂ）は、計算された欠陥サイズ毎の致命欠陥数を示すグラフである。
【図４】欠陥サイズ毎の致命欠陥数、図１の検査レシピ候補記憶部に格納されている第１乃至第３の検査レシピ候補、及び第１乃至第３の検査レシピ候補によって検出することが期待される致命欠陥数をそれぞれ示すグラフである。
【図５】図１に示した検査レシピ作成システムを用いた検査レシピ作成方法を示すフローチャートである。
【図６】一般的な半導体装置の製造工程の一部分を示すフローチャートである。
【図７】本発明の第２の実施の形態に係る欠陥レビューシステムを示すブロック図である。
【図８】図８（ａ）は、図７の検出欠陥密度記憶部に記憶されているウェハごとの検出欠陥情報の一例を示す図である。図８（ｂ）は、図７の検出欠陥密度記憶部に記憶されている欠陥サイズ毎の検出欠陥密度分布を示すグラフである。図８（ｃ）は、図７の致命欠陥計算部によって計算された欠陥サイズ毎の致命欠陥数を示すグラフである。図８（ｄ）は、図７のレビュー数決定部が算出したレビューを実施する欠陥数の分布を示すグラフである。
【図９】図９（ａ）は、図８（ｃ）に対応する欠陥サイズ毎の検出欠陥密度分布ＤＤ’（Ｒ）及びクリティカルエリアＡｃ（Ｒ）のデータを示す。図９（ｂ）は、欠陥サイズ毎の致命欠陥数λ’（Ｒ）の割合を示す。図９（ｃ）は、レビューを実施する欠陥数を欠陥サイズ毎に示す。図９（ｄ）は、欠陥分類毎にカテゴリ分けされたレビュー結果を示す。
【図１０】図１０（ａ）は、従来の欠陥レビューシステムにおいて検出される欠陥数及びレビューを実施する欠陥数の分布を示し、図１０（ｂ）は、図１０（ａ）に更に図８（ｄ）に示す致命欠陥数λ’（Ｒ）を加えたものである。
【図１１】図７に示した欠陥レビューシステムを用いた欠陥レビュー方法を示すフローチャートである。
【符号の説明】
１ 演算部
２ クリティカルエリア記憶部
３ 予測欠陥密度記憶部
４ 検査レシピ候補記憶部
５ 検出期待値記憶部
６ 検出欠陥密度記憶部
７ レビュー条件記憶部
８ レビュー分類結果記憶部
１０ 検査対象選択部
１１ クリティカルエリア抽出部
１２ 欠陥密度予測部
１３ 致命欠陥計算部
１４ 検出期待値計算部
１５ 最適検査レシピ決定部
１６ 検出欠陥密度抽出部
１７ レビュー数決定部
１８ 歩留り要因抽出部
２０ プログラム記憶部
２１ レビュー実行部
２２ 入出力制御部
２３ 入力装置
２４ 出力装置
３０ａ 第１の配線
３０ｂ 第２の配線
３１ スペース
３３ａ 第１の欠陥（大）
３３ｂ 第２の欠陥（大）
３４ａ 第１の欠陥（小）
３４ｂ 第２の欠陥（小）
５４ 検出欠陥
５５ レビュー欠陥
Ａｃ（Ｒ） クリティカルエリア
ＤＤ（Ｒ） 予測欠陥密度分布
ＤＤ’（Ｒ） 検出欠陥密度分布
λ（Ｒ）、λ’（Ｒ） 致命欠陥数
Ｃｐ 検査レシピ候補
【発明の属する技術分野】
本発明は、検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法に係り、特に、電子デバイスの製造工程等で使用される欠陥検査装置における検査レシピを作成する装置及びその方法、及び検査対象内で検出された多数の欠陥のうちからレビューすべき欠陥を特定する装置及びその方法に係る。
【０００２】
【従来の技術】
電子デバイスの製造技術において、不良原因を早期に発見し、製造工程及び製造装置へフィードバックすることは、歩留りの維持・向上にとって必要不可欠な作業である。不良原因を早期に発見する為には先ず電子デバイス上で発生する欠陥を出来るだけ多く検出しなければならない。このためには、欠陥検査装置の多数の感度パラメータ（検査レシピ）を検査対象に応じて最適な値に設定する必要がある。従来、欠陥検査装置の検査レシピは、技術者の知識・経験に基づく主観的な判断によって設定されていた。
【０００３】
また、不良原因となる製造工程及び製造装置を特定する為には、欠陥レビューを行なわなければならない。欠陥レビューとは、欠陥検査装置で検出された欠陥を光学顕微鏡や走査電子顕微鏡（ＳＥＭ）等を使って観察して不良要因毎に分類する作業である。欠陥レビューの結果は、不良原因を特定するための非常に重要な情報源となる。
【０００４】
この欠陥レビューに関して、欠陥レビューを効率良く行うべく、欠陥の大きさと不良原因となる可能性（致命性）を判定するためのデータとを比較して欠陥の致命性を計算し、致命性の高い欠陥から順にレビューする方法が知られている（例えば、特許文献１参照）。また、致命性の高い欠陥を優先的に解析すべく、欠陥のチップ内の位置、チップ内の領域及び欠陥の大きさに応じた不良発生率データから、不良発生率を欠陥毎に算出し、不良発生率が基準値以上の欠陥を選択する検査システムが知られている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平１１−２１４４６２号公報（段落［００８３］−［０１００］、第３−４図）
【０００６】
【特許文献２】
特開２００２−１４１３８４号公報（段落［００２４］−［００２５］、第６−８図）
【０００７】
【発明が解決しようとする課題】
近年、欠陥検査装置の性能向上やウェハの大口径化によって検出される欠陥の数が急増している。したがって、不良原因を早期に発見する為には、電子デバイス上で発生する欠陥の中から致命性の高い欠陥だけを効率良く検出し、レビューする必要がある。
【０００８】
しかし、従来の検査レシピ作成方法は、欠陥の致命性を考慮していない為、装置の動作に支障のない微細な欠陥が多く検出されるような検査レシピを設定してしまい、致命欠陥を効率良く検出することが出来ない。これにより、本来検出すべき重大な欠陥を見落とし、対策すべき欠陥の見逃しによって歩留り改善が遅れることになり、多大な損失が生じてしまう。また、技術者が試行錯誤して検査レシピを作成する為、最適な検査レシピを見出すには非常に時間がかかってしまう。更に、技術者の熟練度によって検査レシピの質に差が生じてしまう。
【０００９】
また、検出される欠陥の数が急増することにより、欠陥レビューに対する負担が大きくなっている。検出される多数の欠陥の中からサンプリングしてレビューを行なうにも致命欠陥を効率良くサンプリングする方法がないのが現状であり、膨大な検出欠陥の中から致命欠陥を効率的にレビューし、問題となる製造工程及び製造装置を早期に特定することができる方法が求められている。
【００１０】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、致命欠陥を早期に発見して製品の歩留り向上に寄与する検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明の第１の特徴は、検査対象を選択する検査対象選択部と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部と、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を抽出する欠陥密度予測部と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部と、欠陥サイズ毎の致命欠陥数及び欠陥サイズ毎の欠陥検出率を定める検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する検出期待値計算部とを具備する検査レシピ作成システムであることを要旨とする。
【００１２】
本発明の第２の特徴は、検査対象を選択する検査対象選択部と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部と、検査対象内で検出した欠陥サイズ毎の欠陥密度を抽出する検出欠陥密度抽出部と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部と、欠陥サイズ毎の致命欠陥数に基づいて、レビューする欠陥数を欠陥サイズ毎に求めるレビュー数決定部とを具備する欠陥レビューシステムであることを要旨とする。
【００１３】
本発明の第３の特徴は、検査対象を選択する段階と、検査対象における欠陥サイズ毎のクリティカルエリアを求める段階と、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を求める段階と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する段階と、欠陥サイズ毎の致命欠陥数及び欠陥サイズ毎の欠陥検出率を定める検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する段階とを具備する検査レシピ作成方法であることを要旨とする。
【００１４】
本発明の第４の特徴は、検査対象を選択する段階と、検査対象における欠陥サイズ毎のクリティカルエリアを求める段階と、検査対象内で検出した欠陥サイズ毎の欠陥密度を求める段階と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する段階と、欠陥サイズ毎の致命欠陥数に基づいて、レビューする欠陥数を欠陥サイズ毎に求める段階とを具備する欠陥レビュー方法であることを要旨とする。
【００１５】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。
【００１６】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係る検査レシピ作成システムは、欠陥検査装置の検査レシピを作成する機能を備えた演算部１と、演算部１に接続されたクリティカルエリア記憶部２、予測欠陥密度記憶部３、検査レシピ候補記憶部４、検出期待値記憶部５、及びプログラム記憶部２０とを有する。
【００１７】
演算部１は、検査対象を選択する検査対象選択部１０と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部１１と、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を抽出する欠陥密度予測部１２と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部１３と、欠陥サイズ毎の致命欠陥数及び検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する検出期待値計算部１４と、検出することが期待される致命欠陥数が最も多い検査レシピ候補を求める最適検査レシピ決定部１５とを具備する。
【００１８】
演算部１は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部として構成すればよい。検査対象選択部１０、クリティカルエリア抽出部１１、欠陥密度予測部１２、致命欠陥計算部１３、検出期待値計算部１４、及び最適検査レシピ決定部１５は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有していても構わない。
【００１９】
クリティカルエリア記憶部２、予測欠陥密度記憶部３、検査レシピ候補記憶部４、検出期待値記憶部５、及びプログラム記憶部２０は、それぞれ、半導体ＲＯＭ、半導体ＲＡＭ等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの補助記憶装置で構成してもよく、ＣＰＵの内部の主記憶装置で構成しても構わない。
【００２０】
演算部１には、入出力制御部２２を介して、操作者からのデータや命令などの入力を受け付ける入力装置２３と、作成された検査レシピのデータを出力する出力装置２４とが接続されている。入力装置２３には、キーボード、マウス、ライトペンまたはフレキシブルディスク装置などが含まれる。出力装置２４には、プリンタ装置、表示装置などが含まれる。表示装置には、ＣＲＴ、液晶などのディスプレイ装置が含まれる。
【００２１】
演算部１で実行される各処理のプログラム命令はプログラム記憶部２０に記憶されている。プログラム命令は必要に応じてＣＰＵに読み込まれ、ＣＰＵの内部の演算部１によって、演算処理が実行される。また同時に、一連の演算処理の各段階で発生した数値情報などのデータは、ＣＰＵ内の主記憶装置に一時的に記憶される。
【００２２】
検査対象選択部１０は、例えば、製品の種類、製品の製造工程及び製品内の領域を検査対象として指定する。クリティカルエリア抽出部１１は、検査対象選択部１０によって選択された検査対象における欠陥サイズ毎のクリティカルエリアをクリティカルエリア記憶部２から抽出する。「クリティカルエリア」とは、欠陥の存在により不良が発生する範囲（確率）を示す概念である。その詳細は、図２（ａ）及び図２（ｂ）を参照して後述する。欠陥密度予測部１２は、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を予測欠陥密度記憶部３から抽出する。致命欠陥計算部１３は、抽出された欠陥サイズ毎のクリティカルエリア及び検査対象における欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数（Ｋｉｌｌｅｒ Ｄｅｆｅｃｔ 数）を計算する。検出期待値計算部１４は、欠陥サイズ毎の致命欠陥数及び検査レシピ候補に規定されている欠陥検出率に基づいて、検査対象において検出が期待される致命欠陥数を計算する。最適検査レシピ決定部１５は、検出が期待される致命欠陥数に基づいて、最適な検査レシピ候補を求める。最適な検査レシピ候補は、検出することが期待される致命欠陥数が最も多い検査レシピ候補である。
【００２３】
クリティカルエリア記憶部２は、検査対象となる製品の種類、製品の製造工程、製品内の領域のそれぞれに対応するクリティカルエリアの情報を格納する。クリティカルエリアの情報には、欠陥サイズ毎のクリティカルエリアが含まれる。予測欠陥密度記憶部３は、検査対象となる製品と、製造ライン、製造プロセス、或いは製造装置のうちの少なくとも１つが共通する他の製品において、既に発生した過去の欠陥密度の情報を格納する。検査レシピ候補記憶部４は、製品の種類、製品の製造工程、製品内の領域に応じて、複数の検査レシピ候補の情報を格納する。検査レシピ候補は、欠陥サイズ毎の欠陥検出率を定める。欠陥サイズ毎の欠陥検出率は、欠陥検査装置の感度パラメータによって定められる。検出期待値記憶部５は、検出期待値計算部１４による計算結果を格納する。即ち、検出期待値記憶部５は、各検査レシピ候補について計算された、検査対象において検出が期待される致命欠陥数を格納する。
【００２４】
予測欠陥密度記憶部３が記憶する欠陥密度の情報は、例えば、テストエレメントグループ（ＴＥＧ）の電気的な特性を評価することにより得られる。また、欠陥密度の情報は、欠陥の数及び欠陥サイズをウェハ毎にまとめた第１の情報、或いは、第１の情報を欠陥サイズ毎の欠陥密度に変換した第２の情報である。したがって、欠陥密度の情報が第２の情報である場合、欠陥密度予測部１２は、検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度をそのまま予測欠陥密度記憶部３から抽出する。一方、欠陥密度の情報が第１の情報である場合、欠陥密度予測部１２は、予測欠陥密度記憶部３から第１の情報を読み出し、第１の情報を第２の情報へ変換して抽出する。
【００２５】
図２（ａ）に示すように、第１の配線３０ａと第２の配線３０ｂがスペース３１を介して平行に配置されている。第１の欠陥（大）３３ａは、半径Ｒａの円形状を有し、第１の配線３０ａに接し、第２の配線３０ｂと一部が重なり合っている。また、第２の欠陥（大）３３ｂは、半径Ｒｂ（Ｒｂ＝Ｒａ）の円形状を有し、第２の配線３０ｂに接し、第１の配線３０ａと一部が重なり合っている。したがって、第１及び第２の欠陥（大）３３ａ、３３ｂは、第１及び第２の配線３０ａ、３０ｂ間を導通させ、ショート不良を引き起こすおそれがある。すなわち、第１及び第２の欠陥（大）３３ａ、３３ｂは、正常動作を妨げ動作不良を引き起こす致命欠陥となり得る。第１及び第２の欠陥（大）３３ａ、３３ｂは、その中心がスペース３１内のクリティカルエリアＡｃ（Ｒ）内に位置している場合に限り、第１及び第２の配線３０ａ、３０ｂ間に跨り、致命欠陥となり得る。換言すれば、クリティカルエリアＡｃ（Ｒ）は、第１及び第２の欠陥（大）３３ａ、３３ｂの存在により不良が発生する範囲を示し、クリティカルエリアＡｃ（Ｒ）の広さは、レイアウトパターン及び欠陥サイズに依存する。半径Ｒの円形状の欠陥を想定した場合、クリティカルエリアＡｃ（Ｒ）の広さは、欠陥の半径Ｒに依存する。以後、半径Ｒの円形状の欠陥について説明を続け、欠陥サイズとして欠陥の半径Ｒを例にとり説明する。
【００２６】
一方、第１の欠陥（小）３４ａは、半径ｒａの円形状を有し、第１の配線３０ａと離間し、第２の配線３０ｂと接している。また、第２の欠陥（小）３４ｂは、半径ｒｂ（ｒａ＝ｒｂ）の円形状を有し、第２の配線３０ｂと離間し、第１の配線３０ａと接している。第１及び第２の欠陥（小）３４ａ、３４ｂは、半径ｒａ、ｒｂがスペース３１の幅の半分よりも小さい為、第１及び第２の配線３０ａ、３０ｂ間に跨ることがなく、第１及び第２の配線３０ａ、３０ｂ間を導通させることがない。したがって、第１及び第２の欠陥（小）３４ａ、３４ｂに、クリティカルエリアＡｃ（Ｒ）は存在しない。
【００２７】
図２（ｂ）に示すように、クリティカルエリアＡｃ（Ｒ）は、欠陥サイズＲが大きくなるにつれて広くなる。前述したように、クリティカルエリアＡｃ（Ｒ）には、レイアウトパターンによって定まるしきい値が存在する。図２（ａ）に示すラインパターンにおいては、スペース３１幅の半分の値Ｐ１からクリティカルエリアＡｃ（Ｒ）が発生する。また、欠陥サイズＲが一定の値を越えると、クリティカルエリアＡｃ（Ｒ）は増加せず一定の値を取る。例えば、図２（ａ）に示すラインパターンが繰り返されている場合、欠陥サイズＲが、（スペース幅＋ライン幅／２）を越えるとクリティカルエリアＡｃ（Ｒ）は一定の値を取る。
【００２８】
図３（ａ）及び図３（ｂ）を参照して、図１の致命欠陥計算部１３が取り扱う欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）及び欠陥サイズ毎の予測欠陥密度分布ＤＤ（Ｒ）、及びこれらに基づいて計算される欠陥サイズＲ毎の致命欠陥数λ（Ｒ）を説明する。図３（ａ）に示すように、クリティカルエリアＡｃ（Ｒ）及び予測欠陥密度分布ＤＤ（Ｒ）は、欠陥サイズＲに依存して変化する。一般的に、予測欠陥密度分布ＤＤ（Ｒ）は、欠陥サイズが小さいほど高く、大きいほど低い。一方、クリティカルエリアＡｃ（Ｒ）は、欠陥サイズが小さいほど狭く、大きいほど広い。
【００２９】
図３（ｂ）に示すように、致命欠陥数λ（Ｒ）は、欠陥サイズＲに依存して変化する。致命欠陥数λ（Ｒ）は、（１）式により、求められる。
【００３０】
λ（Ｒ） ＝ ∫Ａｃ（Ｒ）・ＤＤ（Ｒ）ｄＲ ・・・（１）
図４に示すように、致命欠陥数λ（Ｒ）は、図３（ｂ）に示したそれと同じである。第１の検査レシピ候補Ｃｐ１（Ｒ）、第２の検査レシピ候補Ｃｐ２（Ｒ）、及び第３の検査レシピ候補Ｃｐ３（Ｒ）は、図１の検査レシピ候補記憶部４に格納された検査レシピ候補の例である。第１乃至第３の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）は、それぞれ異なるプロファイルを有する。第１の検査レシピ候補Ｃｐ１（Ｒ）の欠陥検出率は、欠陥サイズＲが一定の値までは零であり、この一定値を境に急激に増加し、その直後に変化しない。第２の検査レシピ候補Ｃｐ２（Ｒ）の欠陥検出率は、欠陥サイズＲと共に緩やかに増加し、欠陥サイズＲが一定の値以上になると変化しない。第３の検査レシピ候補Ｃｐ３（Ｒ）の欠陥検出率は、初め急激に増加するが、その後、一定の増加率のもと緩やかに増加する。
【００３１】
第１乃至第３の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）によって検出することが期待される欠陥サイズ毎の致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）は、（２）式によってそれぞれ求められる。（２）式において“ｘ”は、１、２、又は３を示す。
【００３２】
λｃｐｘ（Ｒ） ＝ ∫λ（Ｒ）・Ｃｐｘ （Ｒ）ｄＲ ・・・（２）
図１の最適検査レシピ決定部１５は、欠陥サイズ毎の致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）に基づいて、検出することが期待される致命欠陥数が最も多い検査レシピ候補を求める。このように、致命欠陥計算部１３は、レイアウトパターン及び欠陥サイズに依存するクリティカルエリアＡｃ（Ｒ）及び（１）式を用いて、その欠陥の存在により不良が発生し得る致命欠陥数λ（Ｒ）の分布を求める。そして、検出期待値計算部１４は、複数の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）によって検出することが期待される欠陥サイズ毎の致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）を（２）式を用いて求める。したがって、レシピ作成者の熟練度に依存することなく、歩留りに対して影響度のある欠陥を効率良く検出できる検査レシピを容易に作成することができる。また、技術者が実際に検査対象となる製品ウェハを使用して、欠陥検査装置が備える幾つもの感度パラメータを調整してはテスト検査・レビューを繰り返す必要がなくなり、検査レシピの条件出しに多くの時間がかからなくなる。
【００３３】
次に、図５を参照して、本発明の第１の実施の形態に係る検査レシピ作成方法を説明する。図５に示す検査レシピ作成方法は、図１に示すプログラム記憶部２０に記憶されたプログラム命令に従った演算部１の動作の流れ、即ち手順を示す。
【００３４】
（イ）先ずＳ１０段階において、検査対象選択部１０は検査対象を選択する。具体的には、検査対象選択部１０は、製品の種類、製品の製造工程及び製品内の領域を指定する。
【００３５】
（ロ）次にＳ１１段階において、クリティカルエリア抽出部１１は、選択した検査対象における欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）を抽出する。具体的には、クリティカルエリア記憶部２から検査対象に対応するクリティカルエリアＡｃ（Ｒ）を読み出す。
【００３６】
（ハ）次にＳ１２段階において、欠陥密度予測部１２は、検査対象内で検出することが予測される欠陥サイズ毎の予測欠陥密度分布ＤＤ（Ｒ）を抽出する。具体的には、予測欠陥密度記憶部３から生産ラインにおける欠陥サイズ毎の予測欠陥密度分布ＤＤ（Ｒ）を読み出す。
【００３７】
（ニ）次にＳ１３段階において、致命欠陥計算部１３は、図３（ａ）に示した欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）及び欠陥サイズ毎の予測欠陥密度分布ＤＤ（Ｒ）に基づいて、（１）式を用いて図３（ｂ）に示した欠陥サイズ毎の致命欠陥数λ（Ｒ）を計算する。
【００３８】
（ホ）次にＳ１４段階において、検出期待値計算部１４は、先ず検査レシピ候補の１つを選択する。具体的には、検査レシピ候補記憶部４から検査レシピ候補の欠陥検出率情報を読み出す。ここでは、図４の第１の検査レシピ候補Ｃｐ１（Ｒ）を選択した場合について説明を続ける。
【００３９】
（へ）次にＳ１５段階において、検出期待値計算部１４は、選択した第１の検査レシピ候補Ｃｐ１（Ｒ）によって検出することが期待される図４の致命欠陥数λｃｐ１（Ｒ）を（２）式を用いて計算する。
【００４０】
（ト）次にＳ１６段階において、検出期待値計算部１４は、計算結果である図４の致命欠陥数λｃｐ１（Ｒ）を検出期待値記憶部５に保存する。
【００４１】
（チ）次にＳ１７段階において、検出期待値計算部１４は、総ての検査レシピ候補について致命欠陥数を計算したか否かを判断する。計算していない場合（Ｓ１７段階においてＮｏ）、Ｓ１４段階に戻り、未だ選択されていない検査レシピ候補、例えば図４の第２或いは３の検査レシピ候補Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）を選択する。そして、第２或いは３の検査レシピ候補Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）についてＳ１５及びＳ１６段階を繰り返し実施して、図４の致命欠陥数λｃｐ２（Ｒ）、λｃｐ３（Ｒ）を計算する。このようにＳ１４〜Ｓ１６段階を総ての検査レシピ候補について繰り返し実施することで、欠陥サイズ毎の致命欠陥数及び検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の検査レシピ候補についてそれぞれ計算する。総ての検査レシピ候補について致命欠陥数を計算した場合（Ｓ１７段階においてＹｅｓ）、Ｓ１８段階へ進む。
【００４２】
（リ）最後にＳ１８段階において、最適検査レシピ決定部１５は、検出することが期待される致命欠陥数が最も多い検査レシピ候補を求める。具体的には、最も多い致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）を検出することが期待される検査レシピ候補を、第１乃至３の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）の中から抽出する。以上の手順を経て、選択した検査対象に対して致命欠陥を最大数検出できる検査レシピを自動的に作成することが可能になる。
【００４３】
このように、Ｓ１３段階において、レイアウトパターン及び欠陥サイズに依存するクリティカルエリアＡｃ（Ｒ）及び（１）式を用いて、その欠陥の存在により不良が発生し得る致命欠陥数λ（Ｒ）の分布を求める。そして、Ｓ１５段階において、複数の検査レシピ候補Ｃｐ１（Ｒ）、Ｃｐ２（Ｒ）、Ｃｐ３（Ｒ）によって検出することが期待される欠陥サイズ毎の致命欠陥数λｃｐ１（Ｒ）、λｃｐ２（Ｒ）、λｃｐ３（Ｒ）を（２）式を用いて求める。したがって、レシピ作成者の熟練度に依存することなく、歩留りに対して影響度のある欠陥を効率良く検出できる検査レシピを容易に作成することができる。また、技術者が実際に検査対象となる製品ウェハを使用して、欠陥検査装置が備える幾つもの感度パラメータを調整してはテスト検査・レビューを繰り返す必要がなくなり、検査レシピの条件出しに多くの時間がかからなくなる。
【００４４】
以上説明したように、本発明の第１の実施の形態によれば、欠陥検査装置の性能範囲で致命欠陥を最大数検出することが可能となるため、致命欠陥の早期発見・欠陥発生工程の早期対策が可能になり、製品の歩留り向上に寄与する。また、最適なレシピ条件を容易に見出すことが可能になり、検査レシピ作成の時間短縮を図れる。
【００４５】
なお、上記のシステム及び方法により作成された検査レシピを使用する欠陥検査装置が複数機種あり、製造ラインにどの機種の欠陥検査装置を配備して運用するのがよいのかを判断することが必要な場合がある。この場合、予め図１の検査レシピ候補記憶部４に複数機種の欠陥検査装置に対応する検査レシピ候補の情報が登録されていれば、各々の検査装置に対して致命欠陥数λｃｐを最大にする条件を求めることができる。これによって、検査対象となる製品の種類・製造工程・領域に応じて最適な欠陥検査装置のライン配備を容易に決定することができ、各種欠陥検査装置の性能を生かしたラインモニター環境を構築できる。
【００４６】
また、半導体装置等の電子デバイスの製造技術において、製造工程途中に検査工程を設け、逸早く工程内で発生した異常や問題欠陥を検出することが求められる。欠陥検査装置の検出感度は検査対象の構造や材料等によって変わるため、技術者がどの製造工程に検査ポイントを設けるのが適切なのかを判断することが必要な場合がある。この場合、予め図１の検査レシピ候補記憶部４に検査対象候補の製造工程ごとの検出率情報が登録されていれば、各製造工程に対して致命欠陥数λｃｐを最大にする条件を求めることができるため、欠陥検査装置を配備すべき最適な検査工程を容易に決定することが可能となる。
【００４７】
更に、図１の予測欠陥密度記憶部３に複数の製造ラインの欠陥密度情報が登録されていても構わない。これにより、各製造ラインに適した検査装置の選定及び検査工程の選定を行なえる。
【００４８】
更に、図１の検査レシピ候補記憶部４に欠陥種ごとの欠陥検出率情報が登録されていても構わない。ユーザが検出したいと望む特定の欠陥種にフォーカスした検査レシピを作成できる。
【００４９】
更に、検査対象となる電子デバイスには半導体装置、液晶装置等が含まれ、また電子デバイスの製造に必要な露光マスク等を検査対象とすることも出来る。
【００５０】
（第２の実施の形態）
図６は、半導体装置の製造ラインに配備された欠陥検査工程群Ｓ４０の例を示す。欠陥検査は製造工程において発生する欠陥を検出できるように各製造工程群の間に配置された関門というかたちで行なわれていることが多い。したがって、欠陥検査工程群Ｓ４０は、ウェハに対して加工処理を施す製造工程群Ｓ３０の後に実施される。例えば、製造工程群Ｓ３０として、ウェハ上に絶縁体、半導体、或いは金属から成る薄膜を堆積し（Ｓ３００）、堆積した薄膜を平坦化する（Ｓ３０１）。そして、薄膜上にレジストパターンを形成するリソグラフィ工程（Ｓ３０２）を実施し、レジストパターンをマスクとして薄膜を選択的にエッチングする（Ｓ３０３）。そして、レジストパターンの除去及びウェハ表面の洗浄（Ｓ３０４）を実施する。Ｓ３００〜Ｓ３０４から成る製造工程群Ｓ３０を実施した後に、欠陥検査工程群Ｓ４０として、ウェハ上の欠陥を検査（Ｓ４００）し、検出した欠陥をレビューして故障原因を特定する（Ｓ４０１）。本発明の第２の実施の形態では、レビュー工程（Ｓ４０１）において用いられる欠陥レビューシステム及び欠陥レビュー方法について説明する。
【００５１】
図７に示すように、本発明の第２の実施の形態に係る欠陥レビューシステムは、レビューすべき欠陥数を決定し、歩留りを劣化させる要因を特定する機能を備えた演算部１と、演算部１に接続されたクリティカルエリア記憶部２、検出欠陥密度記憶部６、レビュー条件記憶部７、レビュー分類結果記憶部８、プログラム記憶部２０、及びレビュー実行部２１とを有する。
【００５２】
演算部１は、検査対象を選択する検査対象選択部１０と、検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部１１と、検査対象内で検出した欠陥サイズ毎の欠陥密度を抽出する検出欠陥密度抽出部１６と、欠陥サイズ毎のクリティカルエリア及び欠陥サイズ毎の欠陥密度に基づいて欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部１３と、欠陥サイズ毎の致命欠陥数に基づいて、欠陥サイズ毎のレビューすべき欠陥数を求めるレビュー数決定部１７と、検査対象内で検出した欠陥をレビューした結果に基づいて製造歩留りが劣化する要因を抽出する歩留り要因抽出部１８とを具備する。
【００５３】
検査対象選択部１０、クリティカルエリア抽出部１１、検出欠陥密度抽出部１６、致命欠陥計算部１３、レビュー数決定部１７、及び歩留り要因抽出部１８は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有していても構わない。
【００５４】
クリティカルエリア記憶部２、検出欠陥密度記憶部６、レビュー条件記憶部７、レビュー分類結果記憶部８、及びプログラム記憶部２０は、それぞれ、半導体ＲＯＭ、半導体ＲＡＭ等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの補助記憶装置で構成してもよく、ＣＰＵの内部の主記憶装置で構成しても構わない。
【００５５】
演算部１には、入出力制御部２２を介して、操作者からのデータや命令などの入力を受け付ける入力装置２３と、レビューすべき欠陥数及び歩留り劣化要因のデータを出力する出力装置２４とが接続されている。
【００５６】
検査対象選択部１０は、例えば、製品の種類、製品の製造工程及び製品内の領域を検査対象として指定する。クリティカルエリア抽出部１１は、検査対象選択部１０によって選択された検査対象における欠陥サイズ毎のクリティカルエリアをクリティカルエリア記憶部２から抽出する。検出欠陥密度抽出部１６は、検査対象内で検出した欠陥サイズ毎の欠陥密度を検出欠陥密度記憶部６から抽出する。致命欠陥計算部１３は、クリティカルエリア抽出部１１が抽出したクリティカルエリアと検出欠陥密度抽出部１６が抽出した検出欠陥密度の情報に基づいて、欠陥サイズ毎の致命欠陥数を計算する。レビュー数決定部１７は、致命欠陥計算部１３が計算した欠陥サイズ毎の致命欠陥数とレビュー条件記憶部７に登録されたレビュー条件に基づいて、レビューを実施する欠陥数を欠陥サイズごとに算出する。歩留り要因抽出部１８は、レビュー分類結果記憶部８に記憶されているレビュー分類結果の情報に基づいて、製造歩留りに影響を与える問題欠陥及び問題工程を抽出する。
【００５７】
クリティカルエリア記憶部２は、検査対象となる製品の種類、製品の製造工程、製品内の領域のそれぞれに対応するクリティカルエリアの情報を格納する。検出欠陥密度記憶部６は、検査対象となる製品内で欠陥検査装置が実際に検出した欠陥密度の情報を格納する。欠陥密度の情報には、欠陥検査装置によって検出された欠陥の番号、欠陥の数、欠陥サイズ、座標情報等が含まれる。また、検出欠陥密度記憶部６は、検出した欠陥を欠陥サイズ毎に集計した結果を格納しても構わない。
【００５８】
即ち、検出欠陥密度記憶部６が記憶する欠陥密度の情報は、欠陥の数及び欠陥サイズをウェハ毎にまとめた第１の情報、或いは、第１の情報を欠陥サイズ毎の欠陥密度に変換した第２の情報である。したがって、欠陥密度の情報が第２の情報である場合、検出欠陥密度抽出部１６は、欠陥サイズ毎の欠陥密度をそのまま検出欠陥密度記憶部６から抽出する。一方、欠陥密度の情報が第１の情報である場合、検出欠陥密度抽出部１６は、検出欠陥密度記憶部６から第１の情報を読み出し、第１の情報を第２の情報へ変換して抽出する。
【００５９】
例えば、図８（ａ）に示すように、図７の検出欠陥密度記憶部６には、欠陥検査装置が検出したウェハ５１上の各欠陥５２について検出欠陥情報５０が記憶されている。検出欠陥情報５０には、ウェハごとに欠陥の番号及び欠陥サイズがまとめられている。図８（ａ）に示した例では、ウェハＮｏ．１〜Ｎｏ．５について合計２００００個の欠陥を検出した場合を示している。図８（ｂ）に示すように、図７の検出欠陥密度記憶部６には、図８（ａ）の検出欠陥情報５０を基に集計された欠陥サイズ毎の検出欠陥密度分布ＤＤ’（Ｒ）が記憶されていても構わない。図８（ｂ）に示した例では、ある欠陥サイズにおいて検出欠陥密度分布ＤＤ’（Ｒ）のピークが現れている。図８（ｃ）に示すように、図７の致命欠陥計算部１３は、欠陥サイズ毎の検出欠陥密度分布ＤＤ’（Ｒ）及び欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）の情報に基づいて（１）式を用いて欠陥サイズ毎の致命欠陥数λ’（Ｒ）を求める。図８（ｃ）に示した例では、検出欠陥密度分布ＤＤ’（Ｒ）のピークが致命欠陥数λ’（Ｒ）のプロファイルに反映されている。図８（ｄ）に示すように、図７のレビュー数決定部１７は、欠陥サイズ毎の致命欠陥数λ’（Ｒ）及びレビュー条件に基づいて、レビューを実施する欠陥数を欠陥サイズごとに算出する。図８（ｄ）に示した例では、検出欠陥密度分布ＤＤ’（Ｒ）のピークがレビューを実施する欠陥数にも反映されている。
【００６０】
レビュー条件記憶部７は、検査対象内で検出した欠陥をレビューする条件が記憶されている。欠陥をレビューする条件には、レビューする欠陥数或いはレビューサンプリングレートを指定する条件が含まれる。レビューサンプリングレートとは、欠陥検査装置が検出した欠陥数に対するレビューする欠陥数の割合を示す。レビュー分類結果記憶部８には、レビュー実行部２１による欠陥レビューの結果が欠陥の発生源などの特徴がわかる形でカテゴリ分けされて格納されている。
【００６１】
レビュー実行部２１は、レビュー数決定部１７が計算したレビューを実施する欠陥数に従って、欠陥を観察・分類するレビュー装置である。レビュー結果は、レビュー分類結果記憶部８内に記憶される。
【００６２】
図９（ａ）に示すように、欠陥サイズ毎に検出欠陥密度分布ＤＤ’（Ｒ）が集計され、クリティカルエリアＡｃ（Ｒ）が規定されている。ここでは、検出した欠陥の合計は２００００個である。そして、（１）式を用いて致命欠陥数λ’（Ｒ）が計算される。図９（ｂ）には、図８（ｃ）の致命欠陥数λ’（Ｒ）の合計λｔに対する各欠陥サイズの致命欠陥数λ’（Ｒ）の割合を示す。図９（ｂ）に示す割合（λ’（Ｒ）／λｔ）は、欠陥が製造歩留りへ与える影響度を示す「歩留りインパクト比」に相当する。この歩留りインパクト比及び（３）式に従って、レビューを実施する欠陥数Ｒｃ（Ｒ）が特定される。ここで「Ｔｒｃ」はレビューを実施する欠陥の総数を示す。
【００６３】
Ｒｃ（Ｒ） ＝ Ｔｒｃ ×（λ’（Ｒ）／λｔ） ・・・（３）
図９（ｃ）に示した例では、レビューを実施する欠陥の総数Ｔｒｃが１０００個、即ち、サンプリングレートが５％である場合に相当している。図９（ｄ）は、レビュー実行部２１によって観察・分類された欠陥の欠陥モード毎の個数を示す。「エッチングダスト」は、図６のエッチング工程Ｓ３０３において発生するダストである。「ポリッシュスクラッチ」は、平坦化処理Ｓ３０１において発生する引っかき傷である。「リソダスト」は、リソグラフィ工程Ｓ３０２において発生するダストである。「デポダスト」は堆積工程Ｓ３００において発生するダストである。歩留り要因抽出部１８は、図９（ｄ）に示す欠陥モードを欠陥数の多い順に並べ替える。この結果、歩留りに影響度の高い問題欠陥・問題工程が抽出される。図９（ｄ）に示す例において歩留り要因抽出部１８は、エッチングダストが歩留り劣化要因であることを予測する。
【００６４】
このように、致命欠陥計算部１３は、レイアウトパターン及び欠陥サイズに依存するクリティカルエリアＡｃ（Ｒ）及び（１）式を用いて、その欠陥の存在により不良が発生し得る致命欠陥数λ’（Ｒ）の分布を求める。そして、レビュー数決定部１７は、欠陥サイズ毎の致命欠陥数λ’（Ｒ）及びレビュー条件としてのレビューする欠陥数Ｔｒｃなどを用いてレビューを実施する欠陥数を欠陥サイズ毎に求める。したがって、第２の実施の形態に係る欠陥レビューシステムによれば、歩留りに対して影響度の高い欠陥を効率良くレビューすることができ、その結果、問題欠陥・問題工程をリアルタイムで予測することができる。よって、致命欠陥の早期発見・対策が可能となり、製品の歩留り急峻立ち上げに大きな効果がある。
【００６５】
図１０（ａ）に示すように、従来の欠陥レビューシステムでは、欠陥検査装置が検出した欠陥（検出欠陥）５４のすべてに対してレビュー分類作業を行ったり、あるいは、検出欠陥５４が多発した状況においては、歩留りに対する影響度を考慮せずにランダムに欠陥をサンプリングしてレビューを実施する欠陥（レビュー欠陥）５５を決定している。したがって、図１０（ｂ）に示すように、図８（ｄ）に示す致命欠陥数λ’（Ｒ）に対して、従来の欠陥レビューは非常に非効率であった。本発明の第２の実施の形態による欠陥レビューシステムを使用すれば、歩留りに影響度の高い欠陥に対して効率良くレビューすることができる。
【００６６】
次に、図１１を参照して、本発明の第２の実施の形態に係る欠陥レビュー方法を説明する。図１１に示す欠陥レビュー方法は、図７に示すプログラム記憶部２０に記憶されたプログラム命令に従った演算部１の動作の流れ、即ち手順を示す。
【００６７】
（イ）先ずＳ２０段階において、図７の検査対象選択部１０は検査対象を選択する。具体的には、検査対象選択部１０は、製品の種類、製品の製造工程及び製品内の領域を指定する。
【００６８】
（ロ）次にＳ２１段階において、図７のクリティカルエリア抽出部１１は、選択した検査対象における欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）を抽出する。具体的には、図７のクリティカルエリア記憶部２から検査対象に対応するクリティカルエリアＡｃ（Ｒ）を読み出す。
【００６９】
（ハ）次にＳ２２段階において、図７の検出欠陥密度抽出部１６は、検査対象内で検出した欠陥サイズ毎の欠陥密度分布ＤＤ’（Ｒ）を抽出する。具体的には、検出欠陥密度記憶部６から欠陥検査装置が検出した欠陥サイズ毎の欠陥密度ＤＤ’（Ｒ）を読み出す。
【００７０】
（ニ）次にＳ２３段階において、図７の致命欠陥計算部１３は、図８（ｃ）に示した欠陥サイズ毎のクリティカルエリアＡｃ（Ｒ）及び欠陥サイズ毎の欠陥密度分布ＤＤ’（Ｒ）に基づいて、（１）式を用いて欠陥サイズ毎の致命欠陥数λ’（Ｒ）を計算する。
【００７１】
（ホ）次にＳ２４ａ段階において、図７のレビュー数決定部１７は、先ず欠陥サイズ毎の歩留りインパクト比を計算する。欠陥サイズ毎の歩留りインパクト比は、例えば図９（ｂ）に示すように、致命欠陥数の合計λｔに対する欠陥サイズ毎の致命欠陥数λ’（Ｒ）の割合である。
【００７２】
（へ）次にＳ２４ｂ段階において、レビュー数決定部１７は、図７のレビュー条件記憶部７に記憶されたレビュー条件（トータルレビュー数：Ｔｏｔａｌ Ｒｅｖｉｅｗ Ｃｏｕｎｔ）に従って、欠陥サイズ毎の歩留りインパクト比から欠陥サイズ毎のレビュー数を求める。例えば、サンプリングレートが５％の場合、図９（ａ）に示す欠陥数に対して図９（ｃ）に示す欠陥サイズ毎のレビュー数が求められる。以上、Ｓ２４ａ段階及びＳ２４ｂ段階を経て、レビュー数決定部１７は、欠陥サイズ毎の致命欠陥数λ’（Ｒ）及びレビュー条件に基づいて、レビューする欠陥数を欠陥サイズ毎に計算することができる（Ｓ２４段階）。レビューする欠陥は上記指定条件のもとランダマイズ等によって決定され、レビュー実行部２１に送られる。
【００７３】
（ト）次にＳ２５段階において、図７のレビュー実行部２１は、レビューする欠陥数に従って、検査対象内で検出される欠陥をレビューする。なお、欠陥レビューは、自動欠陥分類機能をもつ装置（Ａｕｔｏ Ｄｅｆｅｃｔ Ｃｌａｓｓｉｆｉｃａｔｉｏｎ：ＡＤＣ）でも、人間による欠陥分類作業による実行でも構わない。
【００７４】
（チ）次にＳ２６段階において、レビュー実行部２１は、レビュー実行部２１によるレビュー分類結果を例えば図９（ｄ）に示すように集計する。集計結果は、レビュー分類結果記憶部８に格納される。
【００７５】
（リ）最後にＳ２７段階において、図７の歩留り要因抽出部１８は、検査対象内で検出される欠陥をレビューした結果に基づいて、製造歩留りが劣化する要因を抽出する。具体的には、図９（ｄ）に示す欠陥モードを欠陥数の多い順にソートを行なう。この結果、歩留りに影響度の高い問題欠陥・問題工程が抽出される。図９（ｄ）に示す例では、エッチングダストが歩留り劣化要因であることが歩留り要因抽出部１８により予測される。以上の手順を経て、選択した検査対象に対してレビューすべき欠陥数を欠陥サイズ毎に求め、致命欠陥をレビューすることが出来る。
【００７６】
このように、Ｓ２３段階において、レイアウトパターン及び欠陥サイズに依存するクリティカルエリアＡｃ（Ｒ）及び（１）式を用いて、その欠陥の存在により不良が発生し得る致命欠陥数λ’（Ｒ）の分布を求める。そして、Ｓ２４段階において、欠陥サイズ毎の致命欠陥数λ’（Ｒ）を用いてレビューを実施する欠陥数を欠陥サイズ毎に求める。したがって、第２の実施の形態に係る欠陥レビュー方法によれば、歩留りに対して影響度の高い欠陥を効率良くレビューすることができ、その結果、問題欠陥・問題工程をリアルタイムで予測することができる。よって、致命欠陥の早期発見・対策が可能となり、製品の歩留り急峻立ち上げに大きな効果がある。
【００７７】
なお、検査対象となる電子デバイスには半導体装置、液晶装置等が含まれ、また電子デバイスの製造に必要な露光マスク等を検査対象とすることも出来る。
【００７８】
また、第２の実施の形態において、図７に示した歩留り要因抽出部１８は、演算部１に含まれているが、本発明はこれに限定されるものではない。演算部１とは異なる装置を用いて歩留り要因抽出部１８を実現しても構わない。
【００７９】
以上説明した検査レシピ作成方法及び欠陥レビュー方法は、時系列的につながった一連の処理又は操作、即ち「手順」として表現することができる。従って、これらの方法を、コンピュータシステムを用いて実行するために、コンピュータシステム内のプロセッサーなどが果たす複数の機能を特定するプログラムとして構成することができる。また、このプログラムは、コンピュータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、このプログラムを実行してコンピュータを制御しながら上述した方法を実現することができる。この記録媒体は、図１及び図７に示したプログラム記憶部２０として用いる、あるいはプログラム記憶部２０に読み込ませ、このプログラムにより演算部１における種々の作業を所定の処理手順に従って実行することができる。ここで、このプログラムを保存する記録媒体としては、メモリ装置、磁気ディスク装置、光ディスク装置、その他のプログラムを記録することができるような装置が含まれる。
【００８０】
（その他の実施の形態）
上記のように、本発明は、第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００８１】
図１及び図５に示した検査レシピ作成システム及び検査レシピ作成方法を用いて、ウェハに対して図６に示した検査工程（Ｓ４００）を実施し、その後、図７及び図１１に示した欠陥レビューシステム及び欠陥レビュー方法を用いて、このウェハに対してレビュー工程（Ｓ４０１）を実施することが出来る。即ち、第１の実施の形態と第２の実施の形態とを組み合せて、図６に示した欠陥検査工程群Ｓ４０を実施することが出来る。
【００８２】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００８３】
【発明の効果】
以上説明したように、本発明によれば、致命欠陥を早期に発見して製品の歩留り向上に寄与する検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る検査レシピ作成システムを示すブロック図である。
【図２】図２（ａ）及び図２（ｂ）は、クリティカルエリアの概念を説明する為の図である。図２（ａ）は、ラインパターン上の欠陥及びクリティカルエリアを示す平面図であり、図２（ｂ）は、欠陥サイズ毎のクリティカルエリアの分布を示すグラフである。
【図３】図３（ａ）は、クリティカルエリア及び予測欠陥密度の欠陥サイズ毎の分布をそれぞれ示すグラフであり、図３（ｂ）は、計算された欠陥サイズ毎の致命欠陥数を示すグラフである。
【図４】欠陥サイズ毎の致命欠陥数、図１の検査レシピ候補記憶部に格納されている第１乃至第３の検査レシピ候補、及び第１乃至第３の検査レシピ候補によって検出することが期待される致命欠陥数をそれぞれ示すグラフである。
【図５】図１に示した検査レシピ作成システムを用いた検査レシピ作成方法を示すフローチャートである。
【図６】一般的な半導体装置の製造工程の一部分を示すフローチャートである。
【図７】本発明の第２の実施の形態に係る欠陥レビューシステムを示すブロック図である。
【図８】図８（ａ）は、図７の検出欠陥密度記憶部に記憶されているウェハごとの検出欠陥情報の一例を示す図である。図８（ｂ）は、図７の検出欠陥密度記憶部に記憶されている欠陥サイズ毎の検出欠陥密度分布を示すグラフである。図８（ｃ）は、図７の致命欠陥計算部によって計算された欠陥サイズ毎の致命欠陥数を示すグラフである。図８（ｄ）は、図７のレビュー数決定部が算出したレビューを実施する欠陥数の分布を示すグラフである。
【図９】図９（ａ）は、図８（ｃ）に対応する欠陥サイズ毎の検出欠陥密度分布ＤＤ’（Ｒ）及びクリティカルエリアＡｃ（Ｒ）のデータを示す。図９（ｂ）は、欠陥サイズ毎の致命欠陥数λ’（Ｒ）の割合を示す。図９（ｃ）は、レビューを実施する欠陥数を欠陥サイズ毎に示す。図９（ｄ）は、欠陥分類毎にカテゴリ分けされたレビュー結果を示す。
【図１０】図１０（ａ）は、従来の欠陥レビューシステムにおいて検出される欠陥数及びレビューを実施する欠陥数の分布を示し、図１０（ｂ）は、図１０（ａ）に更に図８（ｄ）に示す致命欠陥数λ’（Ｒ）を加えたものである。
【図１１】図７に示した欠陥レビューシステムを用いた欠陥レビュー方法を示すフローチャートである。
【符号の説明】
１ 演算部
２ クリティカルエリア記憶部
３ 予測欠陥密度記憶部
４ 検査レシピ候補記憶部
５ 検出期待値記憶部
６ 検出欠陥密度記憶部
７ レビュー条件記憶部
８ レビュー分類結果記憶部
１０ 検査対象選択部
１１ クリティカルエリア抽出部
１２ 欠陥密度予測部
１３ 致命欠陥計算部
１４ 検出期待値計算部
１５ 最適検査レシピ決定部
１６ 検出欠陥密度抽出部
１７ レビュー数決定部
１８ 歩留り要因抽出部
２０ プログラム記憶部
２１ レビュー実行部
２２ 入出力制御部
２３ 入力装置
２４ 出力装置
３０ａ 第１の配線
３０ｂ 第２の配線
３１ スペース
３３ａ 第１の欠陥（大）
３３ｂ 第２の欠陥（大）
３４ａ 第１の欠陥（小）
３４ｂ 第２の欠陥（小）
５４ 検出欠陥
５５ レビュー欠陥
Ａｃ（Ｒ） クリティカルエリア
ＤＤ（Ｒ） 予測欠陥密度分布
ＤＤ’（Ｒ） 検出欠陥密度分布
λ（Ｒ）、λ’（Ｒ） 致命欠陥数
Ｃｐ 検査レシピ候補
Claims (14)
- 検査対象を選択する検査対象選択部と、
前記検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部と、
前記検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を抽出する欠陥密度予測部と、
前記欠陥サイズ毎のクリティカルエリア及び前記欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部と、
前記欠陥サイズ毎の致命欠陥数及び欠陥サイズ毎の欠陥検出率を定める検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の前記検査レシピ候補についてそれぞれ計算する検出期待値計算部
とを具備することを特徴とする検査レシピ作成システム。 - 前記検出することが期待される致命欠陥数が最も多い前記検査レシピ候補を求める最適検査レシピ決定部を更に具備することを特徴とする請求項１記載の検査レシピ作成システム。
- 前記欠陥サイズ毎のクリティカルエリアが記憶されるクリティカルエリア記憶部と、
検出することが予測される前記欠陥サイズ毎の欠陥密度が記憶される予測欠陥密度記憶部と、
前記検査レシピ候補が記憶される検査レシピ候補記憶部
とを更に具備することを特徴とする請求項１又は２記載の検査レシピ作成システム。 - 前記検査対象選択部は、製品の種類、前記製品の製造工程及び前記製品内の領域を指定することを特徴とする請求項１乃至３何れか１項記載の検査レシピ作成システム。
- 検査対象を選択する検査対象選択部と、
前記検査対象における欠陥サイズ毎のクリティカルエリアを抽出するクリティカルエリア抽出部と、
前記検査対象内で検出した欠陥サイズ毎の欠陥密度を抽出する検出欠陥密度抽出部と、
前記欠陥サイズ毎のクリティカルエリア及び前記欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する致命欠陥計算部と、
前記欠陥サイズ毎の致命欠陥数に基づいて、レビューする欠陥数を欠陥サイズ毎に求めるレビュー数決定部
とを具備することを特徴とする欠陥レビューシステム。 - 前記レビューする欠陥数に従って、前記検査対象内で検出した欠陥をレビューするレビュー実行部と、
前記検査対象内で検出した欠陥をレビューした結果に基づいて、製造歩留りが劣化する要因を抽出する歩留り要因抽出部
とを更に具備することを特徴とする請求項５記載の欠陥レビューシステム。 - 前記欠陥サイズ毎のクリティカルエリアが記憶されるクリティカルエリア記憶部と、
前記検査対象内で検出した前記欠陥サイズ毎の欠陥密度が記憶される検出欠陥密度記憶部と、
前記検査対象内で検出した欠陥をレビューする条件が記憶されるレビュー条件記憶部
とを更に具備することを特徴とする請求項５又は６記載の欠陥レビューシステム。 - 前記検査対象選択部は、製品の種類、前記製品の製造工程及び前記製品内の領域を指定することを特徴とする請求項５乃至７何れか１項記載の欠陥レビューシステム。
- 検査対象を選択する段階と、
前記検査対象における欠陥サイズ毎のクリティカルエリアを求める段階と、
前記検査対象内で検出することが予測される欠陥サイズ毎の欠陥密度を求める段階と、
前記欠陥サイズ毎のクリティカルエリア及び前記欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する段階と、
前記欠陥サイズ毎の致命欠陥数及び欠陥サイズ毎の欠陥検出率を定める検査レシピ候補に基づいて、検出することが期待される致命欠陥数を複数の前記検査レシピ候補についてそれぞれ計算する段階
とを具備することを特徴とする検査レシピ作成方法。 - 前記検出することが期待される致命欠陥数が最も多い前記検査レシピ候補を求める段階を更に具備することを特徴とする請求項９記載の検査レシピ作成方法。
- 前記検査対象を選択する段階は、製品の種類、前記製品の製造工程及び前記製品内の領域を指定する段階であることを特徴とする請求項９又は１０記載の検査レシピ作成方法。
- 検査対象を選択する段階と、
前記検査対象における欠陥サイズ毎のクリティカルエリアを求める段階と、
前記検査対象内で検出した欠陥サイズ毎の欠陥密度を求める段階と、
前記欠陥サイズ毎のクリティカルエリア及び前記欠陥サイズ毎の欠陥密度に基づいて、欠陥サイズ毎の致命欠陥数を計算する段階と、
前記欠陥サイズ毎の致命欠陥数に基づいて、レビューする欠陥数を欠陥サイズ毎に求める段階
とを具備することを特徴とする欠陥レビュー方法。 - 前記レビューする欠陥数に従って、前記検査対象内で検出した欠陥をレビューする段階と、
前記検査対象内で検出した欠陥をレビューした結果に基づいて、製造歩留りが劣化する要因を抽出する段階
とを更に具備することを特徴とする請求項１２記載の欠陥レビュー方法。 - 前記検査対象を選択する段階は、製品の種類、前記製品の製造工程及び前記製品内の領域を指定する段階であることを特徴とする請求項１２又は１３記載の欠陥レビュー方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003070447A JP3699960B2 (ja) | 2003-03-14 | 2003-03-14 | 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法 |
| US10/770,408 US20040223639A1 (en) | 2003-03-14 | 2004-02-04 | System for creating an inspection recipe, system for reviewing defects, method for creating an inspection recipe and method for reviewing defects |
| US12/081,287 US20080240544A1 (en) | 2003-03-14 | 2008-04-14 | System for creating an inspection recipe, system for reviewing defects, method for creating an inspection recipe and method for reviewing defects |
| US12/801,865 US20110001820A1 (en) | 2003-03-14 | 2010-06-29 | System for creating an inspection recipe, system for reviewing defects, method for creating an inspection recipe and method for reviewing defects |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003070447A JP3699960B2 (ja) | 2003-03-14 | 2003-03-14 | 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004281681A true JP2004281681A (ja) | 2004-10-07 |
| JP3699960B2 JP3699960B2 (ja) | 2005-09-28 |
Family
ID=33287204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003070447A Expired - Fee Related JP3699960B2 (ja) | 2003-03-14 | 2003-03-14 | 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US20040223639A1 (ja) |
| JP (1) | JP3699960B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245485A (ja) * | 2005-03-07 | 2006-09-14 | Toshiba Corp | 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法 |
| JP2006293433A (ja) * | 2005-04-05 | 2006-10-26 | Toshiba Corp | 品質管理システム、品質管理方法及びロット単位のウェハ処理方法 |
| JP2009098123A (ja) * | 2007-09-26 | 2009-05-07 | Toshiba Corp | 欠陥解析装置及び欠陥解析方法 |
| US7606409B2 (en) | 2004-11-19 | 2009-10-20 | Hitachi High-Technologies Corporation | Data processing equipment, inspection assistance system, and data processing method |
| JP2012039147A (ja) * | 2005-06-06 | 2012-02-23 | Kla-Encor Corp | １つ又は複数の欠陥関連の機能を遂行するコンピュータ実行方法 |
| WO2012160945A1 (ja) * | 2011-05-20 | 2012-11-29 | 株式会社日立ハイテクノロジーズ | 半導体デバイスの欠陥検査方法およびそのシステム |
| US8948494B2 (en) | 2012-11-12 | 2015-02-03 | Kla-Tencor Corp. | Unbiased wafer defect samples |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4904034B2 (ja) | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 |
| US7860319B2 (en) * | 2005-05-11 | 2010-12-28 | Hewlett-Packard Development Company, L.P. | Image management |
| US8041103B2 (en) | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
| US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US7487476B2 (en) * | 2006-04-11 | 2009-02-03 | International Business Machines Corporation | Method for computing the sensitivity of a VLSI design to both random and systematic defects using a critical area analysis tool |
| US7877722B2 (en) | 2006-12-19 | 2011-01-25 | Kla-Tencor Corp. | Systems and methods for creating inspection recipes |
| US8194968B2 (en) | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US7738093B2 (en) | 2007-05-07 | 2010-06-15 | Kla-Tencor Corp. | Methods for detecting and classifying defects on a reticle |
| US7962863B2 (en) | 2007-05-07 | 2011-06-14 | Kla-Tencor Corp. | Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer |
| US8213704B2 (en) | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
| US7796804B2 (en) | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
| US7711514B2 (en) | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
| TWI469235B (zh) | 2007-08-20 | 2015-01-11 | Kla Tencor Corp | 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法 |
| US8139844B2 (en) | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
| WO2010014609A2 (en) | 2008-07-28 | 2010-02-04 | Kla-Tencor Corporation | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
| US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US9768082B2 (en) * | 2009-02-13 | 2017-09-19 | Hermes Microvision Inc. | Method and machine for examining wafers |
| US8204297B1 (en) | 2009-02-27 | 2012-06-19 | Kla-Tencor Corp. | Methods and systems for classifying defects detected on a reticle |
| US8112241B2 (en) | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
| US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
| US9063097B2 (en) | 2011-02-11 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods eliminating false defect detections |
| US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
| US9141730B2 (en) | 2011-09-12 | 2015-09-22 | Applied Materials Israel, Ltd. | Method of generating a recipe for a manufacturing tool and system thereof |
| US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
| US8666140B2 (en) | 2012-01-18 | 2014-03-04 | United Microelectronics Corp. | Defect inspection method for wafer and wafer defect inspection system using the same |
| US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
| US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
| US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
| US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
| US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
| WO2014149197A1 (en) | 2013-02-01 | 2014-09-25 | Kla-Tencor Corporation | Detecting defects on a wafer using defect-specific and multi-channel information |
| US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
| US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
| BR112016005243B1 (pt) * | 2013-09-09 | 2020-04-07 | Nissan Motor | anel de pistão condutor de calor para motor de combustão interna |
| US9754761B2 (en) * | 2015-05-26 | 2017-09-05 | Kla-Tencor Corporation | High-speed hotspot or defect imaging with a charged particle beam system |
| US10634992B2 (en) * | 2016-01-21 | 2020-04-28 | Synopsys, Inc. | Layer class relative density for technology modeling in IC technology |
| CN110456003A (zh) * | 2019-08-23 | 2019-11-15 | 武汉新芯集成电路制造有限公司 | 晶圆缺陷分析方法与***、晶圆良率分析方法与*** |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4253768A (en) * | 1978-08-09 | 1981-03-03 | Westinghouse Electric Corp. | Processing system for detection and the classification of flaws on metallic surfaces |
| EP0054598B1 (fr) * | 1980-12-18 | 1985-04-03 | International Business Machines Corporation | Procédé d'inspection et de tri automatique d'objets présentant des configurations avec des tolérances dimensionnelles fixes et équipement de mise en oeuvre |
| GB2129547B (en) * | 1982-11-02 | 1986-05-21 | Cambridge Instr Ltd | Reticle inspection |
| US5179634A (en) * | 1989-04-14 | 1993-01-12 | Omron Corporation | System for synthesizing new fuzzy rule sets from existing fuzzy rule sets |
| US5086397A (en) * | 1989-07-18 | 1992-02-04 | Schuster Pamela K | Method and apparatus for data collection of testing and inspection of products made on a production assembly line |
| US5129009A (en) * | 1990-06-04 | 1992-07-07 | Motorola, Inc. | Method for automatic semiconductor wafer inspection |
| US5544256A (en) * | 1993-10-22 | 1996-08-06 | International Business Machines Corporation | Automated defect classification system |
| US5672886A (en) * | 1994-08-12 | 1997-09-30 | Kabushiki Kaisha Toshiba | Surface inspection system for detecting various surface faults |
| US5663891A (en) * | 1996-04-03 | 1997-09-02 | Cadence Design Systems, Inc. | Optimization of multiple performance criteria of integrated circuits by expanding a constraint graph with subgraphs derived from multiple PWL convex cost functions |
| US5815198A (en) * | 1996-05-31 | 1998-09-29 | Vachtsevanos; George J. | Method and apparatus for analyzing an image to detect and identify defects |
| JPH10213422A (ja) * | 1997-01-29 | 1998-08-11 | Hitachi Ltd | パタ−ン検査装置 |
| JP2001522541A (ja) * | 1998-02-10 | 2001-11-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路の製造方法 |
| US6336086B1 (en) * | 1998-08-13 | 2002-01-01 | Agere Systems Guardian Corp. | Method and system for analyzing wafer processing order |
| US6707936B1 (en) * | 1999-04-16 | 2004-03-16 | Texas Instruments Incorporated | Method and apparatus for predicting device yield from a semiconductor wafer |
| US6463171B1 (en) * | 1999-06-30 | 2002-10-08 | Advanced Micro Devices, Inc. | Automatic defect resizing tool |
-
2003
- 2003-03-14 JP JP2003070447A patent/JP3699960B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-04 US US10/770,408 patent/US20040223639A1/en not_active Abandoned
-
2008
- 2008-04-14 US US12/081,287 patent/US20080240544A1/en not_active Abandoned
-
2010
- 2010-06-29 US US12/801,865 patent/US20110001820A1/en not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7606409B2 (en) | 2004-11-19 | 2009-10-20 | Hitachi High-Technologies Corporation | Data processing equipment, inspection assistance system, and data processing method |
| JP2006245485A (ja) * | 2005-03-07 | 2006-09-14 | Toshiba Corp | 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法 |
| JP4664708B2 (ja) * | 2005-03-07 | 2011-04-06 | 株式会社東芝 | 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法 |
| JP2006293433A (ja) * | 2005-04-05 | 2006-10-26 | Toshiba Corp | 品質管理システム、品質管理方法及びロット単位のウェハ処理方法 |
| JP4693464B2 (ja) * | 2005-04-05 | 2011-06-01 | 株式会社東芝 | 品質管理システム、品質管理方法及びロット単位のウェハ処理方法 |
| JP2012039147A (ja) * | 2005-06-06 | 2012-02-23 | Kla-Encor Corp | １つ又は複数の欠陥関連の機能を遂行するコンピュータ実行方法 |
| US9037280B2 (en) | 2005-06-06 | 2015-05-19 | Kla-Tencor Technologies Corp. | Computer-implemented methods for performing one or more defect-related functions |
| JP2009098123A (ja) * | 2007-09-26 | 2009-05-07 | Toshiba Corp | 欠陥解析装置及び欠陥解析方法 |
| WO2012160945A1 (ja) * | 2011-05-20 | 2012-11-29 | 株式会社日立ハイテクノロジーズ | 半導体デバイスの欠陥検査方法およびそのシステム |
| JP2012243965A (ja) * | 2011-05-20 | 2012-12-10 | Hitachi High-Technologies Corp | 半導体デバイスの欠陥検査方法およびそのシステム |
| US8948494B2 (en) | 2012-11-12 | 2015-02-03 | Kla-Tencor Corp. | Unbiased wafer defect samples |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040223639A1 (en) | 2004-11-11 |
| US20110001820A1 (en) | 2011-01-06 |
| US20080240544A1 (en) | 2008-10-02 |
| JP3699960B2 (ja) | 2005-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699960B2 (ja) | 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法 | |
| JP6391083B2 (ja) | 自動欠陥分類における分類器の準備及び保守 | |
| US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
| US7937179B2 (en) | Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects | |
| KR100442069B1 (ko) | 반도체 장치의 제조에 있어서 불량 클러스터링의검색방법, 불량 클러스터링의 검색장치, 및 그 방법을컴퓨터에 의해 실행하기 위한 프로그램 | |
| JP6608344B2 (ja) | 探索装置および探索方法 | |
| US6775817B2 (en) | Inspection system and semiconductor device manufacturing method | |
| TWI468958B (zh) | 用於以設計為基礎之裝置風險評估之方法 | |
| US20080295048A1 (en) | Inline defect analysis for sampling and SPC | |
| WO2013035421A1 (ja) | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 | |
| US10133838B2 (en) | Guided defect detection of integrated circuits | |
| JP4664708B2 (ja) | 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法 | |
| JP2009010405A (ja) | 局所的外れ値の検出のための方法および装置 | |
| KR20070093046A (ko) | 반도체 제조를 위한 탄력적 혼성 결함 분류 | |
| JP4357134B2 (ja) | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム | |
| JPH11214462A (ja) | 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム | |
| CN115798559B (zh) | 失效单元预测方法、装置、设备及存储介质 | |
| TW201415385A (zh) | 半導體處理控制方法和電腦程式產品 | |
| JP2009098123A (ja) | 欠陥解析装置及び欠陥解析方法 | |
| US20210181253A1 (en) | Fail Density-Based Clustering for Yield Loss Detection | |
| US20100241386A1 (en) | Method of Correcting Coordinates, and Defect Review Apparatus | |
| US7292959B1 (en) | Total tool control for semiconductor manufacturing | |
| JP7390851B2 (ja) | 欠陥分類装置、欠陥分類プログラム | |
| JP4237866B2 (ja) | 半導体製品の歩留り予測方法およびその装置 | |
| US8014587B2 (en) | Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |