JP2004260018A - 電子回路基板及びその製造方法 - Google Patents
電子回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004260018A JP2004260018A JP2003050128A JP2003050128A JP2004260018A JP 2004260018 A JP2004260018 A JP 2004260018A JP 2003050128 A JP2003050128 A JP 2003050128A JP 2003050128 A JP2003050128 A JP 2003050128A JP 2004260018 A JP2004260018 A JP 2004260018A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- circuit board
- electronic circuit
- circuit pattern
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】バイアホールに埋め込まれた導電ペーストと回路パターンとの接続が強化された電子回路基板を得ること。
【解決手段】本発明の一実施形態の電子回路基板10Aは、電気絶縁部材11の少なくとも一面に導電性回路パターン12A及び12Bが形成されている電子回路基板において、前記電気絶縁部材11及び回路パターン12A及び12Bを貫通するバイアホール13が形成されており、そのバイアホール13に埋め込まれた導電ペースト14の一部分がバイアホール13の開口部13a周辺に存在する回路パターン12A及び12Bの一部分の表面12A2及び12B2をも被覆するように形成されている構造のものである。
【選択図】 図1
【解決手段】本発明の一実施形態の電子回路基板10Aは、電気絶縁部材11の少なくとも一面に導電性回路パターン12A及び12Bが形成されている電子回路基板において、前記電気絶縁部材11及び回路パターン12A及び12Bを貫通するバイアホール13が形成されており、そのバイアホール13に埋め込まれた導電ペースト14の一部分がバイアホール13の開口部13a周辺に存在する回路パターン12A及び12Bの一部分の表面12A2及び12B2をも被覆するように形成されている構造のものである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、電子回路基板に関し、特に多層回路基板の各層に形成されている導電性回路パターンを接続する場合に用いられるバイアホールの構造に関するものである。
【0002】
【従来の技術】
近年の電子機器は益々小型化、薄型化、軽量化が計られており、その内部に実装される電子回路基板も小型化、薄型化、軽量化は元より高密度実装化が計られており、そのために基板が多層化されている。多層化構造の電子回路基板は各層に形成される導電性回路パターンを接続する必要があり、その場合には、電気絶縁部材を挟んで接続を必要とする所望の導電性回路パターンを一部重畳するように形成し、それらの導電性回路パターン及び電気絶縁部材を貫通するバイアホール(いわゆるスルーホール)を形成し、或いは必要に応じて一方の導電性回路パターンを底とするバイアホール(いわゆる有底バイアホール)を形成して、2以上の層の導電性回路パターンを接続する構造が採られている。
【0003】
本発明はこのような多層構造の電子回路基板のバイアホールの接続構造に関するものである。なお、本明細書においては、特に断らない限り、スルーホールも有底バイアホールも、単に「バイアホール」と記して説明する。
【0004】
先ず、図5及び図6を用いて従来の技術のバイアホールを備えた電子回路基板の構造及びその製造方法を説明する。
【0005】
図5は従来技術の電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図、そして図6は図5に示した従来技術の電子回路基板の製造方法を説明するための工程図である。
【0006】
図5において、符号20は従来技術の電子回路基板を指す。この電子回路基板20は基板状の電気絶縁部材21の両面に所望の導電性回路パターン(以下、「回路パターン」と記す)22が銅箔などで形成されており、その内の回路パターン22A、22B及び電気絶縁部材21を貫通するバイアホール23が形成されていて、そのバイアホール23の中に導電ペースト24を埋め込み、両面の導電性回路パターン22A及び22Bを電気的に接続する構造を採っている。そして両面の導電性回路パターン22などを保護するためにソルダーレジスト25で被覆されている。
【0007】
次に、図6を用いてこの電子回路基板20の製造方法を説明する。図6には、この電子回路基板20の主要な製造工程のみを示したが、先ず、図6Aに示したように、電気絶縁部材21の両面に銅箔31A、31Bが被覆されている基板30を用意し、所定の位置にドリルなどを使用して貫通したバイアホール23を形成する。
【0008】
次に、図6Bに示したように、バイアホール23に銀ペーストなどの導電ペースト24を図示していない印刷手段などによって埋め込む。
【0009】
そして、図6Cに示したように、図示していないが、銅箔31A、31B上に印刷、露光、現像などの工程を踏んだ通常の回路パターンの形成方法により電気絶縁部材21の両面にそれぞれ回路パターン22A及び22Bを形成し、そしてソルダーレジスト25を被覆することによって、前記電子回路基板20が得られる。
【0010】
【発明が解決しようとする課題】
しかし、この電子回路基板20、特に有機基板の両面に形成されている回路パターン22A及び22Bの厚みは12μmというような薄さであるため、図5Bに示したように、バイアホール23に埋め込んだ導電ペースト24が各回路パターン22A及び22Bに接触する側面部22a、22bの面積は極めて少ない。バイアホール23は前記のように電気絶縁部材21の表裏両面に形成されている回路パターン22A及び22Bを接続するためのものであるが、12μm程度の厚みでしか電気的に接触していないことから市場での長期にわたる温度変化などによってクラックが発生することがあり、そのために電気的に不良になるなどの信頼性の上で問題があった。
【0011】
また、これらの接触面積は機械強度に比例するため、落下試験などでも、このバイアホール23と両回路パターン22A及び22Bとの接続構造部分は不良になり易かった。
【0012】
更に、これらの接続構造部分の面積は非常に狭い面積であるため、電気抵抗が高く、大電流を必要とするような電子回路には不向きであった。
【0013】
本発明はこれらのような課題を解決しようとするものであって、バイアホールに埋め込まれた導電ペーストと回路パターンとの接続が強化された電子回路基板を得ることを目的とするものである。
【0014】
【課題を解決するための手段】
それ故、前記課題を解決するために、本発明の電子回路基板では、電気絶縁部材の表面に導電性回路パターンが形成されている電子回路基板において、前記電気絶縁部材及び前記導電性回路パターンを貫通するバイアホールが形成されており、そしてそのバイアホールに埋め込まれた導電ペーストの一部分が前記バイアホールの開口部周辺に存在する前記導電性回路パターンの一部分の表面をも被覆するように形成されていることを特徴とする。
【0015】
そして前記電子回路基板においては、更に、前記導電性回路パターンの一部分の表面を被覆している前記導電ペーストの表面と同一平面を形成する厚みのソルダーレジストで前記電気絶縁部材及び前記導電性回路パターンの残部の表面を被覆することが好ましい。
【0016】
また、本発明の電子回路基板の製造方法は、電気絶縁部材の表面に導電性回路パターンを形成する工程と、その導電性回路パターンの一部から前記電気絶縁部材の厚み方向にバイアホールを形成する工程と、そのバイアホールの開口部及びその周辺の前記導電性回路パターンを除いてソルダーレジストを前記電気絶縁部材及び前記導電性回路パターンの残部に被覆し、前記バイアホールの開口部を含むソルダーレジスト開口部を形成する工程と、前記バイアホール及び前記ソルダーレジスト開口部に導電ペーストを埋める工程とを含んでいる。
【0017】
従って、本発明の電子回路基板によれば、導電ペーストが導電性回路パターンに接している面積が広くなり、更に、機械強度が増大する。
【0018】
また、本発明の電子回路基板の製造方法を採れば、既存の設備を用いてバイアホールの開口部の径より大きい径でソルダーレジストの開口部を容易に形成でき、本発明の電子回路基板を容易に製造することができる。
【0019】
【発明の実施の形態】
以下、図1乃至図3を用いて、本発明の第1実施形態の電子回路基板及びその製造方法を説明する。
【0020】
図1は本発明の第1実施形態である2層電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図、図2は図1に示した本発明の電子回路基板の製造方法を説明するための一部工程図、図3は図2に示した製造工程に続く製造工程、そして図4は本発明の第2実施形態である4層電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図である。
【0021】
先ず、図1を用いて本発明の第1実施形態の電子回路基板を説明する。符号10Aは本発明の電子回路基板を指す。この電子回路基板10Aは、基板状の電気絶縁部材11の両面に所望の導電性回路パターン(以下、「回路パターン」と記す)12が銅箔などで形成されており、その内の電気絶縁部材11の両面に形成されている回路パターン12A、12Bにわたって貫通するバイアホール13が形成されている。
【0022】
そのバイアホール13の開口部13aに臨む周辺の前記回路パターン12A及び12Bの一部分12A1及び12B2を除いて、残部の回路パターン12、12A及び12B、そして電気絶縁部材11の表面がソルダーレジスト15で被覆されており、被覆されていない部分、即ち、そのバイアホール13の開口部13aの部分に、これより大きい口径のソルダーレジスト開口部15aが形成されている。
【0023】
そしてバイアホール13の中及びその開口部15aに導電ペースト14が埋め込まれ、更に、ソルダーレジスト開口部15aにも導電ペースト14を埋め込み、そしてソルダーレジスト開口部15aに存在する回路パターン12A及び12Bの表面12A2及び12B2を導電ペースト14で被覆して、導電ペースト14が両面の導電性回路パターン12A及び12Bに側面と上面とから電気的に接している構造のものである。
【0024】
本発明の電子回路基板10Aは、このような構造を採ったことにより、導電ペースト14が回路パターン12A及び12Bの側面12A1及び12B1のみならず、回路パターン12A及び12Bのバイアホール13の周辺部分の表面12A2及び12B2をも被覆されているため、両者が接している面積が広くなり、更に、導電ペースト14がバイアホール13の開口部13aの周辺の回路パターン12A及び12Bの表面12A2及び12B2を抑える構造であるため、回路パターン12A及び12Bは電気絶縁部材11から容易に剥離せず、機械強度が増大した基板となる。
【0025】
次に、図2及び図3を用いて、本発明の第1実施形態の電子回路基板の製造方法を説明する。
【0026】
先ず、図2Aに示した工程において、両面に銅箔が貼られた、いわゆる両面基板30を用意し、図示していない工程によって回路パターン12A及び12Bをを形成する。次いで電気絶縁部材11の両面に形成されている回路パターン12A及び12Bにわたってバイアホール13を形成する。
【0027】
続く図2Bに示した工程では、図示していな手段で、バイアホール13の開口部13aに臨む回路パターン12A及び12Bの表面12A2及び12B2を除いて回路パターン12、12A及び12Bの残部、そして電気絶縁部材11の表面に所定の厚みでソルダーレジスト15を被覆する。この結果、バイアホール13を中心にして、その開口部13aの径より遙かに径が大なるソルダーレジスト15の開口部15aが形成される。
【0028】
次に、図2Cに示したように、前記ソルダーレジスト15の開口部15aに相当する位置に開口部Saが開けられたステンシルSを、先ず、回路パターン22Aが形成されている基板30の表面に、前記バイアホール13及びソルダーレジスト15の開口部15aに前記開口部Saを合わせるようにしてあてがい、スキージSKを矢印の方向に移動させて銀ペーストのような導電ペースト14を刷り込み、バイアホール13及びソルダーレジスト15の開口部15aに埋め込む。
【0029】
次に、埋め込んだ導電ペースト14を加熱などの工程を経て硬化させた後、図3Aに示したように、前記基板30を反転し、回路パターン12B側のソルダーレジスト15の開口部15aに対応する位置に開口部Saが開けられたステンシルSを、その開口部Saを開口部15aに合わせてあてがい、スキージSKを矢印の方向に移動させて導電ペースト14をすり込む。その後、その導電ペースト14を加熱などの工程を経て硬化させる。かくして、同図B及び図1に示した本発明の第1実施形態の電子回路基板10Aを得ることができる。
【0030】
本発明の電子回路基板の製造方法は、以上説明したように、既存の設備を用いてバイアホール23の開口部13aの径より大きい径でソルダーレジスト15の開口部15aを容易に形成でき、従って、バイアホール13の開口部13aの周辺の回路パターン12A及び12Bの側面12A1及び12B1はもとより、それらの表面12A2及び12B2にも導電ペースト14で被覆した本発明の電子回路基板10Aを容易に製造することができる。
【0031】
次に、図4を用いて、本発明の第2実施形態の電子回路基板の構造を説明する。
【0032】
前記の第1実施形態の電子回路基板10Aでは、両面基板に貫通したバイアホール13を形成した例であったが、本発明は多層基板を用いた場合に形成されることがある有底バイアホールの場合にも適用することができる。その本発明の第2実施形態の電子回路基板10Bを4層ビルドアップ基板への応用例として図4に示した。なお、この電子回路基板10Bにおいて、第1実施形態の電子回路基板10Aの構成部分と同一の部分には同一の符号を付して説明する。
【0033】
この電子回路基板10Bの4層のビルドアップ基板30Aは一般的な製作方法で作成してよく、基板状の電気絶縁部材11の両面に所望の回路パターン12A、12B、12C及び12D、12E、12Fがインナーパターンとして形成されている。回路パターン12A〜12Fが形成された電気絶縁部材11の両面にはRCC(Resin Coated Copper)層31A及び31Bが形成されており、更に、それらの表面に回路パターン12G〜12Jが形成されている。
【0034】
図示の例では、回路パターン12Eは回路パターン12Bの位置に合致して下方に形成されており、回路パターン12Gは回路パターン12Aの位置に合致して上方に、そして回路パターン12Jは回路パターン12Fの位置に合致して下方に形成されている。
【0035】
回路パターン12B及び12Eには両者にわたって貫通したバイアホール(スルーホール)13がインナーバイアホールとして形成されており、内部は銅メッキされていて、回路パターン12B及び12Eが電気的、機械的に接続されている。
【0036】
そして回路パターン12Gからその下方の回路パターン12Aの表面にわたって、その回路パターン12Aを底部とする有底バイアホール16Aが、そして回路パターン12Jからその上方の回路パターン12Fの表面にわたって、その回路パターン12Fを底部とする有底バイアホール16Bが形成されていて、それらの有底バイアホール16A、16Bの開口部16a、16b及びその周辺の前記回路パターン12G、12Jの一部分を除いて前記RCC層31Aの露出表面、回路パターン12Gの残部の表面及び12Hの表面に、そして前記RCC層31Bの露出表面、回路パターン12Iの表面及び12Jの残部の表面にそれぞれソルダーレジスト15が同一平面になるように被覆されていて、有底バイアホール16A及び16Bの小口径の開口部16a、16bを含むソルダーレジスト15の大口径の開口部15a、15bが形成されている。そしてこれら有底バイアホール16A、16B及びソルダーレジスト開口部16a、16bに導電ペースト14が埋め込まれている。
【0037】
かくして、この第2実施形態の電子回路基板10Bの4層ビルドアップ基板のような多層基板構造であっても、導電ペースト14が回路パターン12A及び12Jのそれぞれの側面12G1及び12J1のみならず、回路パターン12G及び12Jのバイアホール13の周辺部分の表面12G2及び12J2をも被覆しているため、両者が接している面積が広くなり、更に、導電ペースト14が有底バイアホール16A及び16Bの開口部16a、16bの周辺の回路パターン12G及び12Jの表面12G2及び12J2を抑える構造となるため、回路パターン12G及び12JはそれぞれRCC層31A及び31Bから容易に剥離せず、機械強度が増大した基板となる。
【0038】
前記の第1実施形態の電子回路基板では、予め、電気絶縁部材の表裏両面に銅箔が貼られている、いわゆる両面基板を基に回路パターンを形成する技術で説明したが、本発明においては、この技術のみに限定されるものではなく、例えば、第2実施形態の電子回路基板のように、薄膜形成技術を用いて電気絶縁部材やRCCの表面に回路パターンを直接形成する技術を用いてもよいことを付言しておく。
【0039】
【発明の効果】
以上の説明から明らかなように、本発明の電子回路基板10Aによれば、導電ペーストが回路パターン12A及び12Bの側面12A1及び12B1のみならず、バイアホール13の開口部13aの周辺に臨んでいる回路パターン12A及び12Bの表面12A2及び12B2をも被覆した構造となっているため、導電ペースト14と回路パターン12A及び12Bとの接触面積が極端に広くなり、それだけ電気抵抗を下げることができ、大電流を必要とする電子回路には好適な電子回路基板となる。
【0040】
更に、前記のように回路パターン12A及び12Bの表面12A2及び12B2にも導電ペースト14が被覆されていることから、機械強度は両者の接触面積に比例して大きくなり、従来技術の電子回路基板20に比し、機械強度が大きく向上し、電気絶縁部材11から回路パターン12A及び12Bが剥離することを防止できる。
【0041】
更にまた、前記機械強度の向上は、同時に、市場における長期の温度変化などにおいても良好な結果をもたらす。
【0042】
そして更にまた、本発明の製造方法によれば、既存の設備を用いて本発明の電子回路基板を容易に製作できるため、その電子回路基板の安価に製造することができる。
【0043】
以上のように、本発明は数々の優れた効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の2層電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図である。
【図2】図1に示した本発明の2層電子回路基板の製造方法を説明するための一部工程図である。
【図3】図2に示した製造工程に続く製造工程である。
【図4】本発明の第2実施形態の4層電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図である。
【図5】従来技術の電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図である。
【図6】図5に示した従来技術の電子回路基板の製造方法を説明するための工程図である。
【符号の説明】
10…本発明の一実施形態の電子回路基板、11…電気絶縁部材、12,12A,12B,12C,12D,12E,12F,12G,1H,12I…回路パターン、12A1,12B1,12G1,12J1…回路パターン12A,12B、12G、12Jの側面、12A2,12B2…バイアホール13の周辺の回路パターン12A及び12Bの表面、13…バイアホール、13a…バイアホール13の開口部、14…導電ペースト、15…ソルダーレジスト、15a…ソルダーレジスト15の開口部、16A,16B…有底バイアホール、16a,16b…有底バイアホール16A、16Bの開口部、31A,31B…RCC層、S…ステンシル、Sa…ステンシルSの開口部、SK…スキージ
【発明の属する技術分野】
本発明は、電子回路基板に関し、特に多層回路基板の各層に形成されている導電性回路パターンを接続する場合に用いられるバイアホールの構造に関するものである。
【0002】
【従来の技術】
近年の電子機器は益々小型化、薄型化、軽量化が計られており、その内部に実装される電子回路基板も小型化、薄型化、軽量化は元より高密度実装化が計られており、そのために基板が多層化されている。多層化構造の電子回路基板は各層に形成される導電性回路パターンを接続する必要があり、その場合には、電気絶縁部材を挟んで接続を必要とする所望の導電性回路パターンを一部重畳するように形成し、それらの導電性回路パターン及び電気絶縁部材を貫通するバイアホール(いわゆるスルーホール)を形成し、或いは必要に応じて一方の導電性回路パターンを底とするバイアホール(いわゆる有底バイアホール)を形成して、2以上の層の導電性回路パターンを接続する構造が採られている。
【0003】
本発明はこのような多層構造の電子回路基板のバイアホールの接続構造に関するものである。なお、本明細書においては、特に断らない限り、スルーホールも有底バイアホールも、単に「バイアホール」と記して説明する。
【0004】
先ず、図5及び図6を用いて従来の技術のバイアホールを備えた電子回路基板の構造及びその製造方法を説明する。
【0005】
図5は従来技術の電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図、そして図6は図5に示した従来技術の電子回路基板の製造方法を説明するための工程図である。
【0006】
図5において、符号20は従来技術の電子回路基板を指す。この電子回路基板20は基板状の電気絶縁部材21の両面に所望の導電性回路パターン(以下、「回路パターン」と記す)22が銅箔などで形成されており、その内の回路パターン22A、22B及び電気絶縁部材21を貫通するバイアホール23が形成されていて、そのバイアホール23の中に導電ペースト24を埋め込み、両面の導電性回路パターン22A及び22Bを電気的に接続する構造を採っている。そして両面の導電性回路パターン22などを保護するためにソルダーレジスト25で被覆されている。
【0007】
次に、図6を用いてこの電子回路基板20の製造方法を説明する。図6には、この電子回路基板20の主要な製造工程のみを示したが、先ず、図6Aに示したように、電気絶縁部材21の両面に銅箔31A、31Bが被覆されている基板30を用意し、所定の位置にドリルなどを使用して貫通したバイアホール23を形成する。
【0008】
次に、図6Bに示したように、バイアホール23に銀ペーストなどの導電ペースト24を図示していない印刷手段などによって埋め込む。
【0009】
そして、図6Cに示したように、図示していないが、銅箔31A、31B上に印刷、露光、現像などの工程を踏んだ通常の回路パターンの形成方法により電気絶縁部材21の両面にそれぞれ回路パターン22A及び22Bを形成し、そしてソルダーレジスト25を被覆することによって、前記電子回路基板20が得られる。
【0010】
【発明が解決しようとする課題】
しかし、この電子回路基板20、特に有機基板の両面に形成されている回路パターン22A及び22Bの厚みは12μmというような薄さであるため、図5Bに示したように、バイアホール23に埋め込んだ導電ペースト24が各回路パターン22A及び22Bに接触する側面部22a、22bの面積は極めて少ない。バイアホール23は前記のように電気絶縁部材21の表裏両面に形成されている回路パターン22A及び22Bを接続するためのものであるが、12μm程度の厚みでしか電気的に接触していないことから市場での長期にわたる温度変化などによってクラックが発生することがあり、そのために電気的に不良になるなどの信頼性の上で問題があった。
【0011】
また、これらの接触面積は機械強度に比例するため、落下試験などでも、このバイアホール23と両回路パターン22A及び22Bとの接続構造部分は不良になり易かった。
【0012】
更に、これらの接続構造部分の面積は非常に狭い面積であるため、電気抵抗が高く、大電流を必要とするような電子回路には不向きであった。
【0013】
本発明はこれらのような課題を解決しようとするものであって、バイアホールに埋め込まれた導電ペーストと回路パターンとの接続が強化された電子回路基板を得ることを目的とするものである。
【0014】
【課題を解決するための手段】
それ故、前記課題を解決するために、本発明の電子回路基板では、電気絶縁部材の表面に導電性回路パターンが形成されている電子回路基板において、前記電気絶縁部材及び前記導電性回路パターンを貫通するバイアホールが形成されており、そしてそのバイアホールに埋め込まれた導電ペーストの一部分が前記バイアホールの開口部周辺に存在する前記導電性回路パターンの一部分の表面をも被覆するように形成されていることを特徴とする。
【0015】
そして前記電子回路基板においては、更に、前記導電性回路パターンの一部分の表面を被覆している前記導電ペーストの表面と同一平面を形成する厚みのソルダーレジストで前記電気絶縁部材及び前記導電性回路パターンの残部の表面を被覆することが好ましい。
【0016】
また、本発明の電子回路基板の製造方法は、電気絶縁部材の表面に導電性回路パターンを形成する工程と、その導電性回路パターンの一部から前記電気絶縁部材の厚み方向にバイアホールを形成する工程と、そのバイアホールの開口部及びその周辺の前記導電性回路パターンを除いてソルダーレジストを前記電気絶縁部材及び前記導電性回路パターンの残部に被覆し、前記バイアホールの開口部を含むソルダーレジスト開口部を形成する工程と、前記バイアホール及び前記ソルダーレジスト開口部に導電ペーストを埋める工程とを含んでいる。
【0017】
従って、本発明の電子回路基板によれば、導電ペーストが導電性回路パターンに接している面積が広くなり、更に、機械強度が増大する。
【0018】
また、本発明の電子回路基板の製造方法を採れば、既存の設備を用いてバイアホールの開口部の径より大きい径でソルダーレジストの開口部を容易に形成でき、本発明の電子回路基板を容易に製造することができる。
【0019】
【発明の実施の形態】
以下、図1乃至図3を用いて、本発明の第1実施形態の電子回路基板及びその製造方法を説明する。
【0020】
図1は本発明の第1実施形態である2層電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図、図2は図1に示した本発明の電子回路基板の製造方法を説明するための一部工程図、図3は図2に示した製造工程に続く製造工程、そして図4は本発明の第2実施形態である4層電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図である。
【0021】
先ず、図1を用いて本発明の第1実施形態の電子回路基板を説明する。符号10Aは本発明の電子回路基板を指す。この電子回路基板10Aは、基板状の電気絶縁部材11の両面に所望の導電性回路パターン(以下、「回路パターン」と記す)12が銅箔などで形成されており、その内の電気絶縁部材11の両面に形成されている回路パターン12A、12Bにわたって貫通するバイアホール13が形成されている。
【0022】
そのバイアホール13の開口部13aに臨む周辺の前記回路パターン12A及び12Bの一部分12A1及び12B2を除いて、残部の回路パターン12、12A及び12B、そして電気絶縁部材11の表面がソルダーレジスト15で被覆されており、被覆されていない部分、即ち、そのバイアホール13の開口部13aの部分に、これより大きい口径のソルダーレジスト開口部15aが形成されている。
【0023】
そしてバイアホール13の中及びその開口部15aに導電ペースト14が埋め込まれ、更に、ソルダーレジスト開口部15aにも導電ペースト14を埋め込み、そしてソルダーレジスト開口部15aに存在する回路パターン12A及び12Bの表面12A2及び12B2を導電ペースト14で被覆して、導電ペースト14が両面の導電性回路パターン12A及び12Bに側面と上面とから電気的に接している構造のものである。
【0024】
本発明の電子回路基板10Aは、このような構造を採ったことにより、導電ペースト14が回路パターン12A及び12Bの側面12A1及び12B1のみならず、回路パターン12A及び12Bのバイアホール13の周辺部分の表面12A2及び12B2をも被覆されているため、両者が接している面積が広くなり、更に、導電ペースト14がバイアホール13の開口部13aの周辺の回路パターン12A及び12Bの表面12A2及び12B2を抑える構造であるため、回路パターン12A及び12Bは電気絶縁部材11から容易に剥離せず、機械強度が増大した基板となる。
【0025】
次に、図2及び図3を用いて、本発明の第1実施形態の電子回路基板の製造方法を説明する。
【0026】
先ず、図2Aに示した工程において、両面に銅箔が貼られた、いわゆる両面基板30を用意し、図示していない工程によって回路パターン12A及び12Bをを形成する。次いで電気絶縁部材11の両面に形成されている回路パターン12A及び12Bにわたってバイアホール13を形成する。
【0027】
続く図2Bに示した工程では、図示していな手段で、バイアホール13の開口部13aに臨む回路パターン12A及び12Bの表面12A2及び12B2を除いて回路パターン12、12A及び12Bの残部、そして電気絶縁部材11の表面に所定の厚みでソルダーレジスト15を被覆する。この結果、バイアホール13を中心にして、その開口部13aの径より遙かに径が大なるソルダーレジスト15の開口部15aが形成される。
【0028】
次に、図2Cに示したように、前記ソルダーレジスト15の開口部15aに相当する位置に開口部Saが開けられたステンシルSを、先ず、回路パターン22Aが形成されている基板30の表面に、前記バイアホール13及びソルダーレジスト15の開口部15aに前記開口部Saを合わせるようにしてあてがい、スキージSKを矢印の方向に移動させて銀ペーストのような導電ペースト14を刷り込み、バイアホール13及びソルダーレジスト15の開口部15aに埋め込む。
【0029】
次に、埋め込んだ導電ペースト14を加熱などの工程を経て硬化させた後、図3Aに示したように、前記基板30を反転し、回路パターン12B側のソルダーレジスト15の開口部15aに対応する位置に開口部Saが開けられたステンシルSを、その開口部Saを開口部15aに合わせてあてがい、スキージSKを矢印の方向に移動させて導電ペースト14をすり込む。その後、その導電ペースト14を加熱などの工程を経て硬化させる。かくして、同図B及び図1に示した本発明の第1実施形態の電子回路基板10Aを得ることができる。
【0030】
本発明の電子回路基板の製造方法は、以上説明したように、既存の設備を用いてバイアホール23の開口部13aの径より大きい径でソルダーレジスト15の開口部15aを容易に形成でき、従って、バイアホール13の開口部13aの周辺の回路パターン12A及び12Bの側面12A1及び12B1はもとより、それらの表面12A2及び12B2にも導電ペースト14で被覆した本発明の電子回路基板10Aを容易に製造することができる。
【0031】
次に、図4を用いて、本発明の第2実施形態の電子回路基板の構造を説明する。
【0032】
前記の第1実施形態の電子回路基板10Aでは、両面基板に貫通したバイアホール13を形成した例であったが、本発明は多層基板を用いた場合に形成されることがある有底バイアホールの場合にも適用することができる。その本発明の第2実施形態の電子回路基板10Bを4層ビルドアップ基板への応用例として図4に示した。なお、この電子回路基板10Bにおいて、第1実施形態の電子回路基板10Aの構成部分と同一の部分には同一の符号を付して説明する。
【0033】
この電子回路基板10Bの4層のビルドアップ基板30Aは一般的な製作方法で作成してよく、基板状の電気絶縁部材11の両面に所望の回路パターン12A、12B、12C及び12D、12E、12Fがインナーパターンとして形成されている。回路パターン12A〜12Fが形成された電気絶縁部材11の両面にはRCC(Resin Coated Copper)層31A及び31Bが形成されており、更に、それらの表面に回路パターン12G〜12Jが形成されている。
【0034】
図示の例では、回路パターン12Eは回路パターン12Bの位置に合致して下方に形成されており、回路パターン12Gは回路パターン12Aの位置に合致して上方に、そして回路パターン12Jは回路パターン12Fの位置に合致して下方に形成されている。
【0035】
回路パターン12B及び12Eには両者にわたって貫通したバイアホール(スルーホール)13がインナーバイアホールとして形成されており、内部は銅メッキされていて、回路パターン12B及び12Eが電気的、機械的に接続されている。
【0036】
そして回路パターン12Gからその下方の回路パターン12Aの表面にわたって、その回路パターン12Aを底部とする有底バイアホール16Aが、そして回路パターン12Jからその上方の回路パターン12Fの表面にわたって、その回路パターン12Fを底部とする有底バイアホール16Bが形成されていて、それらの有底バイアホール16A、16Bの開口部16a、16b及びその周辺の前記回路パターン12G、12Jの一部分を除いて前記RCC層31Aの露出表面、回路パターン12Gの残部の表面及び12Hの表面に、そして前記RCC層31Bの露出表面、回路パターン12Iの表面及び12Jの残部の表面にそれぞれソルダーレジスト15が同一平面になるように被覆されていて、有底バイアホール16A及び16Bの小口径の開口部16a、16bを含むソルダーレジスト15の大口径の開口部15a、15bが形成されている。そしてこれら有底バイアホール16A、16B及びソルダーレジスト開口部16a、16bに導電ペースト14が埋め込まれている。
【0037】
かくして、この第2実施形態の電子回路基板10Bの4層ビルドアップ基板のような多層基板構造であっても、導電ペースト14が回路パターン12A及び12Jのそれぞれの側面12G1及び12J1のみならず、回路パターン12G及び12Jのバイアホール13の周辺部分の表面12G2及び12J2をも被覆しているため、両者が接している面積が広くなり、更に、導電ペースト14が有底バイアホール16A及び16Bの開口部16a、16bの周辺の回路パターン12G及び12Jの表面12G2及び12J2を抑える構造となるため、回路パターン12G及び12JはそれぞれRCC層31A及び31Bから容易に剥離せず、機械強度が増大した基板となる。
【0038】
前記の第1実施形態の電子回路基板では、予め、電気絶縁部材の表裏両面に銅箔が貼られている、いわゆる両面基板を基に回路パターンを形成する技術で説明したが、本発明においては、この技術のみに限定されるものではなく、例えば、第2実施形態の電子回路基板のように、薄膜形成技術を用いて電気絶縁部材やRCCの表面に回路パターンを直接形成する技術を用いてもよいことを付言しておく。
【0039】
【発明の効果】
以上の説明から明らかなように、本発明の電子回路基板10Aによれば、導電ペーストが回路パターン12A及び12Bの側面12A1及び12B1のみならず、バイアホール13の開口部13aの周辺に臨んでいる回路パターン12A及び12Bの表面12A2及び12B2をも被覆した構造となっているため、導電ペースト14と回路パターン12A及び12Bとの接触面積が極端に広くなり、それだけ電気抵抗を下げることができ、大電流を必要とする電子回路には好適な電子回路基板となる。
【0040】
更に、前記のように回路パターン12A及び12Bの表面12A2及び12B2にも導電ペースト14が被覆されていることから、機械強度は両者の接触面積に比例して大きくなり、従来技術の電子回路基板20に比し、機械強度が大きく向上し、電気絶縁部材11から回路パターン12A及び12Bが剥離することを防止できる。
【0041】
更にまた、前記機械強度の向上は、同時に、市場における長期の温度変化などにおいても良好な結果をもたらす。
【0042】
そして更にまた、本発明の製造方法によれば、既存の設備を用いて本発明の電子回路基板を容易に製作できるため、その電子回路基板の安価に製造することができる。
【0043】
以上のように、本発明は数々の優れた効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の2層電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図である。
【図2】図1に示した本発明の2層電子回路基板の製造方法を説明するための一部工程図である。
【図3】図2に示した製造工程に続く製造工程である。
【図4】本発明の第2実施形態の4層電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図である。
【図5】従来技術の電子回路基板の構造を示していて、同図Aはその一部断面図、同図Bは同図Aのバイアホール部の拡大図である。
【図6】図5に示した従来技術の電子回路基板の製造方法を説明するための工程図である。
【符号の説明】
10…本発明の一実施形態の電子回路基板、11…電気絶縁部材、12,12A,12B,12C,12D,12E,12F,12G,1H,12I…回路パターン、12A1,12B1,12G1,12J1…回路パターン12A,12B、12G、12Jの側面、12A2,12B2…バイアホール13の周辺の回路パターン12A及び12Bの表面、13…バイアホール、13a…バイアホール13の開口部、14…導電ペースト、15…ソルダーレジスト、15a…ソルダーレジスト15の開口部、16A,16B…有底バイアホール、16a,16b…有底バイアホール16A、16Bの開口部、31A,31B…RCC層、S…ステンシル、Sa…ステンシルSの開口部、SK…スキージ
Claims (3)
- 電気絶縁部材の表面に導電性回路パターンが形成されている電子回路基板において、
前記電気絶縁部材及び前記導電性回路パターンを貫通するバイアホールが形成されており、
そして該バイアホールに埋め込まれた導電ペーストの一部分が前記バイアホールの開口部周辺に存在する前記導電性回路パターンの一部分の表面をも被覆するように形成されている
ことを特徴とする電子回路基板。 - 前記導電性回路パターンの一部分の表面を被覆している前記導電ペーストの表面と同一平面を形成する厚みのソルダーレジストが前記電気絶縁部材及び前記導電性回路パターンの残部の表面に被覆されていることを特徴とする請求項1に記載の電子回路基板。
- 電気絶縁部材の表面に導電性回路パターンを形成する工程と、該導電性回路パターンの一部から前記電気絶縁部材の厚み方向にバイアホールを形成する工程と、
該バイアホールの開口部及びその周辺の前記導電性回路パターンを除いてソルダーレジストを前記電気絶縁部材及び前記導電性回路パターンの残部に被覆し、前記バイアホールの開口部を含むソルダーレジスト開口部を形成する工程と、
前記バイアホール及び前記ソルダーレジスト開口部に導電ペーストを埋める工程と
を含む電子回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003050128A JP2004260018A (ja) | 2003-02-26 | 2003-02-26 | 電子回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003050128A JP2004260018A (ja) | 2003-02-26 | 2003-02-26 | 電子回路基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004260018A true JP2004260018A (ja) | 2004-09-16 |
Family
ID=33115623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003050128A Pending JP2004260018A (ja) | 2003-02-26 | 2003-02-26 | 電子回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004260018A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100887134B1 (ko) * | 2007-08-27 | 2009-03-04 | 삼성전기주식회사 | 페이스트를 이용한 인쇄회로기판의 제조 방법 및 이에 따라제조된 인쇄회로기판 |
-
2003
- 2003-02-26 JP JP2003050128A patent/JP2004260018A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100887134B1 (ko) * | 2007-08-27 | 2009-03-04 | 삼성전기주식회사 | 페이스트를 이용한 인쇄회로기판의 제조 방법 및 이에 따라제조된 인쇄회로기판 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5997260B2 (ja) | 印刷回路基板及びその製造方法 | |
US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
JP5566771B2 (ja) | 多層配線基板 | |
JP2007184568A (ja) | 回路基板の製造方法 | |
JP2002100875A (ja) | プリント配線板およびコンデンサ | |
JP4497548B2 (ja) | 配線基板 | |
JP2002324958A (ja) | プリント配線板と、その製造方法 | |
KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
JPH10284841A (ja) | 多層プリント配線板の製造方法 | |
KR20160019297A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100783462B1 (ko) | 전자 소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR101154739B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2010016061A (ja) | プリント配線板およびその製造方法 | |
JP2004260018A (ja) | 電子回路基板及びその製造方法 | |
JP2001156453A (ja) | プリント配線板における埋め込みヴィアの形成方法 | |
JP2004158703A (ja) | プリント配線板とその製造方法 | |
JP2001144442A (ja) | 積層配線板 | |
JP2004134467A (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
KR101294509B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2000151107A (ja) | 多層プリント配線板及びその製造方法 | |
JP4019717B2 (ja) | 部品内蔵多層配線モジュール基板及びその製造方法 | |
KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
JPH04188689A (ja) | プリント配線板 | |
JPH0864966A (ja) | 多層プリント基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080305 |