KR101154739B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 이 기판은 개구부를 포함하는 절연 기판, 상기 절연 기판의 개구부의 측벽에 형성되어 있는 제1 회로 패턴, 상기 개구부의 측벽 위의 제1 회로 패턴 위에 도포되어 있는 전도성 페이스트, 상기 개구부에 실장되며, 상기 전도성 페이스트에 의해 상기 개구부의 측면에서 전기적으로 도통하는 전자 소자, 그리고 상기 전자 소자 및 상기 절연 기판을 덮으며 형성되어 있는 절연층을 포함한다. 따라서, 전자 소자와 외부 회로와의 도통을 전자 소자의 측면을 통해서 수행하므로 전자 소자의 상부 또는 하부에 외부 회로와의 연결을 위한 비아를 형성할 필요 없어 인쇄회로기판의 두께를 줄일 수 있다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.

최근에는 각 부품을 인쇄회로기판 내에 매립하여 실장하는 임베디드(embedded) 인쇄회로기판이 제공되고 있다.

도 1은 일반적인 임베디드 인쇄회로기판을 도시한 것이다.

도 1을 참고하면, 일반적인 임베디드 인쇄회로기판(10)은 복수의 절연층(1) 사이에 전자 소자(5)가 매립되어 있으며, 복수의 절연층(1) 사이를 도통하는 매립 회로 패턴(2) 및 서로 다른 층의 회로를 연결하는 쓰루홀 등이 형성되어 있다.

상기 매립되어 있는 전자 소자(5)는 전자 소자(5)의 아래로 솔더 또는 버퍼(6)가 형성되며, 상기 솔더 또는 버퍼(6) 아래에 외부 회로 패턴(9)과 연결하기 위한 패드(7)를 포함하고, 상기 패드(7)와 외부 회로 패턴(9)을 연결하는 비아(8)가 형성되어 있다.

이와 같이 전자 소자(5)를 하면 또는 상면을 통해 외부의 회로 패턴(9)과 도통하는 경우, 도통을 위한 비아(8)를 형성하기 위한 절연층(1) 및 회로 패턴층을 상기 전자 소자(5)의 상부 또는 하부에 형성하여야 하므로 인쇄회로기판(10)의 두께가 두꺼워진다.

실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.

실시예는 임베디드 인쇄회로기판의 두께를 줄일 수 있는 인쇄회로기판 및 그의 제조 방법을 제공한다.

실시예는 개구부를 포함하는 절연 기판, 상기 절연 기판의 개구부의 측벽에 형성되어 있는 제1 회로 패턴, 상기 개구부의 측벽 위의 제1 회로 패턴 위에 도포되어 있는 전도성 페이스트, 상기 개구부에 실장되며, 상기 전도성 페이스트에 의해 상기 개구부의 측면에서 전기적으로 도통하는 전자 소자, 그리고 상기 전자 소자 및 상기 절연 기판을 덮으며 형성되어 있는 절연층을 포함한다.

한편, 실시예에 따른 인쇄회로기판의 제조 방법은 절연 기판에 전자 소자를 실장하기 위한 개구부를 형성하는 단계, 상기 개구부의 측면을 둘러쌓는 제1 금속층을 형성하는 단계, 상기 제1 금속층을 식각하여 제1 회로 패턴을 형성하는 단계, 상기 개구부의 하면을 덮도록 지지층을 형성하는 단계, 상기 개구부의 측면에 전도성 페이스트를 도포하는 단계, 그리고 상기 개구부에 상기 전자 소자를 실장하는 단계를 포함한다.

본 발명에 따르면, 전자 소자와 외부 회로와의 도통을 전자 소자의 측면을 통해서 수행하므로 전자 소자의 상부 또는 하부에 외부 회로와의 연결을 위한 비아를 형성할 필요 없어 인쇄회로기판의 두께를 줄일 수 있다. 또한, 상기 전자 소자의 하부에 솔더 등의 페이스트가 형성되지 않아 전자 소자가 수평을 유지하며 배치될 수 있어 동작 안정성이 확보된다.

도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 14는 본 발명의 실시예에 따른 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

본 발명은 전자 소자(200)를 매립 실장하는 임베디드 인쇄회로기판에 있어서, 전자 소자(200)와 회로 패턴 사이의 도통을 전자 소자(200)의 측면을 통하여 수행함으로써 두께를 줄일 수 있는 인쇄회로기판을 제시한다.

이하에서는 도 2 내지 도 14를 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다.

도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위/아래에 형성되는 제1 회로 패턴(130), 절연층(160), 복수의 제2 회로 패턴(170) 및 커버 레이(180)를 포함하며, 인쇄회로기판 내에 매립되어 있는 복수의 전자 소자(200)를 포함한다.

상기 절연 플레이트(110)는 코어 절연층으로서, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

상기 절연 플레이트(110) 위에 기저회로패턴으로서, 복수의 제1 회로 패턴(130)이 형성되어 있다.

제1 회로 패턴(130)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 도 2와 같이 하부에 씨드층인 금속층(120)을 포함하며, 금속층(120) 위에 도금함으로써 형성할 수도 있다.

한편, 상기 절연 플레이트(110)에는 외부의 소자를 도통하기 위한 쓰루홀(115)이 형성될 수 있으며, 전자 소자(200)를 매립하기 위한 개구부(111)가 형성되어 있다. 상기 쓰루홀(115) 및 상기 개구부(111)의 측벽에 제1 회로 패턴(130)이 형성되어 있다.

상기 개구부(111)의 측벽에는 전자 소자(200)를 실장하기 위한 전도성 페이스트(150)가 도포되어 있으며, 상기 전도성 페이스트(150)에 의해 상기 개구부(111)와 도통되도록 상기 전자 소자(200)가 실장되어 있다.

이때, 상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 일 수 있다. 상기 전자 소자(200)는 상기 전도성 페이스트(150)에 의해 상기 개구부(111)의 측벽에 형성되어 있는 제1 회로 패턴(130)과 전기적으로 도통되도록 측면에 단자를 가진다.

한편, 상기 절연 플레이트(110) 위에 상기 제1 회로 패턴(130)을 매립하며 절연층(160)이 형성되어 있다.

상기 절연층(160)은 수지물에 고형 성분이 함침되어 있는 유리 섬유강화 수지물일 수 있으며, 수지물로 에폭시 수지 또는 폴리 이미드계 수지를 포함할 수도 있다.

상기 절연층(160)은 상기 쓰루홀(115)의 내부 및 상기 제1 회로 패턴(130) 사이를 매립하며 형성됨으로써 제1 회로 패턴(130)과 이웃한 회로 패턴(130) 사이를 전기적으로 절연한다.

상기 절연층(160) 위/아래에는 제2 회로 패턴(170)이 형성되어 있다.

제2 회로 패턴(170)은 가장 바깥쪽에 형성되는 회로 패턴으로서, 커버 레이(180)에 의해 외부로부터 보호된다.

상기 커버 레이(180)는 드라이 필름이나 일반적인 솔더 레지스트로 형성할 수 있다.

이때, 상기 제2 회로 패턴(170) 중 일부(173)는 절연층(160) 내에 형성되는 비아(176)에 의해 제1 회로 패턴(130)과 전기적으로 도통될 수 있다.

상기 제1 회로 패턴(130), 제2 회로 패턴(170) 및 비아(176)는 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 씨드층 위에 도금을 수행함으로써 형성될 수 있다.

이상에서는 회로 패턴이 2개의 층으로 형성되는 것으로 설명하였으나, 이와 달리 복수의 층으로 형성되어 있을 수 있으며, 회로 패턴이 적어도 3개의 층으로 형성되는 경우, 제1 회로 패턴(130)은 절연 플레이트(110)와 가장 근접하여 형성되는 회로 패턴으로 정의하고, 제2 회로 패턴(170)은 인쇄회로기판의 가장 바깥쪽 회로 패턴으로 정의한다.

상기와 같이, 전자 소자(200)를 인쇄회로기판(100) 내부에 매립하면서, 전자 소자(200)의 측면에서 전기적으로 도통하여 도통을 위한 패드 및 비아 형성으로 두께가 증가하는 것을 방지함으로써 박형의 인쇄회로기판(100)을 제공할 수 있다.

이하에서는 도 3 내지 도 14를 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.

도 3 내지 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.

먼저, 절연 플레이트(110)를 준비한다.

상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

상기 절연 플레이트(110) 위/아래에는 도 3과 같이 금속층(120)이 형성되어 있다.

상기 금속층(120)은 상기 절연 플레이트(110)의 위/아래에 비전해도금을 수행하여 형성할 수 있으며, 이와 달리 CCL(copper clad laminate)를 사용할 수 있다.

상기 금속층(120)을 비전해도금하여 형성하는 경우, 상기 절연 플레이트(110)의 상하면에 조도를 부여하여 도금이 원활히 수행되도록 할 수 있다.

다음으로, 상기 금속층(120) 및 상기 절연 플레이트(110)에 도 4의 쓰루홀(115) 및 상기 전자 소자(200)가 실장될 개구부(111)를 형성한다.

상기 쓰루홀(115)과 상기 개구부(111)를 형성하는 공정은 물리적인 드릴 공정으로 수행할 수 있으며, 이와 달리 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 쓰루홀(115) 및 개구부(111)를 형성하는 경우, YAG 레이저 또는 CO2 레이저를 사용하여 금속층(120) 및 절연 플레이트(110)를 각각 개방할 수 있다.

다음으로, 도 5와 같이 금속층(120)을 씨드층으로 전해도금을 수행하여 도금층(130)을 형성한다.

상기 도금층(130)은 상기 쓰루홀(115) 및 상기 개구부(111)의 측벽에까지 확장되어 형성되며, 상기 전해 도금을 원활히 수행하도록 상기 도금 전에 상기 절연 플레이트(110)의 스미어를 제거하기 위한 디스미어 공정을 수행할 수 있다.

다음으로, 상기 도금층(130) 및 하부의 금속층(120)을 식각하여 도 6의 제1 회로 패턴(130)(동일한 층으로 형성되어 있으므로 도금층과 제1 회로 패턴의 도면 부호를 동일하게 사용함)을 형성한다.

다음으로 도 7과 같이 제1 회로 패턴(130) 하부에 지지층(140)을 형성한다.

상기 지지층(140)은 드라이 필름 등의 이형 필름으로 형성할 수 있으며, 상기 쓰루홀(115) 및 상기 개구부(111)의 하부에 형성되어 쓰루홀(115) 및 개구부(111)에 수용 영역을 정의한다.

다음으로, 도 8과 같이 상기 개구부(111)의 측면으로 전도성 페이스트(150)를 도포한다.

상기 전도성 페이스트(150)는 전자 소자(200)를 부착하기 위한 솔더 페이스트일 수 있으며, 금속 파우더를 포함하여 전도성을 확보할 수 있다.

상기 전도성 페이스트(150)는 상기 개구부(111)의 측벽 및 상기 개구부(111)의 측벽으로부터 연장되어 상기 제1 회로 패턴(130) 일부의 위에까지 도포될 수 있다.

다음으로 도 9와 같이 상기 개구부(111)에 전자 소자(200)를 실장한다.

상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어, 저항, 인덕터 또는 캐패시터일 수 있으며, 단자가 상기 개구부(111)의 측벽과 접촉하도록 형성될 수 있다.

상기 전자 소자(200)를 상기 개구부(111)에 밀어 넣음으로써 상기 전자 소자(200)의 실장과 상기 전자 소자(200)의 도통이 동시에 진행되며, 상기 전자 소자(200)는 하부의 지지층(140)에 의해 정의되어 있는 개구부(111)의 영역에 위치한다.

이때, 전자 소자(200) 하부에 실장을 위한 페이스트(150)가 형성되지 않으므로 전자 소자(200)가 수평을 이루며 실장될 수 있다.

다음으로 도 10과 같이 지지층(140)인 필름을 박리한다.

상기 지지층(140)이 박리되면, 상기 제1 회로 패턴(130) 위/아래에 절연층(160)을 형성한다.

상기 절연층(160)은 반경화된 수지를 상기 제1 회로 패턴(130)의 위/아래에 도포하고 경화함으로써 형성할 수 있다.

이때, 상기 절연층(160)의 위/아래에는 동박층(175)이 더 형성된다.

상기 동박층(175)은 금속층(120)과 같이 도금하여 형성하거나 금속층을 상기 절연층(160) 위에 라미네이팅하여 형성할 수 있다.

다음으로 상기 절연층(160)에 비아홀(165)을 형성하여 제1 회로 패턴(130)을 노출하고, 상기 비아홀(165)을 매립하는 비아(176)를 형성한다.

이때, 비아(176)의 형성은 상기 동박층(175)과 절연층(160)을 관통하는 비아홀(165)을 형성하고, 상기 비아홀(165)을 매립하도록 도금함으로서 형성될 수 있으며, 상기 비아홀(165)을 매립하는 금속 페이스트를 도포함으로써 형성할 수도 있다.

다음으로, 도 13과 같이 동박층(175)을 패터닝하여 제2 회로 패턴(170)을 형성한다.

이때, 상기 비아(176) 위에 패드부(173)를 함께 형성할 수 있다.

마지막으로, 상기 패드부(173)를 노출하며 상기 제2 회로 패턴(170)을 매립하는 커버 레이(180)를 부착함으로써 임베디드 인쇄회로기판을 완성한다.

이와 같이 상기 전자 소자(200)를 매립하는 임베디드 인쇄회로기판(100)에서 측면에 전도성 페이스트(150)를 도포하여 전기적으로 도통함으로써 전자 소자(200)가 기울어지지 않고 수평을 유지할 수 있으며, 상기 전자 소자(200)와의 도통을 위한 비아 및 패드를 형성하는 절연층 및 회로층을 형성하지 않음으로써 인쇄회로기판의 두께를 얇게 형성할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

인쇄회로기판 100
절연 플레이트 110
제1 회로 패턴130
제2 회로 패턴170
전자 소자 200

Claims (13)

1. 개구부를 포함하는 절연 기판,
   상기 절연 기판의 개구부의 측벽에 형성되어 있는 제1 회로 패턴
   상기 개구부의 측벽 위의 제1 회로 패턴 위에 도포되어 있는 전도성 페이스트,
   상기 개구부에 실장되며, 상기 전도성 페이스트에 의해 상기 개구부의 측면에서 전기적으로 도통하는 전자 소자, 그리고
   상기 전자 소자 및 상기 절연 기판을 덮으며 형성되어 있는 절연층
   을 포함하는 인쇄회로기판.
2. 제1항에 있어서,
   상기 제1 회로 패턴은 상기 절연 기판의 상부 또는 하부에 형성되어 있는 인쇄회로기판.
3. 제1항에 있어서,
   상기 전자 소자는 수동 소자인 인쇄회로기판.
4. 제1항에 있어서,
   상기 인쇄회로기판은 상기 절연층 위에 형성되어 있는 제2 회로 패턴을 더 포함하는 인쇄회로기판.
5. 제4항에 있어서,
   상기 절연층 내에 상기 제1 회로 패턴과 상기 제2 회로 패턴을 전기적으로 연결하는 비아를 더 포함하는 인쇄회로기판.
6. 제1항에 있어서,
   상기 전도성 페이스트는 상기 절연 기판 위의 상기 제1 회로 패턴까지 연장되어 도포되어 있는 인쇄회로기판.
7. 절연 기판에 전자 소자를 실장하기 위한 개구부를 형성하는 단계,
   상기 개구부의 측면을 둘러쌓는 제1 금속층을 형성하는 단계,
   상기 제1 금속층을 식각하여 제1 회로 패턴을 형성하는 단계,
   상기 개구부의 하면을 덮도록 지지층을 형성하는 단계,
   상기 개구부의 측면에 전도성 페이스트를 도포하는 단계, 그리고
   상기 개구부에 상기 전자 소자를 실장하는 단계를 포함하는
   인쇄회로기판의 제조 방법.
8. 제7항에 있어서,
   상기 제1 금속층을 형성하는 단계는
   절연 기판 위에 씨드층을 형성하는 단계, 그리고
   상기 씨드층 위에 전해도금하여 상기 제1 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
9. 제7항에 있어서,
   상기 전자 소자를 실장하는 단계는,
   상기 개구부의 측면에서 상기 전도성 페이스트에 의해 상기 제1 회로 패턴과 상기 전자 소자가 전기적으로 도통되도록 실장하는 인쇄회로기판의 제조 방법.
10. 제7항에 있어서,
    상기 전자 소자는 수동 소자인 인쇄회로기판의 제조 방법.
11. 제7항에 있어서,
    상기 전자 소자를 실장 후 상기 지지층을 박리하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
12. 제11항에 있어서,
    상기 지지층을 박리 후,
    상기 전자 소자의 상부 및 하부에 상기 전자 소자를 매립하도록 절연층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
13. 제12항에 있어서,
    상기 절연층 위에 상기 제1 회로 패턴과 전기적으로 연결되는 제2 회로 패턴을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
    
    

Images