JP2004248000A - デジタル水平同期信号分離回路 - Google Patents
デジタル水平同期信号分離回路 Download PDFInfo
- Publication number
- JP2004248000A JP2004248000A JP2003036224A JP2003036224A JP2004248000A JP 2004248000 A JP2004248000 A JP 2004248000A JP 2003036224 A JP2003036224 A JP 2003036224A JP 2003036224 A JP2003036224 A JP 2003036224A JP 2004248000 A JP2004248000 A JP 2004248000A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- horizontal
- synchronizing signal
- horizontal synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Abstract
【課題】スパイク状ノイズ、ゴーストノイズなどによる誤動作が殆ど生じず、確実に同期分離ができる水平同期信号分離回路を提供することを目的とする。
【解決手段】同期信号分離回路6から出力される水平同期信号に基づいて、水平ブランキング期間内に収まり、かつ、水平同期信号を内包するゲートパルスを生成するゲートパルス生成手段12と、このゲートパルスの範囲内に存在するデジタル輝度信号のデータの累積加算平均値を前記同期信号分離回路6のスライスレベルとして生成する累積加算平均化型スライスレベル生成手段11を備える。
【選択図】 図1
【解決手段】同期信号分離回路6から出力される水平同期信号に基づいて、水平ブランキング期間内に収まり、かつ、水平同期信号を内包するゲートパルスを生成するゲートパルス生成手段12と、このゲートパルスの範囲内に存在するデジタル輝度信号のデータの累積加算平均値を前記同期信号分離回路6のスライスレベルとして生成する累積加算平均化型スライスレベル生成手段11を備える。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、デジタル映像信号より水平同期信号を分離する水平同期信号分離回路に関するものである。
【0002】
【従来の技術】
近年、テレビジョン受像機においてデジタル化が進んでいる。映像信号のデジタル化処理が盛んになるのに伴い、それに必要な水平同期信号分離回路のデジタル化処理についても提案されている。従来のデジタル水平同期信号分離回路では、同期信号が得られた場合(同期状態)には同期信号分離のためのスライスレベル(同期信号検出レベル)をデジタル化された映像信号のシンクチップレベル(1水平周期期間の最小値)とペデスタルレベルの中間レベルに設定し、同期信号が得られない場合(非同期状態)には固定値を選択するようにしている。(例えば、特許文献1参照)
【0003】
図4は、例えば特許文献1に示された従来のデジタル水平同期信号分離回路の構成を示すブロック図である。図において、入力された映像信号、例えばコンポジットビデオ信号(以下、ビデオ信号と略す)はクランプ回路1に入力され規定レベルにクランプされた後、A/Dコンバータ2(以下、ADC2と略す)によりデジタルビデオ信号に変換され、次いで低域通過フィルタ3(以下、LPF3と略す)によりノイズ成分やカラー信号成分など高域成成分が除去され、デジタル輝度信号が出力される。
【0004】
図5は、デジタル輝度信号の一例を示す図であり(説明のためアナログ的に表示)、水平ブランキング期間(以下、HBLK期間と略す)と映像表示期間の2つの領域があり、HBLK期間内に水平同期信号が存在する。デジタル輝度信号は、LPF3の働きによりカラーバースト信号が除去されていると共に、信号波形がなまっていることがわかる。水平同期信号の最低部がシンクチップレベルSCであり、デジタル輝度信号全体の中でも最低値であるため、これをミニマムレベルMと定義する。またHBLK期間内での最高値であり、水平同期信号の後に続く平坦部の値をペデスタルレベルPと定義する。
【0005】
前記デジタル輝度信号はミニマム検出回路4とペデスタル検出回路5に入力され、各々ミニマムレベルMとペデスタルレベルPが出力される。スライスレベル発生回路9では、前記ミニマムレベルMとペデスタルレベルPを入力として、例えば以下の式(1)によりスライスレベルS1が生成される。
S1=(P+M)/2 ・・・・・・(1)
【0006】
また、前記デジタル輝度信号は同期信号分離回路6に入力され、スライスレベルSとの大小比較が行われ、水平同期信号が出力される。
【0007】
前記水平同期信号は、例えば該水平同期信号が所定の時間幅を有しているか否かを監視する同期信号検出回路7に入力され、前記水平同期信号が正しく得られたものか否か(同期状態か非同期状態か)を示す同期検出信号が出力される。
【0008】
前記同期信号分離回路6のスライスレベルSは、スライスレベル切替回路10により、同期状態ではスライスレベルS1が、非同期状態ではスライスレベル規定値S0(ある固定値)が選択される。
【0009】
図6(a)及び(b)に、前記分離回路6の基本的な動作を示す。図6(a)に示すように、スライスレベルS1がペデスタルレベルPとミニマムレベルMより求められる。このスライスレベルS1に基づいて同期分離を実施すると、同図(b)に示すように正しい水平同期分離信号を得ることができる。
【0010】
【特許文献1】
特開平8−275026号公報(第3頁、第1図)
【0011】
【発明が解決しようとする課題】
しかしながら、従来のデジタル水平同期信号分離回路では、同期信号分離のためのスライスレベル(同期信号分離レベル)をデジタル化された映像信号の最低値とペデスタルレベルの中間レベルに設定しているので、特に水平ブランキング期間内にスパイク状ノイズ成分或いはゴーストノイズ成分など(以下、ノイズ成分と称す)が重畳されると、誤動作を起こしやすいという問題点があった。
【0012】
図6(c)、(d)にノイズ成分による同期分離の誤動作の様子を示す。同図(c)はビデオ信号に、スパイク状ノイズとゴーストノイズが重畳された場合のLPF3の出力(デジタル輝度信号)である。ミニマムレベルMがシンクチップレベルSCよりもかなり低いために、スライスレベルS1が低い値となり、結果として(d)に示すような誤った水平同期分離信号が生成される。
【0013】
また、耐ノイズ性を高めるためにLPF3の低域通過域を制限した場合には、水平同期信号部分のエッジのなまりが大きくなり、ジッタが起こりやすくなる。
【0014】
この発明は、上述のような課題を解消するためになされたもので、水平同期信号のレベルが不明であっても、また、水平同期信号のレベルが変動する場合であっても確実に同期分離が可能であることはもちろんのこと、更にスパイク状ノイズ、ゴーストノイズなどによる誤動作が殆ど生じず、確実に同期分離ができる水平同期信号分離回路を提供することを目的とする。
【0015】
【課題を解決するための手段】
この発明に係るデジタル水平同期信号分離回路は、水平同期分離信号の時間幅を検出することにより同期状態を検出する同期信号検出手段と、同期状態において、水平ブランキング期間内に収まり、かつ、水平同期信号を内包するゲートパルス(検出ウインドウ)を生成するゲートパルス生成手段と、前記ゲートパルスの範囲内に存在するデジタル輝度信号のデータの累積加算平均化により平均値を算出し、その平均値に基づき水平同期分離のためのスライスレベルを生成する累積加算平均化型スライスレベル生成手段とを備えたものである。
【0016】
上記のように構成したデジタル水平同期信号分離回路によれば、ゲートパルス範囲内の多くのサンプリングデータの累積加算平均化を行うことにより水平同期分離のためのスライスレベルを導出しているため、一部のデータにノイズが混入しても前記スライスレベルはわずかしか変動しない。そのため、ノイズの影響を受け難い同期信号分離が実現できる。また累積加算平均化を用いているため、水平同期信号のレベルが不明であっても、また、水平同期信号のレベルが変動する場合であっても確実に同期分離が可能である。
【0017】
【発明の実施の形態】
実施の形態1.
図1はこの発明の実施の形態1であるデジタル水平同期信号分離回路の構成を示すブロック図である。同図において、入力されたビデオ信号はクランプ回路1に入力され規定レベルにクランプされた後、ADC2によりデジタルビデオ信号に変換され、次いでLPF3によりノイズ成分やカラーバースト成分など高域成分が除去されたデジタル輝度信号が出力される。このデジタル輝度信号は同期信号分離回路6と累積加算平均化型スライスレベル生成回路11に入力される。累積加算平均化型スライスレベル生成回路11においは、ゲートパルス生成回路12から出力されるゲートパルス期間において前記デジタル輝度信号の累積加算平均化演算を行い、その演算結果(平均値)スライスレベルS2を出力する。スライスレベル切替回路10は、初期状態や無信号状態においてはスライスレベル規定値S0をスライスレベルSとして同期信号分離回路6に出力する。同期信号分離回路6において、前記デジタル輝度信号と前記スライスレベルSが比較され、その結果水平同期信号が出力される。
【0018】
この水平同期信号は、同期信号検出回路7に入力され、所定の幅を持つか否かの判定が行われ、正常な水平同期信号が得られた同期状態か否かを示す同期検出信号がスライスレベル切替回路10に出力される。スライスレベル切替回路10は、正常な水平同期信号が検出されない初期状態や無信号状態の非同期状態においては、ある固定値のスライスレベル規定値S0を選択してスライスレベルSとして同期信号分離回路6に出力するが、正常な水平同期信号が検出される同期状態においては、累積加算平均化型スライスレベル生成回路11から出力されるスライスレベルS2を出力する。
【0019】
また、前記水平同期信号はゲートパルス生成回路12に入力され、水平ブランキング期間(HBLK期間)内で前記水平同期信号のほぼ2倍の幅をもつゲート信号がゲートパルス生成回路12から出力される。
【0020】
図2は、累積加算平均化型スライスレベル生成回路11の動作を説明するための図であり、NTSC標準信号の水平ブランキング期間(HBLK期間)を示している。図2(a)に示すように、デジタル輝度信号は一定のサンプルレート(例えば4fscクロック)でサンプルリングされたデータである。このサンプリングデータdata(i)を、以下の式(2)により始点Aから終点Bまで全て累積加算し、データ数(B−A+1)で除算し、その平均値SSUMを得る。
【数1】
この累積加算の演算範囲である始点A、終点Bを決めるのは図2(b)に示すゲートパルスであり、ゲートパルス生成回路12において生成される。
【0021】
図2(a)に示すようにNTSC標準信号の場合、HBLK期間は約10μsec、水平同期部分の幅WDは約5μsecである。従って、ゲートパルスの長さを、水平同期部分の幅WDのおよそ2倍に設定することで、累積加算平均化スライスレベルSSUMをペデスタルレベルPとシンクチップレベル(ミニマムレベルM)のほぼ中間点に設定することができる。もちろんゲートパルスは、HBLK期間内に収まることが必須である。図2(c)、(d)にスライスレベルとしてSSUMを用いた場合の同期分離の様子を示す。
【0022】
ゲートパルスの幅を約10μsecとして、4fsc=14.3MHzのクロックでサンプリングした場合、そのサンプル数は約140になる。従って、局所的にノイズやゴーストがビデオデータに存在したとしても、その影響は、はるかに小さくなると考えられる。その様子を図2(e)(f)に示すが、ノイズ成分が重畳されていても、SSUMの変動が少ないために誤動作していないことを示している。
【0023】
同期信号分離回路6は、デジタル輝度信号とスライスレベル切替回路10が出力するスライスレベルSとの大小比較を行うことにより同期分離を実施し、水平同期信号を出力する。この水平同期信号は、同期信号検出回路7に入力され、同期信号検出回路7により所定の幅を持つか否かの判定が行われ、同期状態か否かを示す同期検出信号がスライスレベル切替回路10に出力される。スライスレベル切替回路10においては、同期検出信号に基づいて、非同期状態にはある固定値のスライスレベル規定値S0が、同期状態には累積加算平均化型スライスレベル生成回路11から出力されるスライスレベルS2が選択されスライスレベルSとして同期信号分離回路6に出力される。
【0024】
以上のように構成されたデジタル水平同期信号分離回路によれば、HBLK期間内にある前記水平同期信号のほぼ2倍の幅をもつゲート信号期間について、デジタル輝度信号の平均値を求め、同期信号を分離するためのスライスレベル(基準レベル)としたので、ノイズなどが存在してもスライスレベルはわずかしか変動しない。そのためノイズ耐性の良い同期信号分離が実現できる。
【0025】
また、非同期状態ではスライスレベルを固定値に設定し、同期信号の検出を容易にし、同期状態においてはHBLK期間内のデジタル輝度信号の平均値をスライスレベルとしたので、応答性とノイズ耐性の良い同期信号分離が実現できる。
【0026】
実施の形態2.
図3はこの発明の実施の形態2であるデジタル水平同期信号分離回路の構成を示すブロック図である。同図において、入力されたビデオ信号はクランプ回路1に入力され規定レベルにクランプされた後、ADC2によりデジタルビデオ信号に変換され、次いでLPF3によりノイズ成分やカラー信号成分など高域成分が除去され、デジタル輝度信号が出力される。このデジタル輝度信号は同期信号分離回路6と累積加算平均化型スライスレベル生成回路11に入力される。累積加算平均化型スライスレベル生成回路11においは、ゲートパルス生成回路12から出力されるゲートパルス期間において前記デジタル輝度信号の累積加算平均化演算が行われ、その演算結果SSUMがスライスレベルSとして同期信号分離回路6に出力される。同期信号分離回路6において、前記デジタル輝度信号と前記スライスレベルSが比較され、その結果水平同期信号が出力される。
【0027】
この水平同期信号は、同期信号検出回路7に入力され、所定の幅を持つか否かの判定が行われ、同期状態か否かを示す同期検出信号が出力される。この同期検出信号は、ゲートパルス生成回路12に出力され、同期状態においては前記水平同期信号に基づいて生成したゲートパルスが、非同期状態においてはビデオ信号から一般的なアナログ方式により水平同期分離信号を生成するアナログ方式同期信号分離回路13により得られた水平同期信号に基づいて生成したゲートパルスが出力される。
【0028】
以上のように構成されたデジタル水平同期信号分離回路によれば、従来のアナログ同期分離方法が、初期状態・定常状態に関係なくある程度安定した同期分離を実現するため、アナログ水平同期信号分離回路とデジタル水平同期信号分離回路とを併用することにより、応答性とノイズ耐性の良い水平同期信号分離回路を単純な構成により実現することができる。
【0029】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【0030】
HBLK期間内にある前記水平同期信号のほぼ2倍の幅をもつゲート信号期間について、デジタル輝度信号の平均値を求め、同期信号を分離するためのスライスレベルとしたので、ノイズによるスライスレベルの変動が少なくなり、ノイズ耐性の良い水平同期信号分離回路が実現できる。
【0031】
また、非同期状態ではスライスレベルを固定値に設定し、同期信号の検出を容易にし、同期状態においてはHBLK期間内のデジタル輝度信号の平均値をスライスレベルとしたので、応答性とノイズ耐性の良い水平同期信号分離回路が実現できる。
【0032】
また、アナログ水平同期信号分離回路とデジタル水平同期信号分離回路とを併用することにより、応答性とノイズ耐性の良い水平同期信号分離回路の単純化を実現することができる。
【0033】
また、データの加算平均化を行ってスライスレベルを導出しているため、当然のことながら、水平同期信号のレベルが不明であっても、また、水平同期信号のレベルが変動する場合であっても確実に同期分離が可能である。
【図面の簡単な説明】
【図1】この発明の実施の形態1におけるデジタル水平同期信号分離回路の構成を示すブロック図である。
【図2】この発明の実施の形態1におけるデジタル水平同期信号分離回路の動作を説明する波形図である。
【図3】この発明の実施の形態2におけるデジタル水平同期信号分離回路の構成を示すブロック図である。
【図4】従来のデジタル水平同期信号分離回路の構成を示すブロック図である。
【図5】デジタル輝度信号の一例を示す波形図である。
【図6】従来のデジタル水平同期信号分離回路の動作を説明する波形図である。
【符号の説明】
1 クランプ回路、2 A/Dコンバータ(ADC)、3 ローパスフィルタ(LPF)、6 同期信号分離回路、7 同期信号検出回路、10 スライスレベル切り替え回路、11 累積加算平均化型スライスレベル生成回路、12 ゲートパルス生成回路、13 アナログ方式同期信号分離回路。
【発明の属する技術分野】
本発明は、デジタル映像信号より水平同期信号を分離する水平同期信号分離回路に関するものである。
【0002】
【従来の技術】
近年、テレビジョン受像機においてデジタル化が進んでいる。映像信号のデジタル化処理が盛んになるのに伴い、それに必要な水平同期信号分離回路のデジタル化処理についても提案されている。従来のデジタル水平同期信号分離回路では、同期信号が得られた場合(同期状態)には同期信号分離のためのスライスレベル(同期信号検出レベル)をデジタル化された映像信号のシンクチップレベル(1水平周期期間の最小値)とペデスタルレベルの中間レベルに設定し、同期信号が得られない場合(非同期状態)には固定値を選択するようにしている。(例えば、特許文献1参照)
【0003】
図4は、例えば特許文献1に示された従来のデジタル水平同期信号分離回路の構成を示すブロック図である。図において、入力された映像信号、例えばコンポジットビデオ信号(以下、ビデオ信号と略す)はクランプ回路1に入力され規定レベルにクランプされた後、A/Dコンバータ2(以下、ADC2と略す)によりデジタルビデオ信号に変換され、次いで低域通過フィルタ3(以下、LPF3と略す)によりノイズ成分やカラー信号成分など高域成成分が除去され、デジタル輝度信号が出力される。
【0004】
図5は、デジタル輝度信号の一例を示す図であり(説明のためアナログ的に表示)、水平ブランキング期間(以下、HBLK期間と略す)と映像表示期間の2つの領域があり、HBLK期間内に水平同期信号が存在する。デジタル輝度信号は、LPF3の働きによりカラーバースト信号が除去されていると共に、信号波形がなまっていることがわかる。水平同期信号の最低部がシンクチップレベルSCであり、デジタル輝度信号全体の中でも最低値であるため、これをミニマムレベルMと定義する。またHBLK期間内での最高値であり、水平同期信号の後に続く平坦部の値をペデスタルレベルPと定義する。
【0005】
前記デジタル輝度信号はミニマム検出回路4とペデスタル検出回路5に入力され、各々ミニマムレベルMとペデスタルレベルPが出力される。スライスレベル発生回路9では、前記ミニマムレベルMとペデスタルレベルPを入力として、例えば以下の式(1)によりスライスレベルS1が生成される。
S1=(P+M)/2 ・・・・・・(1)
【0006】
また、前記デジタル輝度信号は同期信号分離回路6に入力され、スライスレベルSとの大小比較が行われ、水平同期信号が出力される。
【0007】
前記水平同期信号は、例えば該水平同期信号が所定の時間幅を有しているか否かを監視する同期信号検出回路7に入力され、前記水平同期信号が正しく得られたものか否か(同期状態か非同期状態か)を示す同期検出信号が出力される。
【0008】
前記同期信号分離回路6のスライスレベルSは、スライスレベル切替回路10により、同期状態ではスライスレベルS1が、非同期状態ではスライスレベル規定値S0(ある固定値)が選択される。
【0009】
図6(a)及び(b)に、前記分離回路6の基本的な動作を示す。図6(a)に示すように、スライスレベルS1がペデスタルレベルPとミニマムレベルMより求められる。このスライスレベルS1に基づいて同期分離を実施すると、同図(b)に示すように正しい水平同期分離信号を得ることができる。
【0010】
【特許文献1】
特開平8−275026号公報(第3頁、第1図)
【0011】
【発明が解決しようとする課題】
しかしながら、従来のデジタル水平同期信号分離回路では、同期信号分離のためのスライスレベル(同期信号分離レベル)をデジタル化された映像信号の最低値とペデスタルレベルの中間レベルに設定しているので、特に水平ブランキング期間内にスパイク状ノイズ成分或いはゴーストノイズ成分など(以下、ノイズ成分と称す)が重畳されると、誤動作を起こしやすいという問題点があった。
【0012】
図6(c)、(d)にノイズ成分による同期分離の誤動作の様子を示す。同図(c)はビデオ信号に、スパイク状ノイズとゴーストノイズが重畳された場合のLPF3の出力(デジタル輝度信号)である。ミニマムレベルMがシンクチップレベルSCよりもかなり低いために、スライスレベルS1が低い値となり、結果として(d)に示すような誤った水平同期分離信号が生成される。
【0013】
また、耐ノイズ性を高めるためにLPF3の低域通過域を制限した場合には、水平同期信号部分のエッジのなまりが大きくなり、ジッタが起こりやすくなる。
【0014】
この発明は、上述のような課題を解消するためになされたもので、水平同期信号のレベルが不明であっても、また、水平同期信号のレベルが変動する場合であっても確実に同期分離が可能であることはもちろんのこと、更にスパイク状ノイズ、ゴーストノイズなどによる誤動作が殆ど生じず、確実に同期分離ができる水平同期信号分離回路を提供することを目的とする。
【0015】
【課題を解決するための手段】
この発明に係るデジタル水平同期信号分離回路は、水平同期分離信号の時間幅を検出することにより同期状態を検出する同期信号検出手段と、同期状態において、水平ブランキング期間内に収まり、かつ、水平同期信号を内包するゲートパルス(検出ウインドウ)を生成するゲートパルス生成手段と、前記ゲートパルスの範囲内に存在するデジタル輝度信号のデータの累積加算平均化により平均値を算出し、その平均値に基づき水平同期分離のためのスライスレベルを生成する累積加算平均化型スライスレベル生成手段とを備えたものである。
【0016】
上記のように構成したデジタル水平同期信号分離回路によれば、ゲートパルス範囲内の多くのサンプリングデータの累積加算平均化を行うことにより水平同期分離のためのスライスレベルを導出しているため、一部のデータにノイズが混入しても前記スライスレベルはわずかしか変動しない。そのため、ノイズの影響を受け難い同期信号分離が実現できる。また累積加算平均化を用いているため、水平同期信号のレベルが不明であっても、また、水平同期信号のレベルが変動する場合であっても確実に同期分離が可能である。
【0017】
【発明の実施の形態】
実施の形態1.
図1はこの発明の実施の形態1であるデジタル水平同期信号分離回路の構成を示すブロック図である。同図において、入力されたビデオ信号はクランプ回路1に入力され規定レベルにクランプされた後、ADC2によりデジタルビデオ信号に変換され、次いでLPF3によりノイズ成分やカラーバースト成分など高域成分が除去されたデジタル輝度信号が出力される。このデジタル輝度信号は同期信号分離回路6と累積加算平均化型スライスレベル生成回路11に入力される。累積加算平均化型スライスレベル生成回路11においは、ゲートパルス生成回路12から出力されるゲートパルス期間において前記デジタル輝度信号の累積加算平均化演算を行い、その演算結果(平均値)スライスレベルS2を出力する。スライスレベル切替回路10は、初期状態や無信号状態においてはスライスレベル規定値S0をスライスレベルSとして同期信号分離回路6に出力する。同期信号分離回路6において、前記デジタル輝度信号と前記スライスレベルSが比較され、その結果水平同期信号が出力される。
【0018】
この水平同期信号は、同期信号検出回路7に入力され、所定の幅を持つか否かの判定が行われ、正常な水平同期信号が得られた同期状態か否かを示す同期検出信号がスライスレベル切替回路10に出力される。スライスレベル切替回路10は、正常な水平同期信号が検出されない初期状態や無信号状態の非同期状態においては、ある固定値のスライスレベル規定値S0を選択してスライスレベルSとして同期信号分離回路6に出力するが、正常な水平同期信号が検出される同期状態においては、累積加算平均化型スライスレベル生成回路11から出力されるスライスレベルS2を出力する。
【0019】
また、前記水平同期信号はゲートパルス生成回路12に入力され、水平ブランキング期間(HBLK期間)内で前記水平同期信号のほぼ2倍の幅をもつゲート信号がゲートパルス生成回路12から出力される。
【0020】
図2は、累積加算平均化型スライスレベル生成回路11の動作を説明するための図であり、NTSC標準信号の水平ブランキング期間(HBLK期間)を示している。図2(a)に示すように、デジタル輝度信号は一定のサンプルレート(例えば4fscクロック)でサンプルリングされたデータである。このサンプリングデータdata(i)を、以下の式(2)により始点Aから終点Bまで全て累積加算し、データ数(B−A+1)で除算し、その平均値SSUMを得る。
【数1】
この累積加算の演算範囲である始点A、終点Bを決めるのは図2(b)に示すゲートパルスであり、ゲートパルス生成回路12において生成される。
【0021】
図2(a)に示すようにNTSC標準信号の場合、HBLK期間は約10μsec、水平同期部分の幅WDは約5μsecである。従って、ゲートパルスの長さを、水平同期部分の幅WDのおよそ2倍に設定することで、累積加算平均化スライスレベルSSUMをペデスタルレベルPとシンクチップレベル(ミニマムレベルM)のほぼ中間点に設定することができる。もちろんゲートパルスは、HBLK期間内に収まることが必須である。図2(c)、(d)にスライスレベルとしてSSUMを用いた場合の同期分離の様子を示す。
【0022】
ゲートパルスの幅を約10μsecとして、4fsc=14.3MHzのクロックでサンプリングした場合、そのサンプル数は約140になる。従って、局所的にノイズやゴーストがビデオデータに存在したとしても、その影響は、はるかに小さくなると考えられる。その様子を図2(e)(f)に示すが、ノイズ成分が重畳されていても、SSUMの変動が少ないために誤動作していないことを示している。
【0023】
同期信号分離回路6は、デジタル輝度信号とスライスレベル切替回路10が出力するスライスレベルSとの大小比較を行うことにより同期分離を実施し、水平同期信号を出力する。この水平同期信号は、同期信号検出回路7に入力され、同期信号検出回路7により所定の幅を持つか否かの判定が行われ、同期状態か否かを示す同期検出信号がスライスレベル切替回路10に出力される。スライスレベル切替回路10においては、同期検出信号に基づいて、非同期状態にはある固定値のスライスレベル規定値S0が、同期状態には累積加算平均化型スライスレベル生成回路11から出力されるスライスレベルS2が選択されスライスレベルSとして同期信号分離回路6に出力される。
【0024】
以上のように構成されたデジタル水平同期信号分離回路によれば、HBLK期間内にある前記水平同期信号のほぼ2倍の幅をもつゲート信号期間について、デジタル輝度信号の平均値を求め、同期信号を分離するためのスライスレベル(基準レベル)としたので、ノイズなどが存在してもスライスレベルはわずかしか変動しない。そのためノイズ耐性の良い同期信号分離が実現できる。
【0025】
また、非同期状態ではスライスレベルを固定値に設定し、同期信号の検出を容易にし、同期状態においてはHBLK期間内のデジタル輝度信号の平均値をスライスレベルとしたので、応答性とノイズ耐性の良い同期信号分離が実現できる。
【0026】
実施の形態2.
図3はこの発明の実施の形態2であるデジタル水平同期信号分離回路の構成を示すブロック図である。同図において、入力されたビデオ信号はクランプ回路1に入力され規定レベルにクランプされた後、ADC2によりデジタルビデオ信号に変換され、次いでLPF3によりノイズ成分やカラー信号成分など高域成分が除去され、デジタル輝度信号が出力される。このデジタル輝度信号は同期信号分離回路6と累積加算平均化型スライスレベル生成回路11に入力される。累積加算平均化型スライスレベル生成回路11においは、ゲートパルス生成回路12から出力されるゲートパルス期間において前記デジタル輝度信号の累積加算平均化演算が行われ、その演算結果SSUMがスライスレベルSとして同期信号分離回路6に出力される。同期信号分離回路6において、前記デジタル輝度信号と前記スライスレベルSが比較され、その結果水平同期信号が出力される。
【0027】
この水平同期信号は、同期信号検出回路7に入力され、所定の幅を持つか否かの判定が行われ、同期状態か否かを示す同期検出信号が出力される。この同期検出信号は、ゲートパルス生成回路12に出力され、同期状態においては前記水平同期信号に基づいて生成したゲートパルスが、非同期状態においてはビデオ信号から一般的なアナログ方式により水平同期分離信号を生成するアナログ方式同期信号分離回路13により得られた水平同期信号に基づいて生成したゲートパルスが出力される。
【0028】
以上のように構成されたデジタル水平同期信号分離回路によれば、従来のアナログ同期分離方法が、初期状態・定常状態に関係なくある程度安定した同期分離を実現するため、アナログ水平同期信号分離回路とデジタル水平同期信号分離回路とを併用することにより、応答性とノイズ耐性の良い水平同期信号分離回路を単純な構成により実現することができる。
【0029】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【0030】
HBLK期間内にある前記水平同期信号のほぼ2倍の幅をもつゲート信号期間について、デジタル輝度信号の平均値を求め、同期信号を分離するためのスライスレベルとしたので、ノイズによるスライスレベルの変動が少なくなり、ノイズ耐性の良い水平同期信号分離回路が実現できる。
【0031】
また、非同期状態ではスライスレベルを固定値に設定し、同期信号の検出を容易にし、同期状態においてはHBLK期間内のデジタル輝度信号の平均値をスライスレベルとしたので、応答性とノイズ耐性の良い水平同期信号分離回路が実現できる。
【0032】
また、アナログ水平同期信号分離回路とデジタル水平同期信号分離回路とを併用することにより、応答性とノイズ耐性の良い水平同期信号分離回路の単純化を実現することができる。
【0033】
また、データの加算平均化を行ってスライスレベルを導出しているため、当然のことながら、水平同期信号のレベルが不明であっても、また、水平同期信号のレベルが変動する場合であっても確実に同期分離が可能である。
【図面の簡単な説明】
【図1】この発明の実施の形態1におけるデジタル水平同期信号分離回路の構成を示すブロック図である。
【図2】この発明の実施の形態1におけるデジタル水平同期信号分離回路の動作を説明する波形図である。
【図3】この発明の実施の形態2におけるデジタル水平同期信号分離回路の構成を示すブロック図である。
【図4】従来のデジタル水平同期信号分離回路の構成を示すブロック図である。
【図5】デジタル輝度信号の一例を示す波形図である。
【図6】従来のデジタル水平同期信号分離回路の動作を説明する波形図である。
【符号の説明】
1 クランプ回路、2 A/Dコンバータ(ADC)、3 ローパスフィルタ(LPF)、6 同期信号分離回路、7 同期信号検出回路、10 スライスレベル切り替え回路、11 累積加算平均化型スライスレベル生成回路、12 ゲートパルス生成回路、13 アナログ方式同期信号分離回路。
Claims (4)
- コンポジットビデオ信号を入力しデジタルビデオ信号に変換するA/Dコンバータと、前記デジタルビデオ信号入力し高域成分及びカラーバースト成分を除去しデジタル輝度信号を生成するローパスフィルタと、前記デジタル輝度信号とスライスレベルとの大小比較をデジタル的に行い水平同期信号を出力する同期信号分離手段と、前記水平同期信号に基づいて前記デジタル輝度信号の水平ブランキング期間内に収まると共に前記水平同期信号を含むゲートパルスを検出ウインドウとして生成するゲートパルス生成手段と、前記ゲートパルス期間内において前記デジタル輝度信号の累積加算平均化を行い、前期同期分離手段のスライスレベルを出力する累積加算平均化型スライスレベル生成手段とを備えたことを特徴とするデジタル水平同期信号分離回路。
- 前記ゲートパルスは、前記水平同期信号のおよそ2倍のパルス幅を持つことを特徴とする請求項1に記載のデジタル水平同期信号分離回路。
- 前記水平同期信号のパルス幅を検出することにより同期状態を示す同期検出信号を出力する同期信号検出回路と、前記同期検出信号に基づいて同期状態には前記スライスレベルを、非同期状態にはスライスレベル規定値を選択し出力するスライスレベル切替手段とを備えたことを特徴とする請求項1または請求項2に記載のデジタル水平同期信号分離回路。
- 前記コンポジットビデオ信号から水平同期分離を行うアナログ方式同期分離手段と、前記水平同期信号のパルス幅を検出することにより同期状態を示す同期検出信号を出力する同期信号検出回路とを備え、前記ゲートパルス生成回路が、前記同期検出信号に基づいて同期状態には前記同期信号分離手段から出力される水平同期信号に基づいてゲートパルスを生成し、非同期状態には前記アナログ方式同期分離手段から出力される水平同期信号に基づいてゲートパルスを生成することを特徴とする請求項1または請求項2に記載のデジタル水平同期信号分離回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003036224A JP2004248000A (ja) | 2003-02-14 | 2003-02-14 | デジタル水平同期信号分離回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003036224A JP2004248000A (ja) | 2003-02-14 | 2003-02-14 | デジタル水平同期信号分離回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004248000A true JP2004248000A (ja) | 2004-09-02 |
Family
ID=33021379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003036224A Pending JP2004248000A (ja) | 2003-02-14 | 2003-02-14 | デジタル水平同期信号分離回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004248000A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100789682B1 (ko) * | 2005-01-19 | 2008-01-02 | 엔이씨 일렉트로닉스 가부시키가이샤 | 동기 검출기 |
JP2009094876A (ja) * | 2007-10-10 | 2009-04-30 | Sanyo Electric Co Ltd | 同期分離回路 |
-
2003
- 2003-02-14 JP JP2003036224A patent/JP2004248000A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100789682B1 (ko) * | 2005-01-19 | 2008-01-02 | 엔이씨 일렉트로닉스 가부시키가이샤 | 동기 검출기 |
US7679679B2 (en) | 2005-01-19 | 2010-03-16 | Nec Electronics Corporation | Synchronous detector |
JP2009094876A (ja) * | 2007-10-10 | 2009-04-30 | Sanyo Electric Co Ltd | 同期分離回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6909467B2 (en) | Broadcast text data sampling apparatus and broadcast text data sampling method | |
US20080056357A1 (en) | Video Decoder Block | |
US7456903B2 (en) | Video signal processing circuit | |
JP2004248000A (ja) | デジタル水平同期信号分離回路 | |
US7321637B2 (en) | Data slice control device and control method | |
JP2003018614A (ja) | 映像信号処理装置 | |
KR20000036202A (ko) | 지연 정정 회로 | |
JP4679406B2 (ja) | 映像信号変換装置 | |
TWI353168B (en) | Video broadcast system, secam-l detector and metho | |
JP4504714B2 (ja) | 外部同期信号生成回路および位相差測定回路 | |
JP2006203473A (ja) | 同期検出回路 | |
KR101039006B1 (ko) | 아날로그 복합 영상신호의 동기분리장치 및 그 분리방법 | |
JP2003330445A (ja) | 表示装置 | |
JP4206783B2 (ja) | 同期分離回路 | |
JP2007214973A (ja) | 映像信号処理回路及び映像表示装置 | |
JP4089727B2 (ja) | Osd挿入回路 | |
JP3121493B2 (ja) | 水平同期信号発生装置 | |
EP2790403A2 (en) | Video signal decoding apparatus and associated method | |
JP2766080B2 (ja) | 同期分離回路 | |
JP2006109066A (ja) | 映像信号処理回路 | |
KR100709374B1 (ko) | 동기보상이 가능한 영상처리장치 및 그의 동기보상방법 | |
KR950000207Y1 (ko) | 텔레비젼 수상기의 인터리이브 검출회로 | |
JP2006109029A (ja) | 映像信号処理回路 | |
JP4599218B2 (ja) | 映像信号処理装置 | |
JP2004282450A (ja) | 同期信号分離回路 |