JP2766080B2 - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JP2766080B2 JP2766080B2 JP468191A JP468191A JP2766080B2 JP 2766080 B2 JP2766080 B2 JP 2766080B2 JP 468191 A JP468191 A JP 468191A JP 468191 A JP468191 A JP 468191A JP 2766080 B2 JP2766080 B2 JP 2766080B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- pass filter
- low
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【0001】
【産業上の利用分野】本発明は、TV受像機等に内蔵さ
れる同期分離回路に関するものである。
れる同期分離回路に関するものである。
【0002】
【従来の技術】EDTV(Extended Difinition Televi
sion)等の高画質化を進めたデジタルテレビ受像機にお
いては、家庭用VTRのようにジッターを含んだ信号へ
の対応として、水平同期信号に同期したクロックを発生
し、このクロックに基づく信号の処理を行うようになっ
ている。したがって、EDTV等では、水平同期信号を
映像信号からいかに正確に分離し得るかということも性
能に大きく影響する。
sion)等の高画質化を進めたデジタルテレビ受像機にお
いては、家庭用VTRのようにジッターを含んだ信号へ
の対応として、水平同期信号に同期したクロックを発生
し、このクロックに基づく信号の処理を行うようになっ
ている。したがって、EDTV等では、水平同期信号を
映像信号からいかに正確に分離し得るかということも性
能に大きく影響する。
【0003】上記のような同期信号の分離は、図4に示
すように、コンパレータ21を通して従来行われてい
る。このコンパレータ21には、映像入力端子22を通
して入力映像信号が入力される一方、しきい値入力端子
23に所定の電圧値に固定されたしきい値電圧が供給さ
れている。このしきい値電圧は、図5の(a)に示すよ
うに、入力映像信号のペデスタルレベルPと、方形波の
形状をなす同期信号部Shにおける最低位のシンクチッ
プレベルS’とのほぼ中間のレベルに設定され、このし
きい値レベルよりも低い映像信号の入力期間に対応し
て、同図(b)に示す出力同期信号が、図4における同
期信号出力端子24を通して出力される。
すように、コンパレータ21を通して従来行われてい
る。このコンパレータ21には、映像入力端子22を通
して入力映像信号が入力される一方、しきい値入力端子
23に所定の電圧値に固定されたしきい値電圧が供給さ
れている。このしきい値電圧は、図5の(a)に示すよ
うに、入力映像信号のペデスタルレベルPと、方形波の
形状をなす同期信号部Shにおける最低位のシンクチッ
プレベルS’とのほぼ中間のレベルに設定され、このし
きい値レベルよりも低い映像信号の入力期間に対応し
て、同図(b)に示す出力同期信号が、図4における同
期信号出力端子24を通して出力される。
【0004】
【発明が解決しようとする課題】しかしながら、家庭用
VTR等の出力信号はS/Nが悪く、上記した従来の同
期分離方式では、EDTVのように高画質化を進めたT
Vにおいて、その性能を充分に発揮するだけの同期分離
特性が得られないという問題を生じている。つまり、図
6に示すように、映像信号のS/Nが悪く同期信号部S
hにも高い周波数のノイズが重畳している場合には、図
7に示すように、ノイズの影響によってしきい値でスラ
イスされるタイミングにずれが生じる。このため、同期
信号部Shに正確に対応した同期信号の分離ができなく
なっているのである。
VTR等の出力信号はS/Nが悪く、上記した従来の同
期分離方式では、EDTVのように高画質化を進めたT
Vにおいて、その性能を充分に発揮するだけの同期分離
特性が得られないという問題を生じている。つまり、図
6に示すように、映像信号のS/Nが悪く同期信号部S
hにも高い周波数のノイズが重畳している場合には、図
7に示すように、ノイズの影響によってしきい値でスラ
イスされるタイミングにずれが生じる。このため、同期
信号部Shに正確に対応した同期信号の分離ができなく
なっているのである。
【0005】一方、上記のような問題に対応するため
に、図8に示すように、コンパレータ31の前段に低域
通過フィルタ(LPF)32を設けることが考えられ
る。しかしながら、このような低域通過フィルタ32に
よって、図9に示すような高周波数ノイズが重畳した信
号からノイズの除去が行われると同時に、図10に示す
ように、方形波形状で入力された同期信号部Shの波形
そのものに歪が生じてしまう。このような歪の生じた波
形に対しては、同期信号部Sh本来の立下がりと立上が
りとに正確に対応したしきい値の設定を従来は行えず、
したがって、この場合にも正確な同期信号の分離はなし
得ないものとなっている。
に、図8に示すように、コンパレータ31の前段に低域
通過フィルタ(LPF)32を設けることが考えられ
る。しかしながら、このような低域通過フィルタ32に
よって、図9に示すような高周波数ノイズが重畳した信
号からノイズの除去が行われると同時に、図10に示す
ように、方形波形状で入力された同期信号部Shの波形
そのものに歪が生じてしまう。このような歪の生じた波
形に対しては、同期信号部Sh本来の立下がりと立上が
りとに正確に対応したしきい値の設定を従来は行えず、
したがって、この場合にも正確な同期信号の分離はなし
得ないものとなっている。
【0006】本発明は、上記した従来の問題点に鑑みな
されたものであって、その目的は、家庭用VTRからの
出力のようにS/Nの悪い入力信号に対しても、同期信
号本来の同期のタイミングを正確に取り出すことが可能
な同期分離回路を提供することにある。
されたものであって、その目的は、家庭用VTRからの
出力のようにS/Nの悪い入力信号に対しても、同期信
号本来の同期のタイミングを正確に取り出すことが可能
な同期分離回路を提供することにある。
【0007】
【課題を解決するための手段】そこで、本発明の同期分
離回路は、略方形波をなす入力信号の立下がりと立上が
りとがしきい値レベルとそれぞれ交差する各交差点間の
期間に応ずる信号を出力するコンパレータが設けられて
いる同期分離回路において、上記コンパレータへの入力
ラインに介設される低域通過フィルタと、この低域通過
フィルタ通過後の入力信号のペデスタルレベル及びシン
クチップレベルをそれぞれ検出するペデスタルレベル検
出手段及びシンクチップレベル検出手段と、両検出手段
での各検出レベルから、低域通過フィルタ通過前の入力
信号のペデスタルレベルとシンクチップレベルとの間の
略中間レベルを求める演算式に基づく演算を行って、そ
の演算結果を上記コンパレータのしきい値レベルとして
設定するしきい値設定手段とが設けられていることを特
徴としている。
離回路は、略方形波をなす入力信号の立下がりと立上が
りとがしきい値レベルとそれぞれ交差する各交差点間の
期間に応ずる信号を出力するコンパレータが設けられて
いる同期分離回路において、上記コンパレータへの入力
ラインに介設される低域通過フィルタと、この低域通過
フィルタ通過後の入力信号のペデスタルレベル及びシン
クチップレベルをそれぞれ検出するペデスタルレベル検
出手段及びシンクチップレベル検出手段と、両検出手段
での各検出レベルから、低域通過フィルタ通過前の入力
信号のペデスタルレベルとシンクチップレベルとの間の
略中間レベルを求める演算式に基づく演算を行って、そ
の演算結果を上記コンパレータのしきい値レベルとして
設定するしきい値設定手段とが設けられていることを特
徴としている。
【0008】
【作用】上記の構成によれば、略方形波をなす入力信号
は、一旦低域通過フィルタを通してコンパレータに入力
される。したがって、低域通過フィルタ通過時にノイズ
成分が除去されると共に、入力信号はその高調波成分が
除かれることで歪を生じた波形となってコンパレータに
入力される。しかしながら、上記構成においては、この
歪を生じた波形でのペデスタルレベルとシンクチップレ
ベルとから、低域通過フィルタ通過前の入力信号のペデ
スタルレベルとシンクチップレベルとの間の略中間レベ
ルを求める演算式がしきい値設定回路に設定されてい
る。
は、一旦低域通過フィルタを通してコンパレータに入力
される。したがって、低域通過フィルタ通過時にノイズ
成分が除去されると共に、入力信号はその高調波成分が
除かれることで歪を生じた波形となってコンパレータに
入力される。しかしながら、上記構成においては、この
歪を生じた波形でのペデスタルレベルとシンクチップレ
ベルとから、低域通過フィルタ通過前の入力信号のペデ
スタルレベルとシンクチップレベルとの間の略中間レベ
ルを求める演算式がしきい値設定回路に設定されてい
る。
【0009】つまり、入力信号における同期信号部の連
なりをフーリエ級数展開可能な方形波の周期関数とみな
すと、低域通過フィルタ通過後の高調波成分が除かれた
波形は、上記フーリエ級数の部分和の関数に対応するも
のとなる。そこで、フーリエ級数における不連続点近傍
での部分和の関数の性質から、低域通過フィルタ通過後
の波形も通過前の本来の同期信号部における立下がりと
立上がりとの各中間点を通り、また、低域通過フィルタ
通過前後のペデスタルレベルとシンクチップレベルとの
差異に所定の関係が保持される。このような関係に基づ
いて、低域通過フィルタ通過前の同期信号部の立下がり
と立上がりとの各時点にほぼ合致するタイミングで、低
域通過フィルタ通過後の波形に対してスライスするしき
い値を、低域通過フィルタ通過後の波形でのペデスタル
レベルとシンクチップレベルとから求める演算式の設定
が可能である。
なりをフーリエ級数展開可能な方形波の周期関数とみな
すと、低域通過フィルタ通過後の高調波成分が除かれた
波形は、上記フーリエ級数の部分和の関数に対応するも
のとなる。そこで、フーリエ級数における不連続点近傍
での部分和の関数の性質から、低域通過フィルタ通過後
の波形も通過前の本来の同期信号部における立下がりと
立上がりとの各中間点を通り、また、低域通過フィルタ
通過前後のペデスタルレベルとシンクチップレベルとの
差異に所定の関係が保持される。このような関係に基づ
いて、低域通過フィルタ通過前の同期信号部の立下がり
と立上がりとの各時点にほぼ合致するタイミングで、低
域通過フィルタ通過後の波形に対してスライスするしき
い値を、低域通過フィルタ通過後の波形でのペデスタル
レベルとシンクチップレベルとから求める演算式の設定
が可能である。
【0010】こうして設定された演算式に基づく演算が
しきい値設定回路において自動的に行なわれ、その結果
によりコンパレータでのしきい値の設定が行われるの
で、例えば家庭用VTR等のようにS/Nの悪い映像信
号が入力されるような場合においても、ノイズに影響さ
れずに正確な同期信号の分離が可能となる。
しきい値設定回路において自動的に行なわれ、その結果
によりコンパレータでのしきい値の設定が行われるの
で、例えば家庭用VTR等のようにS/Nの悪い映像信
号が入力されるような場合においても、ノイズに影響さ
れずに正確な同期信号の分離が可能となる。
【0011】
【実施例】本発明の一実施例を図1ないし図3に基づい
て以下に説明する。
て以下に説明する。
【0012】図1に示すように、本実施例の同期分離回
路には低域通過フィルタ(LPF)1が設けられ、この
低域通過フィルタ1に、映像信号入力端子2を通して映
像信号が入力される。上記低域通過フィルタ1によっ
て、これに入力される映像信号中の高周波のノイズが除
去されると共に、映像信号自体も、その高周波成分が除
かれるような帯域制限が加えられる。この低域通過フィ
ルタ1からの出力信号はコンパレータ3に入力されると
共に、さらに、ペデスタルレベル検出回路(ペデスタル
レベル検出手段)4とシンクチップレベル検出回路(シ
ンクチップレベル検出手段)5とにそれぞれ入力され
る。
路には低域通過フィルタ(LPF)1が設けられ、この
低域通過フィルタ1に、映像信号入力端子2を通して映
像信号が入力される。上記低域通過フィルタ1によっ
て、これに入力される映像信号中の高周波のノイズが除
去されると共に、映像信号自体も、その高周波成分が除
かれるような帯域制限が加えられる。この低域通過フィ
ルタ1からの出力信号はコンパレータ3に入力されると
共に、さらに、ペデスタルレベル検出回路(ペデスタル
レベル検出手段)4とシンクチップレベル検出回路(シ
ンクチップレベル検出手段)5とにそれぞれ入力され
る。
【0013】上記ペデスタルレベル検出回路4によっ
て、前記低域通過フィルタ1通過後の映像信号波形にお
けるペデスタルレベルの検出が行われる一方、シンクチ
ップレベル検出回路5によって、上記映像信号波形の同
期信号部におけるシンクチップレベルの検出が行われ
る。そして、これら両回路4・5によってそれぞれ検出
されたペデスタルレベル・シンクチップレベルが、しき
い値設定回路(しきい値設定手段)6に入力され、この
回路6において、後述する演算式に基づく演算が行われ
て、しきい値電圧が発生される。このしきい値電圧が、
前記コンパレータ3に比較基準電圧として入力される。
このコンパレータ3において、前記低域通過フィルタ1
から入力される映像信号中、上記のしきい値電圧よりも
低い電圧レベルの期間が抽出され、この間に対応する信
号が同期信号として同期信号出力端子7に出力される。
て、前記低域通過フィルタ1通過後の映像信号波形にお
けるペデスタルレベルの検出が行われる一方、シンクチ
ップレベル検出回路5によって、上記映像信号波形の同
期信号部におけるシンクチップレベルの検出が行われ
る。そして、これら両回路4・5によってそれぞれ検出
されたペデスタルレベル・シンクチップレベルが、しき
い値設定回路(しきい値設定手段)6に入力され、この
回路6において、後述する演算式に基づく演算が行われ
て、しきい値電圧が発生される。このしきい値電圧が、
前記コンパレータ3に比較基準電圧として入力される。
このコンパレータ3において、前記低域通過フィルタ1
から入力される映像信号中、上記のしきい値電圧よりも
低い電圧レベルの期間が抽出され、この間に対応する信
号が同期信号として同期信号出力端子7に出力される。
【0014】次に、上記しきい値設定回路6に設定され
ている演算式について説明する。
ている演算式について説明する。
【0015】この演算式は、フーリエ級数の性質を応用
して求められたものである。つまり、図2に示すよう
に、映像信号中の同期信号部8…を連ねた波形信号を方
形波の周期関数とみなしてF(t)とすると、このF
(t)はフーリエ級数展開することができ、その式は、 となる。ここで、(1)式において、kの値をある有限
の値Nで打ち切ったとき、フーリエ級数は不連続点近傍
において以下に示すような性質をもつ。
して求められたものである。つまり、図2に示すよう
に、映像信号中の同期信号部8…を連ねた波形信号を方
形波の周期関数とみなしてF(t)とすると、このF
(t)はフーリエ級数展開することができ、その式は、 となる。ここで、(1)式において、kの値をある有限
の値Nで打ち切ったとき、フーリエ級数は不連続点近傍
において以下に示すような性質をもつ。
【0016】(A) フーリエ級数は、不連続点ではそ
の両側の信号の値の平均値に集束する。 (B) フーリエ級数の部分和はリップル状を示し、リ
ップルの振幅の尖頭値は、Nの増加と共に減少すること
はなく、その大きさは不連続の高さの18%である(ギ
ッブスの現象)。
の両側の信号の値の平均値に集束する。 (B) フーリエ級数の部分和はリップル状を示し、リ
ップルの振幅の尖頭値は、Nの増加と共に減少すること
はなく、その大きさは不連続の高さの18%である(ギ
ッブスの現象)。
【0017】一方、本実施例における同期分離回路にお
いて、映像信号が低域通過フィルタ1に通されることに
よってノイズ成分の除去が行われるが、このとき同時
に、入力映像信号から高調波成分が除去された波形が出
力される。これは、上記(1)式において、kの値をあ
る有限の値で打ち切った部分和の関数で示されるものと
なり、したがって、低域通過フィルタ1通過後の波形
は、上記(A)・(B)の性質を持つこととなる。
いて、映像信号が低域通過フィルタ1に通されることに
よってノイズ成分の除去が行われるが、このとき同時
に、入力映像信号から高調波成分が除去された波形が出
力される。これは、上記(1)式において、kの値をあ
る有限の値で打ち切った部分和の関数で示されるものと
なり、したがって、低域通過フィルタ1通過後の波形
は、上記(A)・(B)の性質を持つこととなる。
【0018】すなわち、図3に示すように、低域通過フ
ィルタ1を通過した信号11は、上記のように高調波成
分が除去されることにより、低域通過フィルタ1通過前
の方形波形状の本来の同期信号部10に対してなまった
波形となるが、上記(A)の性質によって、本来の同期
信号部10における不連続点である立下がり、及び、立
上がりの各中間点C・Cをそれぞれ通る波形となる。し
たがって、これら中間点C・Cでの電圧レベルをしきい
値Xとして設定し、低域通過フィルタ1通過後の信号1
1の立下がりと立上がりとが、上記しきい値Xとそれぞ
れ交差する各交差点C・C間の期間に応ずる信号を出力
するようにすることで、低域通過フィルタ1通過後の波
形がいくらなまったとしても、本来の同期信号部10の
立下がりと立上がりとに正確に対応した同期信号を得る
ことができる。
ィルタ1を通過した信号11は、上記のように高調波成
分が除去されることにより、低域通過フィルタ1通過前
の方形波形状の本来の同期信号部10に対してなまった
波形となるが、上記(A)の性質によって、本来の同期
信号部10における不連続点である立下がり、及び、立
上がりの各中間点C・Cをそれぞれ通る波形となる。し
たがって、これら中間点C・Cでの電圧レベルをしきい
値Xとして設定し、低域通過フィルタ1通過後の信号1
1の立下がりと立上がりとが、上記しきい値Xとそれぞ
れ交差する各交差点C・C間の期間に応ずる信号を出力
するようにすることで、低域通過フィルタ1通過後の波
形がいくらなまったとしても、本来の同期信号部10の
立下がりと立上がりとに正確に対応した同期信号を得る
ことができる。
【0019】そして、前記(B)の性質によって、上記
のしきい値Xは、低域通過フィルタ1通過後の信号11
から、次のような演算によって求めることができる。す
なわち、低域通過フィルタ1通過後の信号11における
ペデスタルレベルをP、シンクチップレベルをS、ま
た、本来の同期信号部10におけるシンクチップレベル
をS’とすると、 X=(P+S’)/2 P−S=1.18(P−S’) の関係が成り立つことから、上記しきい値Xは、 X=( 1.36P+S)/2.36 …(2)式 で求められる。
のしきい値Xは、低域通過フィルタ1通過後の信号11
から、次のような演算によって求めることができる。す
なわち、低域通過フィルタ1通過後の信号11における
ペデスタルレベルをP、シンクチップレベルをS、ま
た、本来の同期信号部10におけるシンクチップレベル
をS’とすると、 X=(P+S’)/2 P−S=1.18(P−S’) の関係が成り立つことから、上記しきい値Xは、 X=( 1.36P+S)/2.36 …(2)式 で求められる。
【0020】したがって、上記(2)式に基づく演算を
前記しきい値設定回路6にて行い、その演算結果により
得られる電圧を発生して、これを前記コンパレータ3に
しきい値Xとして入力する。この結果、コンパレータ3
からは、上記しきい値Xに基づいて、本来の同期信号部
10の立下がりと立上がりとのタイミングに、より正確
に合致した同期信号が、前記同期信号出力端子7へと出
力される。
前記しきい値設定回路6にて行い、その演算結果により
得られる電圧を発生して、これを前記コンパレータ3に
しきい値Xとして入力する。この結果、コンパレータ3
からは、上記しきい値Xに基づいて、本来の同期信号部
10の立下がりと立上がりとのタイミングに、より正確
に合致した同期信号が、前記同期信号出力端子7へと出
力される。
【0021】以上のように上記実施例においては、低域
通過フィルタ1を通過してノイズが除去されると共に波
形のなまった信号に対し、そのペデスタルレベルPとシ
ンクチップレベルSとを検出して、両検出レベルP・S
から、低域通過フィルタ1通過前における本来の同期信
号部10の立下がりと立上がりとに、より的確に合致し
た同期信号がコンパレータ3から出力される。つまり、
本来の同期信号部10と低域通過フィルタ1通過後の信
号11の波形とに、前記の性質(A)・(B)に基づく
関係が維持されていることから、低域通過フィルタ1通
過後の信号11におけるペデスタルレベルPとシンクチ
ップレベルSとに基づく簡単な演算で、ノイズに影響さ
れずに本来の同期信号部10に的確に対応した同期信号
が出力されるようになっている。この結果、例えばED
TVのように高画質化を進めたTVに上記の同期分離回
路を内蔵させることによって、家庭用VTR等からS/
Nの悪い映像信号が入力されるような場合においても正
確な同期分離が行われ、これによって、EDTV本来の
性能が充分に発揮され、良好な高品位画像を得ることが
可能となる。
通過フィルタ1を通過してノイズが除去されると共に波
形のなまった信号に対し、そのペデスタルレベルPとシ
ンクチップレベルSとを検出して、両検出レベルP・S
から、低域通過フィルタ1通過前における本来の同期信
号部10の立下がりと立上がりとに、より的確に合致し
た同期信号がコンパレータ3から出力される。つまり、
本来の同期信号部10と低域通過フィルタ1通過後の信
号11の波形とに、前記の性質(A)・(B)に基づく
関係が維持されていることから、低域通過フィルタ1通
過後の信号11におけるペデスタルレベルPとシンクチ
ップレベルSとに基づく簡単な演算で、ノイズに影響さ
れずに本来の同期信号部10に的確に対応した同期信号
が出力されるようになっている。この結果、例えばED
TVのように高画質化を進めたTVに上記の同期分離回
路を内蔵させることによって、家庭用VTR等からS/
Nの悪い映像信号が入力されるような場合においても正
確な同期分離が行われ、これによって、EDTV本来の
性能が充分に発揮され、良好な高品位画像を得ることが
可能となる。
【0022】
【発明の効果】以上のように、本発明の同期分離回路
は、コンパレータへの入力ラインに介設される低域通過
フィルタと、この低域通過フィルタ通過後の入力信号の
ペデスタルレベル及びシンクチップレベルをそれぞれ検
出するペデスタルレベル検出手段及びシンクチップレベ
ル検出手段と、両検出手段での各検出レベルから、低域
通過フィルタ通過前の入力信号のペデスタルレベルとシ
ンクチップレベルとの間の略中間レベルを求める演算式
に基づく演算を行って、その演算結果を上記コンパレー
タのしきい値レベルとして設定するしきい値設定手段と
が設けられている構成である。
は、コンパレータへの入力ラインに介設される低域通過
フィルタと、この低域通過フィルタ通過後の入力信号の
ペデスタルレベル及びシンクチップレベルをそれぞれ検
出するペデスタルレベル検出手段及びシンクチップレベ
ル検出手段と、両検出手段での各検出レベルから、低域
通過フィルタ通過前の入力信号のペデスタルレベルとシ
ンクチップレベルとの間の略中間レベルを求める演算式
に基づく演算を行って、その演算結果を上記コンパレー
タのしきい値レベルとして設定するしきい値設定手段と
が設けられている構成である。
【0023】これにより、ノイズが除去されると共に波
形に歪が生じた低域通過フィルタ通過後の信号から、低
域通過フィルタ通過前の同期信号部の立下がりと立上が
りとの各時点にほぼ合致するタイミングで、低域通過フ
ィルタ通過後の波形に対してスライスするしきい値が自
動的に設定される。この結果、例えば家庭用VTR等の
ようにS/Nの悪い映像信号が入力されるような場合に
おいても、ノイズに影響されずに正確な同期信号の分離
が可能となる。
形に歪が生じた低域通過フィルタ通過後の信号から、低
域通過フィルタ通過前の同期信号部の立下がりと立上が
りとの各時点にほぼ合致するタイミングで、低域通過フ
ィルタ通過後の波形に対してスライスするしきい値が自
動的に設定される。この結果、例えば家庭用VTR等の
ようにS/Nの悪い映像信号が入力されるような場合に
おいても、ノイズに影響されずに正確な同期信号の分離
が可能となる。
【図1】本発明の一実施例における同期分離回路の構成
を示すブロック図である。
を示すブロック図である。
【図2】映像信号における同期信号部を連ねた波形の模
式図である。
式図である。
【図3】上記同期分離回路におけるコンパレータに設定
されるしきい値を説明するための低域通過フィルタ通過
後の信号波形を実線にて示す模式図である。
されるしきい値を説明するための低域通過フィルタ通過
後の信号波形を実線にて示す模式図である。
【図4】従来の同期分離回路の構成を示すブロック図で
ある。
ある。
【図5】上記同期分離回路への入力映像信号とこの信号
から分離される同期信号との関係を示すタイミングチャ
ートである。
から分離される同期信号との関係を示すタイミングチャ
ートである。
【図6】上記入力映像信号における同期信号部の拡大図
である。
である。
【図7】図6におけるD部の拡大模式図である。
【図8】従来の他の同期分離回路の構成を示すブロック
図である。
図である。
【図9】上記同期分離回路への入力信号における同期信
号部の拡大図である。
号部の拡大図である。
【図10】上記同期分離回路における低域通過フィルタ
通過後の波形の模式図である。
通過後の波形の模式図である。
1 低域通過フィルタ 3 コンパレータ 4 ペデスタルレベル検出回路(ペデスタルレベル検
出手段) 5 シンクチップレベル検出回路(シンクチップレベ
ル検出手段) 6 しきい値設定回路(しきい値設定手段)
出手段) 5 シンクチップレベル検出回路(シンクチップレベ
ル検出手段) 6 しきい値設定回路(しきい値設定手段)
Claims (1)
- 【請求項1】略方形波をなす入力信号の立下がりと立上
がりとがしきい値レベルとそれぞれ交差する各交差点間
の期間に応ずる信号を出力するコンパレータが設けられ
ている同期分離回路において、上記コンパレータへの入
力ラインに介設される低域通過フィルタと、この低域通
過フィルタ通過後の入力信号のペデスタルレベル及びシ
ンクチップレベルをそれぞれ検出するペデスタルレベル
検出手段及びシンクチップレベル検出手段と、両検出手
段での各検出レベルから、低域通過フィルタ通過前の入
力信号のペデスタルレベルとシンクチップレベルとの間
の略中間レベルを求める演算式に基づく演算を行って、
その演算結果を上記コンパレータのしきい値レベルとし
て設定するしきい値設定手段とが設けられていることを
特徴とする同期分離回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP468191A JP2766080B2 (ja) | 1991-01-18 | 1991-01-18 | 同期分離回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP468191A JP2766080B2 (ja) | 1991-01-18 | 1991-01-18 | 同期分離回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04243378A JPH04243378A (ja) | 1992-08-31 |
JP2766080B2 true JP2766080B2 (ja) | 1998-06-18 |
Family
ID=11590637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP468191A Expired - Lifetime JP2766080B2 (ja) | 1991-01-18 | 1991-01-18 | 同期分離回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2766080B2 (ja) |
-
1991
- 1991-01-18 JP JP468191A patent/JP2766080B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04243378A (ja) | 1992-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101951489A (zh) | 一种视频同步像素时钟产生电路 | |
KR100361386B1 (ko) | 윤곽보정회로와 윤곽보정방법 | |
JP2766080B2 (ja) | 同期分離回路 | |
JP3076810B2 (ja) | 垂直輪郭補正回路 | |
JP4699205B2 (ja) | 信号処理回路 | |
US20100277647A1 (en) | Noise detection method and image processing method using the noise detection method | |
KR100789682B1 (ko) | 동기 검출기 | |
JP4679748B2 (ja) | デジタル・ビデオ処理回路および方法 | |
JP3789307B2 (ja) | 撮像装置 | |
JP3316519B2 (ja) | ディジタル同期分離回路 | |
JP2522948Y2 (ja) | 色信号強調回路 | |
US5258841A (en) | Horizontal synchronizing signal separation circuit | |
KR100234238B1 (ko) | 디지탈 잡음 저감장치 | |
JP2003348380A (ja) | 輪郭補正回路 | |
JP3110196B2 (ja) | クシ型フィルタ自動調整回路 | |
KR20050120970A (ko) | 아날로그 복합 영상신호의 동기분리장치 및 그 분리방법 | |
JP3291978B2 (ja) | Edtv2識別制御信号検出回路 | |
JPH07327152A (ja) | 輪郭補正器 | |
JPH0846821A (ja) | デジタル同期分離回路 | |
JPH0319578A (ja) | 映像信号処理装置 | |
JP2000013636A (ja) | 位相検出回路、位相補正回路およびデジタル画像処理装置 | |
JPS6033792A (ja) | Secam方式色判別信号処理回路 | |
KR950028545A (ko) | 디지탈 수평동기신호와 위상에러 발생장치 및 그 방법 | |
JPH1032836A (ja) | 画像情報処理装置 | |
JPH0495475A (ja) | エンハンサー・クリップ回路 |