JP2023091207A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2023091207A
JP2023091207A JP2021205828A JP2021205828A JP2023091207A JP 2023091207 A JP2023091207 A JP 2023091207A JP 2021205828 A JP2021205828 A JP 2021205828A JP 2021205828 A JP2021205828 A JP 2021205828A JP 2023091207 A JP2023091207 A JP 2023091207A
Authority
JP
Japan
Prior art keywords
film
electrode
metal element
oxidation
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021205828A
Other languages
English (en)
Inventor
亘 中村
Wataru Nakamura
正明 中林
Masaaki Nakabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Memory Solution Ltd
Original Assignee
Fujitsu Semiconductor Memory Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Memory Solution Ltd filed Critical Fujitsu Semiconductor Memory Solution Ltd
Priority to JP2021205828A priority Critical patent/JP2023091207A/ja
Publication of JP2023091207A publication Critical patent/JP2023091207A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Figure 2023091207000001
【課題】コンタクト抵抗の上昇を抑制すること。
【解決手段】第1電極と、前記第1電極上に設けられた強誘電体膜と、前記強誘電体膜上に設けられた第2電極と、を有する強誘電体キャパシタと、前記第2電極の上面に接して設けられた酸化抑制膜と、前記酸化抑制膜を貫通し、前記酸化抑制膜と前記第2電極とに接する密着膜と前記密着膜上の導電膜とを含む導電プラグと、を備え、前記第2電極は第1金属元素を含み、前記密着膜は第2金属元素を含み、前記酸化抑制膜は前記第1金属元素および前記第2金属元素よりイオン化傾向の大きい第3金属元素の酸化膜または窒化膜、若しくは、窒化イリジウム膜を含む、半導体装置。
【選択図】図1

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
強誘電体の分極反転を利用して、データを強誘電体キャパシタに保持する強誘電体メモリ(FeRAM:Ferroelectric Random Access Memory)が知られている。強誘電体キャパシタは、下部電極と、下部電極上に設けられた強誘電体膜と、強誘電体膜上に設けられた上部電極と、を備える。上部電極上には、上部電極に接続する導電プラグが形成される。
強誘電体膜は、FeRAMの製造過程で発生する水素によって還元されると特性が劣化してしまう。そこで、強誘電体膜への水素の侵入を抑制する方法が提案されている(例えば特許文献1)。また、強誘電体キャパシタはエッチング等により所望の形状にパターニングすることで形成されるが、プロセスダメージを回復させるために酸素雰囲気下での回復アニール処理(熱処理)が行われている。この回復アニール処理により上部電極の上面に酸化層が形成され、この酸化層に起因して、導電プラグと上部電極との間のコンタクト抵抗が上昇してしまうことがある。そこで、コンタクト抵抗の上昇を抑制する方法が提案されている(例えば特許文献2)。
特開2009-188243号公報 特開2001-127264号公報
しかしながら、特許文献2に記載された方法では、導電プラグと上部電極との間のコンタクト抵抗の上昇を抑制する点において改善の余地が残されている。
1つの側面では、コンタクト抵抗の上昇を抑制することを目的とする。
1つの態様では、第1電極と、前記第1電極上に設けられた強誘電体膜と、前記強誘電体膜上に設けられた第2電極と、を有する強誘電体キャパシタと、前記第2電極の上面に接して設けられた酸化抑制膜と、前記酸化抑制膜を貫通し、前記酸化抑制膜と前記第2電極とに接する密着膜と前記密着膜上の導電膜とを含む導電プラグと、を備え、前記第2電極は第1金属元素を含み、前記密着膜は第2金属元素を含み、前記酸化抑制膜は前記第1金属元素および前記第2金属元素よりイオン化傾向の大きい第3金属元素の酸化膜または窒化膜、若しくは、窒化イリジウム膜を含む、半導体装置である。
1つの態様では、第1電極となる膜を成膜する工程と、前記第1電極となる膜上に強誘電体膜を成膜する工程と、前記強誘電体膜上に第2電極となる膜を成膜する工程と、前記第2電極となる膜の上面に接する酸化抑制膜を成膜する工程と、前記第1電極となる膜と前記強誘電体膜と前記第2電極となる膜と前記酸化抑制膜とをパターニングして、前記第1電極と前記強誘電体膜と前記第2電極とを有する強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタに対して酸素雰囲気下で熱処理をする工程と、前記熱処理の後、前記酸化抑制膜を貫通し、前記酸化抑制膜と前記第2電極とに接する密着膜と前記密着膜上の導電膜とを含む導電プラグを形成する工程と、を備え、前記第2電極は第1金属元素を含み、前記密着膜は第2金属元素を含み、前記酸化抑制膜は前記第1金属元素および前記第2金属元素よりイオン化傾向の大きい第3金属元素の酸化膜または窒化膜、若しくは、窒化イリジウム膜を含む、半導体装置の製造方法である。
1つの側面として、コンタクト抵抗の上昇を抑制することができる。
図1は、実施例1に係る半導体装置の断面図である。 図2(a)から図2(c)は、実施例1に係る半導体装置の製造方法を示す断面図(その1)である。 図3(a)および図3(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その2)である。 図4(a)および図4(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その3)である。 図5(a)および図5(b)は、比較例に係る半導体装置の製造方法を示す断面図(その1)である。 図6(a)および図6(b)は、比較例に係る半導体装置の製造方法を示す断面図(その2)である。 図7は、試料1、2に対して行った酸化の調査結果を示す図である。
以下、図面を参照して、本発明の実施例について説明する。
図1は、実施例1に係る半導体装置100の断面図である。図1のように、半導体装置100は、例えばP型シリコン基板である半導体基板10上に形成されている。半導体基板10の表層部には、トランジスタTaの形成領域を画定する酸化シリコン(SiO)等の絶縁体からなる素子分離領域12が形成されている。また、半導体基板10の表層部には、トランジスタTaのソース領域Sおよびドレイン領域Dが形成されている。ソース領域Sおよびドレイン領域Dは例えばN型半導体で構成されている。
半導体基板10上に、ゲート絶縁膜14を介してゲート電極Gが設けられている。ゲート絶縁膜14は例えばSiOで形成され、ゲート電極Gは例えばポリシリコンで形成されている。ゲート電極Gはワード線として機能する。ゲート電極Gの側面にはSiO等の絶縁体からなるサイドウォール16が設けられている。ソース領域S、ドレイン領域D、およびゲート電極Gの表面には、コンタクト抵抗を低下させるためのシリサイド層18が設けられている。トランジスタTaは電界効果トランジスタである。
トランジスタTa上には、カバー膜20、層間絶縁膜22、エッチストッパ膜24、層間絶縁膜26、酸化抑制膜28、および緩衝膜30がこの順に積層されている。カバー膜20は、厚さが50nm~100nm程度であり、窒化シリコン(SiN)等の絶縁体で形成されている。層間絶縁膜22は、厚さが300nm~400nm程度であり、SiO等で形成されている。エッチストッパ膜24は、厚さが20nm~50nm程度であり、SiN等の絶縁体で形成されている。層間絶縁膜26は、厚さが200nm~300nm程度であり、SiO等で形成されている。酸化抑制膜28は、厚さが50nm~150nm程度であり、SiN等の絶縁体で形成されている。緩衝膜30は、厚さが200nm~300nm程度であり、SiO等の絶縁体で形成されている。
導電プラグ32、34が、層間絶縁膜22およびカバー膜20を貫通して、それぞれ、ソース領域S及びドレイン領域Dに接続されている。導電プラグ32、34は、タングステン(W)等の導電体で形成されている。層間絶縁膜26およびエッチストッパ膜24を貫通してビット線として機能する配線38が設けられている。配線38は、導電プラグ34を介してトランジスタTaのドレイン領域Dに電気的に接続されている。配線38は、W等の導電体で形成されている。導電プラグ36が、緩衝膜30、酸化抑制膜28、層間絶縁膜26、およびエッチストッパ膜24を貫通して設けられ、導電プラグ32に接続されている。導電プラグ36は、W等の導電体で形成されている。
緩衝膜30上に、強誘電体キャパシタCaが設けられている。強誘電体キャパシタCaは、下部電極40、強誘電体膜42、および上部電極44が積層された積層構造を有する。下部電極40は、導電プラグ36、32を介してトランジスタTaのソース領域Sに電気的に接続されている。
下部電極40は、密着膜46、酸素バリア導電膜48、および電極膜50がこの順に積層されている。密着膜46は、厚さが1nm~10nm程度であり、窒化チタン(TiN)等の導電体で形成されている。密着膜46は、導電プラグ36と酸素バリア導電膜48との間の密着性を向上させる機能を有する。酸素バリア導電膜48は、厚さが50nm~100nm程度で、酸素透過性の低い膜であり、導電プラグ36への酸素の拡散を抑制する機能を有する。酸素バリア導電膜48は密着膜46および電極膜50より酸素透過性が低い。酸素バリア導電膜48は、例えば、窒化チタンアルミニウム(TiAlN)、酸窒化チタンアルミニウム(TiAlON)、窒化チタンシリコン(TiSiN)、窒化タンタルアルミニウム(TaAlN)、酸窒化タンタルアルミニウム(TaAlON)、または窒化タンタルシリコン(TaSiN)で形成されている。電極膜50は、厚さが10nm~100nm程度であり、イリジウム(Ir)等の導電体で形成されている。
強誘電体膜42は、PZT(Pb(Zr、Ti)O)またはSBT(SrBiTa)等のペロブスカイト結晶構造を有する強誘電体酸化物を含んで形成されている。強誘電体膜42の厚さは50nm~150nm程度である。
上部電極44は、第1金属元素を含んで形成されている。実施例1では、第1金属元素はイリジウム(Ir)であるとする。上部電極44は、電極膜52と電極膜54がこの順に積層されている。例えば、電極膜52は、厚さが100nm~200nm程度で、酸化イリジウム(IrO)で形成されている。電極膜54は、コンタクト抵抗の低減のために設けられていて、厚さが50nm~150nmであり、イリジウム(Ir)で形成されている。
上部電極44の電極膜54の上面に接して、絶縁膜である酸化抑制膜56が設けられている。酸化抑制膜56は、第3金属元素の酸化膜または窒化膜を含む。第3金属元素は、上部電極44に含まれる第1金属元素および後述する導電プラグ64の密着膜66に含まれる第2金属元素よりイオン化傾向の大きい金属である。実施例1では、第3金属元素はアルミニウム(Al)であるとする。例えば、酸化抑制膜56は、厚さが50nm~100nm程度の酸化アルミニウム(Al)膜または窒化アルミニウム(Al)膜である。
下部電極40、強誘電体膜42、上部電極44、および酸化抑制膜56の側面は、連続していて、非連続な張り出し部分が形成されていない。下部電極40、強誘電体膜42、上部電極44、および酸化抑制膜56は、下部電極40から酸化抑制膜56に向かって連続的に幅が狭まっていてもよいし、ほぼ同じ幅となっていてもよい。
強誘電体キャパシタCaおよび酸化抑制膜56を覆って保護膜58が設けられている。保護膜58は、厚さが20nm~70nm程度であり、酸化アルミニウム(Al)、酸化マグネシウム(Mg)、窒化アルミニウム(Al)、または窒化マグネシウム(Mg)で形成されている。保護膜58は、強誘電体キャパシタCaへの水素および水分の侵入を抑制する機能を有する。
酸化抑制膜56と保護膜58は、同じ材料(例えばAl)で形成されていてもよいし、異なる材料(例えば酸化抑制膜56がAlで、保護膜58がMg)で形成されていてもよい。同じ材料とは、構成元素が同じ場合であり、組成比は異なっていてもよい。酸化抑制膜56と保護膜58が同じ材料(例えばAl)で形成されている場合、上部電極44の上面におけるAlの厚さは強誘電体キャパシタCaの側面におけるAlの厚さより厚くなる。例えば、上部電極44の上面におけるAlの厚さは、強誘電体キャパシタCaの側面におけるAlの厚さの1.5倍以上でもよいし、2.0倍以上でもよいし、2.5倍以上でもよい。
保護膜58上に、SiO等からなる層間絶縁膜60が設けられている。層間絶縁膜60の厚さは1000nm~1800nm程度である。層間絶縁膜60、保護膜58、および酸化抑制膜56を貫通して導電プラグ64が設けられている。導電プラグ64は、強誘電体キャパシタCaの上部電極44に接続されている。導電プラグ64は、層間絶縁膜60、保護膜58、酸化抑制膜56、および上部電極44の電極膜54に接する密着膜66と、密着膜66上に設けられた導電膜68と、を有する。密着膜66は、導電膜68と、層間絶縁膜60、保護膜58、酸化抑制膜56、および上部電極44の電極膜54と、の間の密着性を向上させる機能を有する。密着膜66は、第2金属元素を含んで形成されている。第2金属元素は、酸化抑制膜56に含まれる第3金属元素(Al)よりイオン化傾向が小さい金属である。実施例1では、第2金属元素はチタン(Ti)であるとする。例えば、密着膜66は、厚さが2nm~10nm程度であり、チタン(Ti)、窒化チタン(TiN)、またはTiとTiNの積層により形成されている。導電膜68は、例えばタングステン(W)で形成されている。
層間絶縁膜60上に、プレート線として機能する配線70が設けられている。配線70は、バリア膜72、配線膜74、およびバリア膜76が積層した積層構造を有する。バリア膜72、76は、例えばTiまたはTiNで形成されている。配線膜74は、例えばアルミニウム銅合金等の導電体で形成されている。配線70は導電プラグ64を介して強誘電体キャパシタCaの上部電極44に電気的に接続されている。
[製造方法]
図2(a)から図4(b)は、実施例1に係る半導体装置100の製造方法を示す断面図である。図4(b)は、図4(a)の領域Aの拡大図である。図2(a)のように、例えばP型シリコン基板である半導体基板10の表層部に、STI(shallow trench isolation)技術を用いて素子分離領域12を形成する。次いで、熱酸化法を用いて半導体基板10の表面にゲート絶縁膜14を形成するためのSiO膜を形成した後、CVD(chemical vapor deposition)法を用いてゲート電極Gを形成するためのポリシリコン膜を成膜する。その後、フォトリソグラフィ法およびエッチング法を用いてSiO膜及びポリシリコン膜をパターニングして、ゲート絶縁膜14およびゲート電極Gを形成する。
次いで、CVD法を用いてゲート電極Gを覆うSiO等の絶縁膜を成膜した後、この絶縁膜をエッチバックすることで、ゲート電極Gの側面を覆うサイドウォール16を形成する。次いで、ゲート電極Gおよびサイドウォール16をマスクとして用い、ソース領域Sおよびドレイン領域Dを形成するためのイオン注入を行う。その後、熱処理を行うことでソース領域Sおよびドレイン領域Dを構成するN型の不純物拡散領域を活性化させる。次いで、サリサイドプロセスを用いて、ソース領域S、ドレイン領域D、およびゲート電極Gの表面にコンタクト抵抗を低下させるためのシリサイド層18を形成する。これにより、半導体基板10にトランジスタTaが形成される。
図2(b)のように、CVD法を用いてSiN等の絶縁膜をトランジスタTaの表面に堆積してカバー膜20を形成する。次いで、CVD法を用いてカバー膜20上にSiO等の層間絶縁膜22を形成した後、CMP(chemical mechanical polish)法を用いて層間絶縁膜22の表面を平坦化する。次いで、フォトリソグラフィ法およびエッチング法を用いてソース領域Sおよびドレイン領域Dに達するコンタクトホールを層間絶縁膜22およびカバー膜20に形成する。次いで、コンタクトホールの側面および底面にスパッタリング法またはCVD法を用いてTi等の密着膜を形成した後、CVD法を用いてコンタクトホールをW等の導電膜で充填する。次いで、CMP法を用いて層間絶縁膜22上に堆積した余剰の密着膜および導電膜を除去することで、導電プラグ32、34を形成する。
図2(c)のように、CVD法を用いて層間絶縁膜22上にSiN等の絶縁膜を堆積してエッチストッパ膜24を形成する。次いで、CVD法を用いてエッチストッパ膜24上にSiO等の層間絶縁膜26を形成する。次いで、フォトリソグラフィ法およびエッチング法を用いて、層間絶縁膜26およびエッチストッパ膜24における配線38の形成領域にライン状の溝を形成する。次いで、ライン状の溝の側面および底面にスパッタリング法またはCVD法を用いてTi等の密着膜を形成した後、CVD法を用いてライン状の溝にW等の導電膜を充填する。次いで、CMP法を用いて層間絶縁膜26上に堆積した余剰の密着膜および導電膜を除去することで配線38を形成する。
次いで、CVD法を用いてSiN等の絶縁膜を層間絶縁膜26上に堆積して酸化抑制膜28を形成する。次いで、CVD法を用いてSiO等の絶縁膜を酸化抑制膜28上に堆積して緩衝膜30を形成する。次いで、フォトリソグラフィ法およびエッチング法を用いて緩衝膜30、酸化抑制膜28、層間絶縁膜26、およびエッチストッパ膜24を貫通して導電プラグ32に達するコンタクトホールを形成する。次いで、コンタクトホールの側面および底面にスパッタリング法またはCVD法を用いてTi等の密着膜を形成した後、CVD法を用いてコンタクトホールにW等の導電膜を充填する。次いで、CMP法を用いて緩衝膜30上に堆積した余剰の密着膜および導電膜を除去することで、導電プラグ36を形成する。導電プラグ36は、導電プラグ32に接続される。
図3(a)のように、緩衝膜30上にPVD(Physical Vapor Deposition)を用いて例えばTiNからなる密着膜46を成膜する。密着膜46上にPVD法を用いて例えばTiAlNからなる酸素バリア導電膜48を成膜する。酸素バリア導電膜48上にPVD法を用いて例えばIrからなる電極膜50を成膜する。電極膜50上にPVD法またはCVD法を用いて例えばPZTからなる強誘電体膜42を成膜する。その後、強誘電体膜42に対して酸素雰囲気下での熱処理である急速加熱処理を行う。これにより、強誘電体膜42において、余剰元素の脱離および酸化が生じ、強誘電体膜42の結晶化が完了する。次いで、強誘電体膜42上にPVD法を用いて例えばIrOからなる電極膜52を成膜する。電極膜52上にPVD法を用いて例えばIrからなる電極膜54を成膜する。電極膜54上にスパッタリング法を用いて例えばAlまたはAlからなる酸化抑制膜56を成膜する。
図3(b)のように、フォトリソグラフィ法およびエッチング法を用いて、酸化抑制膜56、電極膜54、電極膜52、強誘電体膜42、電極膜50、酸素バリア導電膜48、および密着膜46をパターニングする。これにより、密着膜46と酸素バリア導電膜48と電極膜50を含む下部電極40と、強誘電体膜42と、電極膜52と電極膜54を含む上部電極44と、を有する強誘電体キャパシタCaが形成される。強誘電体キャパシタCaを形成した後、エッチング等のプロセスダメージを取り除くために、強誘電体キャパシタCaに対して酸素雰囲気下での熱処理である回復アニール処理を行う。
図4(a)および図4(b)のように、CVD法またはPVD法を用いて、強誘電体キャパシタCaおよび酸化抑制膜56を覆うように、例えばAl、Mg、Al、またはMgからなる保護膜58を形成する。保護膜58上にCVD法を用いてSiOを主として含む層間絶縁膜60を形成する。その後、CMP法を用いて層間絶縁膜60の表面を平坦化する。次いで、フォトリソグラフィ法およびエッチング法を用いて、層間絶縁膜60、保護膜58、および酸化抑制膜56を貫通して強誘電体キャパシタCaの上部電極44に達するコンタクトホールを形成する。次いで、コンタクトホールの側面および底面にスパッタリング法を用いて例えばTi、TiN、またはTiとTiNの積層からなる密着膜66を形成する。その後、CVD法を用いてコンタクトホールにW等の導電膜68を充填する。次いで、CMP法を用いて層間絶縁膜60上に堆積した余剰の密着膜66および導電膜68を除去することで、導電プラグ64を形成する。
その後、図1のように、層間絶縁膜60の表面にバリア膜72、配線膜74、およびバリア膜76を積層する。次いで、フォトリソグラフィ法およびエッチング法を用いてこの積層膜をパターニングすることで配線70を形成する。配線70は、導電プラグ64を介して強誘電体キャパシタCaの上部電極44に電気的に接続される。以上の工程を経ることにより、実施例1の半導体装置100が形成される。
[比較例]
比較例に係る半導体装置は、上部電極44の上面に酸化抑制膜が設けられていない点で実施例1の半導体装置100と異なる。その他の構成は実施例1の半導体装置100と同じである。
図5(a)から図6(b)は、比較例に係る半導体装置の製造方法を示す断面図である。図6(b)は、図6(a)の領域Aの拡大図である。まず、実施例1の図2(a)から図2(c)に示した製造工程と同じ製造工程を実施する。その後、図5(a)のように、緩衝膜30上に、TiNからなる密着膜46、TiAlNからなる酸素バリア導電膜48、Irからなる電極膜50、およびPZTからなる強誘電体膜42を成膜する。その後、強誘電体膜42に対して酸素雰囲気下での熱処理である急速加熱処理を行う。次いで、強誘電体膜42上に、IrOからなる電極膜52、Irからなる電極膜54を成膜する。
図5(b)のように、フォトリソグラフィ法およびエッチング法を用いて、電極膜54、電極膜52、強誘電体膜42、電極膜50、酸素バリア導電膜48、および密着膜46をパターニングする。これにより、密着膜46と酸素バリア導電膜48と電極膜50を含む下部電極40と、強誘電体膜42と、電極膜52と電極膜54を含む上部電極44と、を有する強誘電体キャパシタCaが形成される。強誘電体キャパシタCaを形成した後、エッチング等のプロセスダメージを取り除くために、強誘電体キャパシタCaに対して酸素雰囲気下での熱処理である回復アニール処理を行う。この回復アニール処理において、電極膜54の上面は酸素雰囲気に曝されることになり、電極膜54の上面に酸化層55が形成される。酸化層55は例えば酸化イリジウム(IrO)層である。
図6(a)および図6(b)のように、強誘電体キャパシタCaを覆うように保護膜58を形成する。保護膜58上に層間絶縁膜60を形成する。次いで、フォトリソグラフィ法およびエッチング法を用いて、層間絶縁膜60および保護膜58を貫通して強誘電体キャパシタCaの上部電極44に達するコンタクトホールを形成する。次いで、コンタクトホールの側面および底面にスパッタリング法を用いてTi、TiN、またはTiとTiNの積層からなる密着膜66を形成する。その後、CVD法を用いてコンタクトホールにW等の導電膜68を充填する。次いで、CMP法を用いて層間絶縁膜60上に堆積した余剰の密着膜66および導電膜68を除去することで、導電プラグ64を形成する。
電極膜54の上面に電極膜54が酸化された酸化層55が形成されているため、導電プラグ64の密着膜66は酸化層55に接して形成されることになる。密着膜66はTi、TiN、またはTiとTiNの積層により形成され、電極膜54はIrにより形成されている。TiはIrに比べてイオン化傾向が大きいことから、密着膜66および導電膜68の製造工程における温度上昇によって、酸化層55に含まれる酸素が密着膜66に固相拡散し易くなる。密着膜66に酸素が拡散することで、密着膜66に含まれるTi(第2金属元素)の酸化物(TiO)または酸窒化物(TiON)からなる絶縁層65が導電プラグ64と電極膜54との間に部分的に形成されることがある。例えば、CVD法を用いて導電膜68を形成する場合、温度が400℃程度まで上昇することから、酸化層55に含まれる酸素が密着膜66に固相拡散し易くなる。
その後、図示は省略するが、実施例1の半導体装置100と同様に、層間絶縁膜60の表面にバリア膜72、配線膜74、およびバリア膜76を含む配線70を形成する。
比較例では、強誘電体キャパシタCaを形成した後の回復アニール処理によって上部電極44の電極膜54の上面に酸化層55が形成される。このため、電極膜54に接する導電プラグ64を形成するときの温度上昇によって、酸化層55の酸素が導電プラグ64の密着膜66に固相拡散する。これにより、密着膜66に含まれるTi(第2金属元素)の酸化物(TiO)または酸窒化物(TiON)からなる絶縁層65が形成される。導電プラグ64と電極膜54との間に絶縁層65が部分的に形成されることで、導電プラグ64と上部電極44との間のコンタクト抵抗が上昇してしまう。また、複数の半導体装置間において、導電プラグ64と上部電極44との間のコンタクト抵抗のばらつきが大きくなってしまう。
なお、導電プラグ64を形成するためのコンタクトホールを、酸化層55を除去するまで深くエッチングして形成したとしても、密着膜66は酸化層55の側面に接して形成される。このため、この場合でも、酸化層55の酸素が密着膜66に固相拡散し、密着膜66に含まれるTi(第2金属元素)の酸化物(TiO)または酸窒化物(TiON)からなる絶縁層65が形成されてしまいう。
これに対し、実施例1では、図3(a)および図3(b)のように、強誘電体キャパシタCaに対する回復アニール処理(熱処理)を行う前に、上部電極44の電極膜54の上面に接する酸化抑制膜56を形成している。このため、強誘電体キャパシタCaに対して回復アニール処理を行っても、電極膜54の上面が酸化されることが抑制される。酸化抑制膜56は、電極膜54に含まれるIr(第1金属元素)よりイオン化傾向の大きいAl(第3金属元素)の酸化膜または窒化膜である。イオン化傾向の大きい金属元素を含む膜は、イオン化傾向の小さい金属元素を含む膜に比べて、酸化が進行し易い。このため、酸化抑制膜56が緻密な膜でなく、回復アニール処理において酸素が内部に侵入するような場合でも、酸素はイオン化傾向の大きいAlを含む酸化抑制膜56に取り込まれ易く、電極膜54にまで到達することが抑制される。よって、電極膜54の上面が酸化されることが効果的に抑制される。
電極膜54の上面に酸化層が形成され難いことから、図4(b)のように、導電プラグ64と電極膜54との間に密着膜66に含まれるTi(第2金属元素)の酸化物または酸窒化物からなる絶縁層が形成されることが抑制される。よって、導電プラグ64と上部電極44との間のコンタクト抵抗の上昇、および、複数の半導体装置100間におけるコンタクト抵抗のばらつき、を抑えることができる。
図4(b)のように、導電プラグ64の密着膜66は、酸化抑制膜56の側面に接して形成される。酸化抑制膜56は、密着膜66に含まれるTi(第2金属元素)よりイオン化傾向の大きいAl(第3金属元素)の酸化膜または窒化膜である。このため、酸化抑制膜56に含まれる酸素は、イオン化傾向の小さいTiを含む密着膜66には拡散し難い。よって、密着膜66が酸化抑制膜56に接して形成されても、密着膜66に含まれるTi(第2金属元素)の酸化物または酸窒化物からなる絶縁膜が形成されることが抑制される。
以上のように、実施例1によれば、強誘電体キャパシタCaの上部電極44の上面に接して酸化抑制膜56が設けられている。酸化抑制膜56を貫通し、酸化抑制膜56と上部電極44とに接する密着膜66と密着膜66上の導電膜68とを含む導電プラグ64が設けられている。酸化抑制膜56は、上部電極44に含まれるIr(第1金属元素)および密着膜66に含まれるTi(第2金属元素)よりイオン化傾向の大きいAl(第3金属元素)の酸化膜(Al)または窒化膜(Al)を含む。これにより、上述したように、導電プラグ64と上部電極44との間に密着膜66に含まれるTi(第2金属元素)の酸化物または酸窒化物からなる絶縁膜が形成されることが抑制される。よって、導電プラグ64と上部電極44との間のコンタクト抵抗の上昇、および、複数の半導体装置100間におけるコンタクト抵抗のばらつき、を抑制することができる。
また、実施例1では、上部電極44はイリジウム(Ir)を含む。Irは、酸化されても導電性を有する点で有利であり、触媒作用が比較的弱いために強誘電体膜42の特性が劣化し難い。また、酸化イリジウムから強誘電体膜42に酸素が供給されるため、強誘電体キャパシタCaの特性の劣化を抑制できる。密着膜66はチタン(Ti)を含む。これにより、導電膜68と、上部電極44および酸化抑制膜56と、の間の密着性を良好にすることができる。
また、実施例1では、酸化抑制膜56は、アルミニウム(Al)の酸化膜(Al)または窒化膜(Al)を含む。これにより、導電プラグ64と上部電極44との間に密着膜66に含まれるTi(第2金属元素)の酸化物または酸窒化物からなる絶縁膜の形成が抑制できることに加え、水素等が強誘電体キャパシタCaに侵入することを抑制できる。なお、酸化抑制膜56は、アルミニウム(Al)の酸化膜(Al)または窒化膜(Al)に代えて、マグネシウム(Mg)の酸化膜(Mg)または窒化膜(Mg)を含んでいてもよい。この場合でも、導電プラグ64と上部電極44との間に密着膜66に含まれるTi(第2金属元素)の酸化物または酸窒化物からなる絶縁膜の形成が抑制できることに加え、水素等が強誘電体キャパシタCaに侵入することを抑制できる。なお、酸化抑制膜56は、Al、Al、Mg、およびMgのうちの少なくとも2つの層の積層膜であってもよい。
また、実施例1において、酸化抑制膜56と保護膜58は、同じ材料(例えばAl等)で形成されていてもよい。この場合、強誘電体キャパシタCaの上面におけるAlの厚さは、強誘電体キャパシタCaの側面におけるAlの厚さより厚くなる。このように、強誘電体キャパシタCaの上面におけるAlの厚さが厚くなることで、強誘電体キャパシタCaに水素等が侵入することを効果的に抑制できる。
また、実施例1において、酸化抑制膜56と保護膜58は、互いに異なる材料(例えば酸化抑制膜56がAlで、保護膜58がAlまたはMg等)で形成されていてもよい。この場合、酸化抑制膜56と保護膜58各々の材料の選択性が広がる。
なお、実施例1において、上部電極44はIrを含んで形成される場合を例に示したが、この場合に限られず、例えば白金(Pt)等を含んで形成される場合でもよい。密着膜66はTiを含んで形成される場合を例に示したが、密着としての機能を発揮できればその他の材料である場合でもよく、例えばクロム(Cr)等を含んで形成されてもよい。酸化抑制膜56は、上部電極44に含まれる第1金属元素および密着膜66に含まれる第2金属元素よりもイオン化傾向の大きい第3金属元素の酸化膜または窒化膜を含んで形成されればよく、AlまたはMgの酸化膜または窒化膜以外であってもよい。
実施例2に係る半導体装置は、酸化抑制膜56に窒化イリジウム(IrN)膜を用いた点で実施例1の半導体装置100と異なる。その他の構成は実施例1と同じであるため図示および説明を省略する。実施例2に係る半導体装置は、酸化抑制膜56としてIrN膜を成膜する以外は、図2(a)から図4(b)に示した実施例1に係る半導体装置100の製造方法と同じ方法により形成される。
ここで、IrN膜とIr膜の酸化特性を評価した実験について説明する。実験には以下の試料1、2を用いた。
試料1:酸化マグネシウム(MgO)基板上に密着膜としてのチタン(Ti)を介して厚さ5nmの窒化イリジウム(IrN)膜を形成
試料2:酸化マグネシウム(MgO)基板上に密着膜としてのチタン(Ti)膜を介して厚さ5nmのイリジウム(Ir)膜を形成
上記の試料1、2を、温度が400℃、圧力が1Torrで、酸素の割合が10%の酸素とアルゴンが混合した雰囲気中に3分間放置し、Ir膜およびIrN膜の酸化量を調査した。その後、温度を500℃に上げて3分間放置した後のIr膜およびIrN膜の酸化量を調査し、更に温度を600℃に上げて3分間放置した後のIr膜およびIrN膜の酸化量を調査した。酸化量の調査はX線光電子分光法(XPS)を用いて行った。
図7は、試料1、2に対して行った酸化の調査結果を示す図である。図7の横軸は温度であり、縦軸はIrN膜およびIr膜に対するIrO膜の体積割合である。図7に示すように、IrN膜は、Ir膜に比べて、酸化し難いことが分かる。すなわち、IrN膜は、酸素拡散の抑制効果が高いことが言える。
このため、実施例2では、酸化抑制膜56に窒化イリジウム(IrN)膜を用いている。これにより、強誘電体キャパシタCaに対して回復アニール処理を行っても、酸化抑制膜56は酸素拡散を抑制する効果が高いことから、酸素が電極膜54にまで到達することが抑制される。よって、電極膜54の上面が酸化されることが抑制され、その結果、導電プラグ64と電極膜54との間に密着膜66に含まれるTi(第2金属元素)の酸化物または酸窒化物からなる絶縁層が形成されることが抑制される。これにより、導電プラグ64と上部電極44との間のコンタクト抵抗の上昇、および、複数の半導体装置間におけるコンタクト抵抗のばらつき、を抑制することができる。また、密着膜66は酸化抑制膜56の側面に接して形成されるが、酸化抑制膜56は窒化イリジウム(IrN)膜であることから、酸化抑制膜56から密着膜66への酸素の拡散が抑制される。よって、この点においても、密着膜66に含まれるTi(第2金属元素)の酸化物または酸窒化物からなる絶縁膜が形成されることが抑制される。
なお、実施例2においても、実施例1と同じく、上部電極44はIrを含んで形成される場合に限られず、例えば白金(Pt)等を含んで形成される場合でもよい。密着膜66はTiを含んで形成される場合に限られず、例えばクロム(Cr)等を含んで形成されてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 半導体基板
40 下部電極(第1電極)
42 強誘電体膜
44 上部電極(第2電極)
46 密着膜
48 酸素バリア導電膜
50、52、54 電極膜
56 酸化抑制膜
58 保護膜
60 層間絶縁膜
64 導電プラグ
65 絶縁層
66 密着膜
68 導電膜
100 半導体装置
Ca 強誘電体キャパシタ
G ゲート電極
S ソース領域
D ドレイン領域
Ta トランジスタ

Claims (8)

  1. 第1電極と、前記第1電極上に設けられた強誘電体膜と、前記強誘電体膜上に設けられた第2電極と、を有する強誘電体キャパシタと、
    前記第2電極の上面に接して設けられた酸化抑制膜と、
    前記酸化抑制膜を貫通し、前記酸化抑制膜と前記第2電極とに接する密着膜と前記密着膜上の導電膜とを含む導電プラグと、を備え、
    前記第2電極は第1金属元素を含み、
    前記密着膜は第2金属元素を含み、
    前記酸化抑制膜は前記第1金属元素および前記第2金属元素よりイオン化傾向の大きい第3金属元素の酸化膜または窒化膜、若しくは、窒化イリジウム膜を含む、半導体装置。
  2. 前記第1金属元素はイリジウムであり、
    前記第2金属元素はチタンである、請求項1に記載の半導体装置。
  3. 前記酸化抑制膜は前記第3金属元素の酸化膜または窒化膜を含む絶縁膜である、請求項1または2に記載の半導体装置。
  4. 前記第3金属元素は、アルミニウムまたはマグネシウムである、請求項1から3のいずれか一項に記載の半導体装置。
  5. 前記強誘電体キャパシタおよび前記酸化抑制膜を覆う保護膜を備え、
    前記酸化抑制膜と前記保護膜は、前記第3金属元素の酸化膜または前記第3金属元素の窒化膜であって同じ材料により形成され、
    前記第3金属元素の酸化膜または前記第3金属元素の窒化膜は、前記強誘電体キャパシタの上面における厚さが前記強誘電体キャパシタの側面における厚さよりも厚い、請求項1から4のいずれか一項に記載の半導体装置。
  6. 前記強誘電体キャパシタおよび前記酸化抑制膜を覆う保護膜を備え、
    前記酸化抑制膜と前記保護膜は、前記第3金属元素の酸化膜または前記第3金属元素の窒化膜であって互いに異なる材料により形成されている、請求項1から4のいずれか一項に記載の半導体装置。
  7. 前記酸化抑制膜は窒化イリジウム膜である、請求項1または2に記載の半導体装置。
  8. 第1電極となる膜を成膜する工程と、
    前記第1電極となる膜上に強誘電体膜を成膜する工程と、
    前記強誘電体膜上に第2電極となる膜を成膜する工程と、
    前記第2電極となる膜の上面に接する酸化抑制膜を成膜する工程と、
    前記第1電極となる膜と前記強誘電体膜と前記第2電極となる膜と前記酸化抑制膜とをパターニングして、前記第1電極と前記強誘電体膜と前記第2電極とを有する強誘電体キャパシタを形成する工程と、
    前記強誘電体キャパシタに対して酸素雰囲気下で熱処理をする工程と、
    前記熱処理の後、前記酸化抑制膜を貫通し、前記酸化抑制膜と前記第2電極とに接する密着膜と前記密着膜上の導電膜とを含む導電プラグを形成する工程と、を備え、
    前記第2電極は第1金属元素を含み、前記密着膜は第2金属元素を含み、前記酸化抑制膜は前記第1金属元素および前記第2金属元素よりイオン化傾向の大きい第3金属元素の酸化膜または窒化膜、若しくは、窒化イリジウム膜を含む、半導体装置の製造方法。
JP2021205828A 2021-12-20 2021-12-20 半導体装置および半導体装置の製造方法 Pending JP2023091207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021205828A JP2023091207A (ja) 2021-12-20 2021-12-20 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021205828A JP2023091207A (ja) 2021-12-20 2021-12-20 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023091207A true JP2023091207A (ja) 2023-06-30

Family

ID=86941856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021205828A Pending JP2023091207A (ja) 2021-12-20 2021-12-20 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2023091207A (ja)

Similar Documents

Publication Publication Date Title
JP6287278B2 (ja) 半導体装置及びその製造方法
KR100423906B1 (ko) 강유전성 메모리 장치 및 그 제조방법
JPH1154718A (ja) 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
KR20020013154A (ko) 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
KR100273689B1 (ko) 반도체메모리장치및그제조방법
US7102189B2 (en) Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture
JP4893304B2 (ja) 半導体装置及びその製造方法
JP2006261483A (ja) 強誘電体キャパシタ及びその製造方法
JP2003086771A (ja) 容量素子、半導体記憶装置及びその製造方法
JP2006310637A (ja) 半導体装置
JP2010225928A (ja) 半導体記憶装置及びその製造方法
JP2005057103A (ja) 半導体装置及びその製造方法
JP3906215B2 (ja) 半導体装置
JP2006339498A (ja) 立体構造を有する容量素子
US20090256259A1 (en) Semiconductor device and method for manufacturing the same
JP2006302976A (ja) 半導体装置及びその製造方法
JP4375561B2 (ja) 半導体記憶装置及びその製造方法
JP2023091207A (ja) 半導体装置および半導体装置の製造方法
JP2023112910A (ja) 半導体装置および半導体装置の製造方法
JP2005129852A (ja) 半導体装置
JP4649899B2 (ja) 半導体記憶装置およびその製造方法
JP7512100B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002314047A (ja) 半導体装置及びその製造方法
JP2010141143A (ja) 半導体装置及びその製造方法
KR100465832B1 (ko) 강유전체 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240201