JP2004207268A - 半導体装置、および、その製造方法 - Google Patents
半導体装置、および、その製造方法 Download PDFInfo
- Publication number
- JP2004207268A JP2004207268A JP2002370948A JP2002370948A JP2004207268A JP 2004207268 A JP2004207268 A JP 2004207268A JP 2002370948 A JP2002370948 A JP 2002370948A JP 2002370948 A JP2002370948 A JP 2002370948A JP 2004207268 A JP2004207268 A JP 2004207268A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- semiconductor device
- electrode
- opening
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
- H01L2224/02126—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置1は、複数の外部接続用の電極2と、電極2に接続される導電部3と、電極2と導電部3とを接続するための開口部を有するとともに、導電部3上に設けられた保護膜4とを備える。保護膜4は、絶縁性弾性体で形成されており、かつ、電極2毎に分離した状態で形成される。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、各種の電子機器に搭載または内蔵される半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、小型携帯電子機器の分野では、内部に搭載される電子部品の小型化、高機能化、および高密度実装化が図られている。また、半導体チップを収納するパッケージにおいても、より小型のものが求められている。そして、半導体チップのサイズと等しいかほぼ等しいサイズを有する、表面型のチップサイズパッケージ(以下、CSPと称する)等のICパッケージ(半導体装置)が開発され、このCSPも小型実装部品の一つとなっている。また、ウエハの状態でパッケージングを行うウエハレベルCSP(半導体装置)も、小型実装部品の一つとなりつつある。図8は、一般的なウエハレベルCSPのウエハ状態を示した説明図である。
【0003】
これらCSPと呼ばれるものの多くの半導体装置は、いわゆるボールグリッドアレイ(BGA)の一種とされており、外部接続用端子としてパッケージの表面に、ハンダ等で形成された球形の金属ボールを備えており、この金属ボールを介して実装基板に実装される。
【0004】
また、半導体チップの電極部に、ハンダ等で形成したバンプと呼ばれる球形の金属ボールを備えるフリップチップと呼ばれるものもあるが、構造体に外部接続用端子として突起電極、つまり金属ボールが設けられている点では上記CSPと同じ構成をしている。
【0005】
上記ウエハレベルCSPの一種について、図9〜図12を基に説明する。なお、図9〜図11には、上記ウエハレベルCSPの基本的な構造を示し、図12には、さらに実装時の信頼性を向上させた進化型のウエハレベルCSPを示す。また、以下では、ウエハレベルCSPを半導体装置と称する。
【0006】
図9は半導体チップの主面側から視た従来の半導体装置の平面図であり、図10は図9のD−D線矢視断面図である。また、図11は図10のE部の拡大図である。
【0007】
半導体装置50は、詳細については後述するが、図9に示すとおり、複数の電極端子52…、この電極端子52…のそれぞれに接続される再配線53…、および、この再配線53…を保護するための保護膜54を有している。また、図10に示すとおり、半導体装置50は、上記再配線53に関して、電極端子52…と反対側に半導体チップ60を備えている。
【0008】
ここで、上記保護膜54は、ポリイミド、ポリベンゾオキサゾール(PBO)、ベンゾシクロブテン(BCB)等の材料で形成される。なお、上記ポリベンゾオキサゾール(PBO)の縦弾性係数は、一例として約3000MPa、ベンゾシクロブテン(BCB)の縦弾性係数は、一例として約2300MPaである。
【0009】
また、上記半導体チップ60は、図11に示すとおり、基板51の主面に複数の電極56が形成されるとともに、各電極56のそれぞれを完全に塞がないように、電極56の一部の領域が絶縁膜57で覆われて形成されている。ここで、上記絶縁膜57は、例えば酸化膜や窒化膜で形成されており、更にポリイミド等の絶縁膜を付加して形成されている場合もある。
【0010】
上記半導体チップ60上には、上記再配線53が、下地であるシード層55を介して形成されている。また、上記保護膜54は、再配線53の一部を塞がないような開口部を有している。さらに、上記電極端子52、例えばハンダボールが、外部の接続端子等と接続できるように、上記開口部に設けられている。
【0011】
図12は、図9〜図11で説明した半導体装置に工夫を加えたものであり、半導体チップの主面側から視た半導体装置の断面図のみ示している。また、この図12に示す半導体装置は、特開2001−291733号公報に開示された半導体装置110である。
【0012】
半導体チップ100は、基板101の主面に複数の電極(接続パッド)102が形成されるとともに、各電極102を完全に塞がないように、各電極102の一部の領域が絶縁膜103で覆われている。ここで、上記絶縁膜103は、例えば酸化膜で形成されている。そして、上記半導体チップ100上に、下地をシード層(図示せず)とする再配線105が形成されている。
【0013】
ここまでの説明は、図9〜図11を基に説明した半導体装置の構成と基本的に同じである。異なる点は、再配線105と、上記電極端子52に相当する電極端子124(ハンダボール等)との間に、銅等の金属をめっき処理により成長させて形成された、ピラーまたはポストと呼ばれる複数の電極106と、この複数の電極106どおしの間を充填する、エポキシ系樹脂等で形成された厚膜の絶縁体107とを有する点である。
【0014】
また、上記電極106は、下部電極106aと上部電極106bとで構成されている。上記電極106の形成に際しては、先に下部電極106aを形成し、下部電極106aを含む半導体チップ100上に絶縁体107を形成する。そして、絶縁体107の上面側を研磨することにより下部電極106aの上面を露出させ、露出させた部分に上部電極106bを形成する。これにより、キノコ状の電極106が完成する。
【0015】
さらに、上部電極106b上に金属ボール(例えば、ハンダで形成されたハンダボール)を載せて、金属ボールをリフロー(ハンダペーストまたはフラックスで溶着)させることにより外部接続端子となる電極端子124を形成し、その後、ダイシングによりウエハから各半導体チップ単位に個片化することで半導体装置110が完成する。
【0016】
図12に示す半導体装置110は、図9〜図11に示した半導体装置50や、下部電極106aの上に単純に金属ボールを載せた構造の半導体装置と比較して、金属ボールとその下地の金属との接合面積、つまり電極端子124と電極106との接合部分の面積を大きくすることができ、接合信頼性の向上が図られる。
【0017】
より詳しくは、金属ボールの溶融・凝固を利用した半導体装置を外部の回路基板に実装する場合に、この半導体装置と外部の回路基板との熱膨張係数の違いから生じるハンダボール(電極端子124)の取り付け部分における応力の集中を緩和することができる。また、上記のように応力の集中を緩和できることにより、上記半導体装置110の振動や曲げ等機械的ストレスによって生ずる接合部分の破断を防止できる。それゆえ、上記半導体装置110を外部の回路基板への実装した際における、半導体装置110自体の信頼性や半導体装置と外部の回路基板とからなる回路基板の信頼性を高めることができる。
【0018】
【特許文献1】
特開2001−291733号公報(公開日:平成13年10月19日)
【0019】
【発明が解決しようとする課題】
しかしながら、上記の半導体装置110では、応力分散による実装時の信頼性の向上は認められるが、上記電極端子124と電極106との接合部分における領域の面積の増大により応力を分散させるには限界がある。つまり、上記接合部分に加わる応力は上記面積の増大分緩和されるが、依然として、接合部分にはある程度の大きな応力が加わることになる。
【0020】
また、上記の半導体装置110では、比較的硬質なエポキシ系の樹脂で形成された絶縁体107上に上部電極106bが固定されて形成されているため、半導体装置110を外部の回路基板に実装し、上記接合部分に応力が生じた場合でも、上部電極106bの基板101に対する配置位置の変位はほとんど生じない。一方、上記電極端子124は、上記応力により形状が変形した状態で、外部回路基板と接合されることになる。このように、上記半導体装置110では、主として、電極端子124の変形で、上記外部の回路基板との接合を図っている。したがって、上記電極端子124自体にも大きな応力が加わった状態となる。
【0021】
本発明は、上記の問題点を解決するためになされたものであって、その目的は、外部の回路基板への実装後の熱ストレスに対して、および、実装後の機械的な衝撃に対して、実装時の装置の信頼性を向上させることが可能な半導体装置を提供することである。
【0022】
【課題を解決するための手段】
本発明の半導体装置は、上記の課題を解決するために、複数の外部接続用の電極と、前記電極に接続される導電部と、前記電極と前記導電部とを接続するための開口部を有するとともに、前記導電部上に設けられた保護膜とを備え、前記保護膜は、絶縁性弾性体で形成されており、かつ、前記電極毎に分離した状態で形成されていることを特徴としている。
【0023】
上記の発明によれば、上記保護膜は、弾力性のある材質で形成されている。
【0024】
ここで、上記半導体装置を外部の回路基板に実装する場合には、一般に、リフロー装置を用いて、まず、半導体装置と外部の回路基板とを一定範囲の温度(例えば230℃〜260℃)まで加熱し、上記外部接続用の電極(以下、外部接続用電極と称する)の先端部(導電部と反対側の部位で、例えばハンダで形成されたハンダボール部)を溶解させ、半導体装置と外部の回路基板とを溶着させる。その後は、上記リフロー装置内で、常温の状態(例えば25℃)にまで冷却される。
【0025】
上記のように半導体装置を外部の回路基板へ実装する場合には、半導体装置および外部の回路基板ともに膨張した状態にて、上記先端部と上記外部の回路基板の接続部との接合がなされる。ここで、半導体装置の膨張係数と、外部の回路基板の膨張係数とは、その組成からして互いに異なる。それゆえ、接合した両者を常温の状態に戻した場合には、半導体装置の外部接続用電極や、外部の回路基板との接続部に大きな応力が生じることとなる。
【0026】
とりわけ、上記保護膜が硬質な材料で形成されている場合には、半導体装置の外部接続用電極の先端部に特に大きな応力が作用する。つまり、上記外部接続用電極の側面部が硬質な材料で強固に固定されるために、外部接続用電極における先端部を除いた部分(外部接続用電極の一部分)が歪むことができず、先端部が大きな応力を受けて歪むことになる。それゆえ、外部の回路基板に実装した際に、この先端部や上記接続部に金属疲労が生じやすくなり、装置の信頼性が低下する。
【0027】
しかしながら、上記保護膜を弾性体で形成することにより、外部接続用電極における先端部を除いた部分についても歪むことが可能となる。つまり、外部接続用電極における先端部を除いた部分は、伸縮可能な材質で固定されているため歪み易くなる。それゆえ、先端部に作用している応力を軽減することが可能となる。
【0028】
また、上記保護膜は、前記外部接続用電極毎に分離した状態で形成されている。つまり、上記保護膜が外部接続用電極毎に独立して設けられている。
【0029】
このため、上記保護膜は、他の外部接続用電極に対応して備えられた別の保護膜の変位による影響を被らない。つまり、上記保護膜は、この保護膜に対応する外部接続用電極の変位にのみ影響を受けて変形し、前記外部接続用電極と前記他の外部接続用電極とが保護膜を介して互いに力を及ぼすことはない。
【0030】
したがって、外部接続用電極における先端部を除いた部分は、他の保護膜の変位による外力を受けることがなくなり、歪み易くなる。それゆえ、先端部に作用している応力を軽減することができる。
【0031】
以上により、外部の回路基板への実装後の熱ストレスに対して、および、実装後の機械的な衝撃に対して、従来の半導体装置よりも実装時の信頼性を向上させることが可能な半導体装置を提供することができる。
【0032】
また、本発明の半導体装置は、上記の半導体装置において、前記電極は、前記導電部側の第1電極部と、前記第1電極部に対して前記導電部と反対側の第2電極部とからなり、前記第1電極部は、前記開口部から前記保護膜上に広がった傘状の形状部を有し、前記傘状の形状部の表面が前記第2電極部との接合面となっていることを特徴としている。
【0033】
上記の発明によれば、上記第1電極部は、上記開口部から保護膜上に広がった傘状の形状部を有し、この傘状の形状部の表面が前記第2電極部との接合面となっている。
【0034】
ところで、例えば、チップサイズパッケージ型の外部接続用電極(電極端子)は、一般に、上記導電部に接続された導電性の金属部にハンダボール等を溶着させることにより形成される。つまり、この外部接続用電極は、金属部(第1電極部)とハンダボール部(第2電極部)とにより構成される。
【0035】
本発明では、上記の構成により、第1電極部と第2電極部との接合面の面積を大きくすることができる。それゆえ、上記第1電極部と第2電極部との接合面に加わる応力を小さくすることができる。
【0036】
また、本発明の半導体装置は、上記の半導体装置において、前記保護膜は、スクリーン印刷が可能な流動性の熱硬化型ペースト材を加熱することにより形成されることを特徴としている。
【0037】
上記の発明によれば、上記保護膜は、スクリーン印刷が可能な流動性の熱硬化型のペースト材を用いて形成されている。
【0038】
したがって、簡単に、所望の形状の保護膜を形成することができる。
【0039】
また、本発明の半導体装置は、上記の半導体装置において、前記保護膜の縦弾性係数は、20MPa以上100MPa以下の範囲内であることを特徴としている。
【0040】
上記の発明によれば、上記保護膜の縦弾性係数は、20MPa以上100MPa以下の範囲内である。
【0041】
したがって、外部接続用電極における先端部を除いた部分が歪み易くなる。それゆえ、先端部に作用している応力を軽減することが可能となる。
【0042】
また、本発明の半導体装置は、上記の半導体装置において、前記保護膜は、シリコン変成型合成ゴムからなることを特徴としている。
【0043】
上記の発明によれば、上記保護膜は、シリコン変成型合成ゴムで形成されている。
【0044】
したがって、特殊な材料を用いることなく、上記保護膜を形成することができる。
【0045】
また、本発明の半導体装置は、上記の半導体装置において、前記導電部と前記保護膜との間には、さらに、他の保護膜が備えられていることを特徴としている。
【0046】
上記の発明によれば、上記導電部は、さらに他の保護膜により保護されている。
【0047】
したがって、他の保護膜が設けられていない場合よりも、上記導電部をより一層保護することができる。例えば、上記他の保護膜を耐湿性に優れた材質で形成することにより半導体装置の信頼性を、さらに向上することができる。
【0048】
本発明の半導体装置の製造方法は、上記の課題を解決するため、複数の外部接続用の電極と前記電極に接続される導電部とを接続するための開口部を有する絶縁性の保護膜であって、かつ、前記導電部上に設けられた絶縁性の保護膜を備えた半導体装置の製造方法において、前記保護膜を、前記導電部毎に分離して形成し、かつ、絶縁性弾性体で形成する保護膜形成工程を備えることを特徴としている。
【0049】
上記の方法によれば、上記保護膜形成工程により、保護膜が、前記導電部毎に分離して形成され、かつ、絶縁性弾性体で形成される。
【0050】
ここで、上記半導体装置を外部の回路基板に実装する場合には、一般に、リフロー装置を用いて、まず、半導体装置と外部の回路基板とを一定範囲の温度(例えば230℃〜260℃)まで加熱し、上記外部接続用電極の先端部(導電部と反対側の部位で、例えばハンダで形成されたハンダボール部)を溶解させ、半導体装置と外部の回路基板とを溶着させる。その後は、上記リフロー装置内で、常温の状態(例えば25℃)にまで冷却される。
【0051】
上記のように半導体装置を外部の回路基板へ実装する場合には、半導体装置および外部の回路基板ともに膨張した状態にて、上記先端部と上記外部の回路基板の接続部との接合がなされる。ここで、半導体装置の膨張係数と、外部の回路基板の膨張係数とは、その組成からして互いに異なる。それゆえ、接合した両者を常温の状態に戻した場合には、半導体装置の外部接続用電極や、外部の回路基板との接続部に大きな応力が生じることとなる。
【0052】
とりわけ、上記保護膜が硬質な材料で形成されている場合には、半導体装置の外部接続用電極の先端部に特に大きな応力が作用する。つまり、上記外部接続用電極の側面部が硬質な材料で強固に固定されるために、外部接続用電極における先端部を除いた部分(外部接続用電極の一部分)が歪むことができず、先端部が大きな応力を受けて歪むことになる。それゆえ、外部の回路基板に実装した際に、この先端部や上記接続部に金属疲労が生じやすくなり、装置の信頼性が低下する。
【0053】
しかしながら、上記の保護膜を、上記保護膜形成工程で示したように、弾性体で形成することにより、外部接続用電極における先端部を除いた部分についても歪むことが可能となる。つまり、外部接続用電極における先端部を除いた部分は、伸縮可能な材質で固定されているため、歪み易くなる。それゆえ、先端部に作用している応力を軽減することが可能となる。
【0054】
また、上記保護膜は、前記外部接続用電極毎に分離した状態で形成されている。つまり、上記保護膜が外部接続用電極毎に独立して設けられている。このため、上記保護膜は、他の外部接続用電極に対応して備えられた別の保護膜の変位による影響を被らない。つまり、上記保護膜は、この保護膜に対応する外部接続用電極の変位にのみ影響を受けて変形し、前記外部接続用電極と前記他の外部接続用電極とが保護膜を介して互いに力を及ぼすことはない。それゆえ、外部接続用電極における先端部を除いた部分は、他の保護膜の変位による外力を受けることがなくなり、歪み易くなる。それゆえ、先端部に作用している応力を軽減することが可能となる。
【0055】
以上により、外部の回路基板への実装後の熱ストレスに対して、および、実装後の機械的な衝撃に対して、従来の半導体装置よりも実装時の信頼性を向上させることが可能な半導体装置の製造方法を提供することができる。
【0056】
なお、上記保護膜の形成にあたっては、例えば、スクリーン印刷法を用いることができる。
【0057】
また、本発明の半導体装置の製造方法は、上記の半導体装置の製造方法において、前記保護膜形成工程の前に、前記導電部を保護する他の保護膜を形成する工程を備えていることを特徴としている。
【0058】
上記の方法によれば、上記導電部は、さらに他の保護膜により保護されている。
【0059】
したがって、上記の方法によれば、他の保護膜が設けられていない場合よりも、上記導電部をより一層保護することができる。例えば、上記他の保護膜を耐湿性に優れた材質で形成することにより半導体装置の信頼性を、さらに向上することができる。
【0060】
【発明の実施の形態】
本発明の実施の形態につき図1〜図7に基づいて説明すれば、以下の通りである。
【0061】
図2は本発明の実施の形態に係る、半導体チップの主面側、つまり後述する電極端子2を取り付けた側から視た半導体装置1の平面図である。また、図1は図2のA−A線矢視断面図である。図3は図1のB部の拡大図である。
【0062】
半導体装置1は、詳細については後述するが、図2に示すとおり、複数の電極端子(第2電極部)2…、前記電極端子2…のそれぞれに接続される再配線(導電部)3…、この再配線3…を保護するための保護膜(絶縁性の保護膜)4、絶縁膜(絶縁層)5、および、電極となる導電性のキノコ状の金属部(第1電極部)6を有している。また、図1に示すとおり、半導体装置1は、上記再配線3に関して、電極端子2…と反対側に半導体チップ20を備えている。なお、前記電極端子2と、この電極端子2に対応する金属部6とをあわせて、外部接続用の電極と称する。
【0063】
また、上記半導体チップ20は、図3に示すとおり、基板7の主面に複数の電極パッド8(図3では、1つの電極パッド8のみを表示)が形成されるとともに、各電極パッド8のそれぞれを完全に塞がないように、電極パッド8の一部の領域が上記絶縁膜5で覆われて形成されている。より詳しくは、上記絶縁膜5は、電極パッド8の一部を塞がないような開口部(第1開口部)5aを有している。ここで、上記絶縁膜5は、例えば酸化膜や窒化膜で形成されており、更にポリイミド等の絶縁膜を付加して形成されている場合もある。
【0064】
上記半導体チップ20上には、上記再配線3が、下地であるシード層(金属シード層)9を介して形成されている。より詳しくは、電極パッド8の一部の領域と絶縁膜5の一部の領域との上にシード層9が形成され、このシード層9の一部の領域上に再配線3が形成されている。
【0065】
また、本発明の特徴である上記保護膜4は、上記再配線3を覆うように形成されている。また、上記保護膜4は、再配線3の一部を塞がないような開口部(第3開口部)4aを有している。さらに、図示しているように、保護膜4は、再配線3の一部の領域とシード層9の一部の領域との上に形成されている。
【0066】
さらに、上記金属部6は、上記開口部4aを完全に充填し、かつ、開口部4aから溢れて保護膜4上の一部領域に広がったような形状、つまりキノコ状の形状に形成されている。また、上記電極端子2(例えばハンダボール)が、外部の接続端子等と接続できるように、上記金属部6上に設けられている。
【0067】
次に、本発明に係る半導体装置の製造方法を、図4(a)〜図4(p)を基に説明する。
【0068】
まず、図4(a)に示すように、上記基板7の主面側において複数の電極パッド8が露出し、かつ、表面が上記絶縁膜5で覆われた半導体チップ20を準備する。なお、この時点および以下に示す図4(p)に至る時点までは、半導体チップが製造される状態、つまり図11に示したような半導体チップが切断されず複数個連なった状態(いわゆる、ウエハ状態)でプロセスは進行するが、図4(a)〜図4(p)はウエハのある一箇所の半導体チップについてのみ図示するものとする。
【0069】
次に、図4(b)に示すように、スパッタリング装置でウエハ全面にチタンタングステンス(TiW)を0.1〜0.3μmの厚みに形成し、その上に銅を0.1〜0.3μmの厚みで蒸着させることにより、シード層9を形成する。その後、さらにシード層9上に、スピンコータで感光性レジスト(例えば、東京応化工業(株)製PMERシリーズの感光性レジスト)を塗布し、感光性レジスト層(第1感光性レジスト層)10を形成する。
【0070】
その後、図4(c)に示すとおり、上記感光性レジスト層10にマスキングを施し、露光および現像処理により所定の部分を除去する。なお、この時、感光性レジスト層10の膜厚は10〜20μmとなっている。この所定の部分を除去した際に形成される開口部を第2開口部と称する。
【0071】
次に、図4(d)に示すとおり、上記シード層9を電極とした電解めっきにより、感光性レジスト層10を除去した部分に再配線3を形成する。より詳しくは、上記感光体レジスト層10を除去したシード層9上に、銅、ニッケル、および、金を用いて、この順番で連続めっきする。ここでは、銅を4〜8μmの膜厚で形成し、続いてニッケルを4〜8μmの膜厚で形成し、さらに続いて金を0.05〜0.15μmの膜厚で形成するものとする。なお、上記再配線3を形成する工程では、上記電極パッド8の直上のみに再配線を形成し、以後に形成される金属部6が電極パッド8の直上となるような配置とすることもできる。
【0072】
次に、図4(e)に示すとおり、図4(c)でシード層9上に残した感光性レジスト10を剥離液で完全に除去する。その後、図4(f)に示すとおり、再度、スピンコータでウエハ全面に保護膜4を塗布する。この保護膜4としては、例えば、ネガ型エポキシ系の感光性ポリマーを使用すればよい。
【0073】
なお、以下の記載では、説明の便宜上、外部接続用端子である電極端子(ハンダボール)2のピッチが0.5mmである場合を想定して寸法を記載することとする。
【0074】
次に、図4(g)に示すとおり、上記保護膜4にマスキングを施し、露光および現像処理により所定の部分を除去し、所望とする形状の保護膜4を形成する。より詳しくは、所定の部分除去後の保護膜4は、各再配線3を独立して覆いつつも、各再配線3上の一部分の領域、つまり、この後に外部接続端子が形成される領域に相当する部分は覆わないような形状で形成される。つまり、上述した開口部4aが形成されるように、保護膜4が形成されている。また、上記開口部4aの上部の開口径は約100μmとなっている。さらに、この時、保護膜4の膜厚は30μmとなっている。
【0075】
なお、上記保護膜4は感光性の膜である必要はない。例えば、保護膜4をウエハ全面に塗布後、保護膜4の上に上述した感光性レジスト等を塗布する方式を採ってもよい。この場合には、上記感光性レジスト層をパターニングすることによりマスクとして作用させ上記保護膜4を部分的に除去した後に、感光性レジスト層を剥離しても同様の形状を得ることができる。
【0076】
また、図4(f)および図4(g)により形成される保護膜4は、上記の方法とは別の方法、すなわちスクリーン印刷法により形成することも可能である。この場合には、保護膜4の材料として、例えばシリコン変性型合成ゴムを採用することにより、上述したネガ型エポキシ系の感光性ポリマーを用いた場合よりも、保護膜自体の弾力性が大きくなるため、後述するように実装時の信頼性向上により大きく寄与することとなる。
【0077】
さらに、上記保護膜4の形成時において、保護膜4の厚みを様々に変えることにより、上記金属部6、ひいては電極端子2についての基板7の主面からの高さを調節することができる。
【0078】
また、上記保護膜4は、最終工程後、つまり、後述する図4(p)で説明する処理後の縦弾性係数(ヤング率)が、20〜100MPaの範囲で表される物性を示す材料を用いて形成するのが好ましい。上記のシリコン変性型合成ゴムでは、縦弾性係数が約36MPaとなり、好適である。一方、ポリイミド系の材料の縦弾性係数は、おおよそ2000から10000MPaの範囲(約5000MPa程度の値)で表される。それゆえ、硬すぎるため保護膜4の材料としては適当でない。また、エポキシ系の材料の縦弾性係数は、一般に10000MPa以上であり、硬すぎるため保護膜4の材料としては適当でない。
【0079】
上記保護膜4にマスキングを施し、露光および現像処理により所定の部分を除去した後は、図4(h)に示すとおり、さらにスピンコータでウエハ全面に感光性レジストを塗布し、感光性レジスト層(第2感光性レジスト層)11を形成する。その後は、図4(i)に示すとおり、マスキングを施し、露光および現像処理を行うことにより所定の部分を除去する。
【0080】
この場合、所定の場所とは、この後の電解めっきにより、再配線3上に金属部6を成長させる場所を指す。なお、図4(i)に示すように、感光性レジスト層11は、金属部6を成長させる際に、シード層9上にもめっきが成長するのを回避するために一部の領域においては、除去せずに残しておく。このように、一部の領域において感光性レジスト層11を残しておくことにより、上記感光性レジスト層11に、上記開口部4aよりも開口径の大きな開口部(第4開口部)11aを、上記開口部4a上に形成することができる。
【0081】
なお、上記感光性レジスト層11は、この層を形成する感光性レジストを塗布する前の状態において表面に露出しているシード層9上に、少なくとも残っていればよい。したがって、上記感光性レジスト層11を形成する代わりに、シード層9が表面に露出している部分に絶縁体を印刷してもよい。
【0082】
次に、図4(j)および図4(k)に示すとおり、上記所定の部分を除去した後は、シード層9を電極とした電解めっきにより、銅を成長させ、上述した金属部6を形成する。なお、図4(j)は、めっきの途中の状態を示した断面図であり、図4(k)は、めっきが完了した状態を示した断面図である。なお、めっきが完了した状態においては、金属部6の傘部分(傘状の形状部)6aにおける下部の径は200μmとなっている。
【0083】
次に、図4(l)に示すとおり、感光性レジスト層11を剥離する。その後、感光性レジスト層11の剥離により露出したシード層9を、図4(m)に示すとおり、矢印F0の方向にエッチャントでエッチングする。
【0084】
なお、チタンタングステンおよび銅で形成されたシード層9をエッチングする際、金属部6と保護膜4とがマスクとなる。この時、金属部6が銅で形成されているため、金属部6についても、その表面が若干エッチングされる。しかしながら、上記シード層9の厚みに対し、金属部6の厚みが十分に厚いため、金属部6のサイズはほとんど変化しない。
【0085】
次に、エッチャントでエッチングした後は、図4(n)に示すとおり、上記金属部6上にフラックス12を転写する。その後、図4(o)に示すとおり、上記フラックス12上に、300μm径のハンダボール(電極端子)2を載置する。
【0086】
そして、ウエハ全体を230℃から260℃の温度に設定されたリフロー装置の炉に通して上記ハンダボール2を溶融し、その後、ウエハ全体を常温の環境に戻すことにより、ハンダボール2が金属部6の上部に接合されることになる。
【0087】
さらに、上記ウエハ全体をダイシング、つまり個片化することにより、本発明の半導体装置1が得られる。
【0088】
図5は、本発明の半導体装置1を外部の回路基板(実装基板)30に実装した状態を示した断面図である。上記外部の回路基板の表面には、外部の電極端子との接続部となる金属ランド31、および、ソルダーレジスト32が形成されている。
【0089】
また、図6は図5のC部の拡大図である。
【0090】
本発明のような半導体装置(ウエハレベルCSP)1の場合は、構成材料の大部分を、半導体チップ20のバルク部であるシリコンが占めている。ここで、シリコンの熱膨張係数は約3×10-6/℃であり、一般的なガラスエポキシ製の実装基板の熱膨張係数は約15×10-6/℃である。
【0091】
それゆえ、リフロー温度(リフローゾーンにおける温度)を240℃した場合、半導体装置1と外部の回路基板30とは、それぞれに異なる膨張率で熱膨張した状態にて、溶融したハンダボール2を介して接合される。
【0092】
ここで、上記半導体装置1と外部の回路基板30とを、240℃から常温、例えば25℃に戻す過程により、以下の式(1)で示すように、半導体装置1と外部の回路基板30とでは、両者の間に約0.26パーセントの収縮率の違いが生じることとなる。つまり、図5に示すとおり、常温に戻したときに、外部の回路基板30の方が、半導体装置1よりも、より収縮しようとする。なお、同図では、矢印にて、この両者の収縮の状態を示している。
【0093】
【数1】
【0094】
また、上記半導体装置1における、ハンダボール2のピッチが0.5mmであり、かつ、13×13のマトリックスで合計169個のハンダボール2が配置されているとすると、半導体装置1のコーナに存在するハンダボール2と上記マトリックスとの中心との距離は、以下の式(2)に示すとおり、約4.2mmとなる。したがって、上記の式(1)で計算した収縮率の違いを掛けると、両者の間で約11μmの変位量の差が生じることとなる。
【0095】
【数2】
【0096】
つまり、半導体装置1のコーナにおいては、ハンダボール2自体、ハンダボール2と金属部6との接合部、および、ハンダボール2と外部の回路基板30の表面に設けられた金属ランド31との接合部には、上記約11μmのずれを復元させようとする応力が作用することになる。
【0097】
また、半導体装置1のコーナ以外の場所では、上記両接合部およびハンダボール2自体に加わる応力ほどではないが、収縮率の違いにより生じる応力が常に作用している。つまり、半導体装置1の各ハンダボール2における両接合部およびハンダボール2自体には、ずれを生じさせようとする応力が常に作用していることになる。
【0098】
以上のように、上記ずれを生じさせようとする応力、言い換えれば、元の状態に戻ろうとするエネルギーは、主として、ハンダボール2の内部や上記両接合部で蓄えられている。このため、ハンダボール2の内部や上記両接合部では金属疲労が生じやすくなる。そして、上記金属疲労が進み、ハンダボール2や両接合部で破断が生ずると、半導体装置1は、その機能を喪失することになる。
【0099】
ところが、上記半導体装置1においては、図6に示すように、金属部6全体に渡り、歪むことが可能となる。
【0100】
これは、本発明の半導体装置1が、上述したように、保護膜4は、ヤング率が20〜100MPaの物性を示す柔らかい材料、例えば、シリコン変性合成ゴムで形成され、かつ、が電極端子2毎に独立して存在する構成をとっているためである。
【0101】
つまり、上記保護膜4は、柔らかい材料で形成されているため伸縮性を有しており、容易に変形する。また、上記保護膜4が電極端子2毎に独立して設けられているため、他の電極端子(ハンダボール)2に対応して備えられた別の保護膜4の変位による影響を被らない。言い換えれば、保護膜4は、この保護膜4上に載置されたハンダボール2の変位にのみ影響を受けて変形し、各ハンダボール2同士が、保護膜を介して互いに力を及ぼすことはない。それゆえ、金属部6全体に渡り、歪むことができる。
【0102】
なお、図6に示すように、金属部6にかかる圧縮応力F1(半導体チップ20の中心側)と引張応力F2(半導体チップ20の周囲側)とに対して、金属部6全体が歪むことにより、金属部6と保護膜4との接触部の位置も大きく変位する。その中でも、とりわけ、引張応力F2に対して、金属部6と保護膜4との接触部の変位が生じる。
【0103】
また、金属部6の傘構造により、上記傘部分6aと電極端子との接合部の面積を大きくすることができ、この接合部に加わる応力を低減することができる。
【0104】
以上により、上記半導体装置1を外部の回路基板30と接続した場合、ハンダボール2にかかる応力、金属部6とハンダボール2との接合部で生ずる応力、およびハンダボール2と金属ランド31との接続部で生ずる応力を低減することができ、ハンダボール2や上記両接合部での破断をより効果的に防ぐことが可能となる。
【0105】
それゆえ、本発明の半導体装置1においては、半導体装置1の実装後の熱ストレスに対して、あるいは、実装後の機械的な衝撃に対しても、従来の半導体装置よりも実装時の信頼性を向上させることが可能となる。
【0106】
また、図7は、上記保護膜4を形成する前(図4(f)で示される工程の前)に、窒化シリコン膜などの耐湿性に優れた別の保護膜(他の保護膜)13を形成した場合の半導体装置1’の断面の一部を拡大した拡大図である。なお、保護膜13を形成した場合には、シード層9をエッチングする前に、この保護膜13をエッチングする必要がある。
【0107】
このような構成でも、上記半導体装置1と同様な効果を得ることができる。
【0108】
また、本発明の半導体装置の製造方法は、基板上に形成された複数の電極パッドと、前記基板上に形成されるとともに前記各電極パッドの形成領域に第1開口部を有する絶縁層とを備えた半導体チップが配された半導体ウエハに対して、半導体チップの主面側にスパッタリング法により金属シード層を形成する第1の工程と、前記金属シード層上に第1感光性レジスト層を形成して、前記第1感光性レジスト層に、フォトリソグラフィー法により複数の第2開口部を形成する第2の工程と、前記第2開口部に、前記金属シード層を電極として、電解めっきにより前記電極パッドに接続される導電部を形成する第3の工程と、前記第1感光性レジスト層を剥離する第4の工程と、前記導電部の一部が露出するように前記導電部を覆い、かつ、前記導電部毎に分離した絶縁性の保護膜であって、エポキシ系樹脂よりも縦弾性係数が小さい弾性体である保護膜をスクリーン印刷法により形成する第5の工程と、前記保護膜が形成された半導体チップ上に第2感光性レジスト層を形成する第6の工程と、前記導電部の一部が露出した保護膜における領域部を第3開口部とすると、前記第2感光性レジスト層に対して、前記第3開口部よりも開口径の大きな第4開口部を、第3開口部上にフォトリソグラフィー法により形成する第7の工程と、前記第3開口部内および前記第4開口部内に、電解めっきにより、前記導電部に接続される第1電極部を形成する第8の工程と、前記第2感光性レジスト層を剥離する第9の工程と、前記金属シード層の露出部分をエッチングする第10の工程と、前記第1電極部上に電極端子を形成する第11の工程と、前記半導体チップを前記半導体ウエハから個片化する第12の工程とを備えている方法であると言える。
【0109】
上記の方法によれば、第1の工程により基板上に金属シード層が形成され、第2の工程により、第2開口部を有する第1感光性レジスト層が形成される。また、第3の工程により、前記電極パッドに接続される導電部が形成され、第4の工程により、上記第1感光性レジスト層が剥離される。
【0110】
また、第5の工程により、上記導電部の一部が露出するように該導電部を覆い、かつ、導電部毎に分離した絶縁性の保護膜であって、エポキシ系樹脂よりも縦弾性係数が小さい弾性体である保護膜が形成される。
【0111】
さらに、第6の工程により、前記保護膜が形成された半導体チップ上に第2感光性レジスト層が形成され、第7の工程により、前記第2感光性レジスト層に対して、前記第3開口部よりも開口径の大きな第4開口部が、第3開口部上に形成される。
【0112】
また、第8の工程により、前記第3開口部内および前記第4開口部内に、前記導電部に接続される第1電極部が形成される。さらに、第9の工程により、上記第2感光性レジスト層が剥離され、第10の工程により、上記金属シード層の露出部分が除かれる。
【0113】
そして、第11の工程により、上記第1電極部上に電極端子が形成され、第12に工程により、前記半導体チップを前記半導体ウエハから個片化することで半導体装置が得られる。
【0114】
なお、上記の第5の工程のかわりに、感光性ポリマーで保護膜を一旦形成した後、マスキング、露光、および現像処理により、この保護膜の所定の部分を除去する処理を行い、所望とする保護膜を形成してもよい。あるいは、感光性以外の材質で保護膜を一旦形成し、この保護膜上に感光性レジストを塗布して感光性レジスト層を形成した後、マスキング、露光、および現像処理により、所望とする保護膜を得てもよい。
【0115】
【発明の効果】
本発明の半導体装置は、以上のように、複数の外部接続用の電極と、前記電極に接続される導電部と、前記電極と前記導電部とを接続するための開口部を有するとともに、前記導電部上に設けられた保護膜とを備え、前記保護膜は、絶縁性弾性体で形成されており、かつ、前記電極毎に分離した状態で形成されているものである。
【0116】
それゆえ、先端部に作用している応力を軽減することが可能となる。したがって、外部の回路基板への実装後の熱ストレスに対して、および、実装後の機械的な衝撃に対して、従来の半導体装置よりも実装時の信頼性を向上させることが可能な半導体装置を提供することができるという効果を奏する。
【0117】
また、本発明の半導体装置は、上記の半導体装置において、前記電極は、前記導電部側の第1電極部と、前記第1電極部に対して前記導電部と反対側の第2電極部とからなり、前記第1電極部は、前記開口部から前記保護膜上に広がった傘状の形状部を有し、前記傘状の形状部の表面が前記第2電極部との接合面となっているものである。
【0118】
それゆえ、第1電極部と第2電極部との接合面の面積を大きくすることができる。したがって、上記第1電極部と第2電極部との接合面に加わる応力を小さくすることができるという効果を奏する。
【0119】
また、本発明の半導体装置は、上記の半導体装置において、前記保護膜は、スクリーン印刷が可能な流動性の熱硬化型ペースト材を加熱することにより形成されるものである。
【0120】
それゆえ、簡単に、所望の形状の保護膜を形成することができるという効果を奏する。
【0121】
また、本発明の半導体装置は、上記の半導体装置において、前記保護膜の縦弾性係数は、20MPa以上100MPa以下の範囲内であるものである。
【0122】
それゆえ、先端部を除いた電極の部分が歪み易くなる。したがって、先端部に作用している応力を軽減することが可能となるという効果を奏する。
【0123】
また、本発明の半導体装置は、上記の半導体装置において、前記保護膜は、シリコン変成型合成ゴムからなるものである。
【0124】
それゆえ、特殊な材料を用いることなく、上記保護膜を形成することができるという効果を奏する。
【0125】
また、本発明の半導体装置は、上記の半導体装置において、前記導電部と前記保護膜との間には、さらに、他の保護膜が備えられているものである。
【0126】
それゆえ、他の保護膜が設けられていない場合よりも、上記導電部をより一層保護することができるという効果を奏する。
【0127】
本発明の半導体装置の製造方法は、以上のように、前記保護膜を、前記導電部毎に分離して形成し、かつ、絶縁性弾性体で形成する保護膜形成工程を備える方法である。
【0128】
それゆえ、先端部に作用している応力を軽減することが可能となる。したがって、外部の回路基板への実装後の熱ストレスに対して、および、実装後の機械的な衝撃に対して、従来の半導体装置よりも実装時の信頼性を向上させることが可能な半導体装置の製造方法を提供することができるという効果を奏する。
【0129】
また、本発明の半導体装置の製造方法は、上記の半導体装置の製造方法において、前記保護膜形成工程の前に、前記導電部を保護する他の保護膜を形成する工程を備えている方法である。
【0130】
それゆえ、上記の方法によれば、他の保護膜が設けられていない場合よりも、上記導電部をより一層保護することができるという効果を奏する。
【図面の簡単な説明】
【図1】図1は、図2の半導体装置におけるA−A線矢視断面図である。
【図2】図2は、本発明の実施の形態に係る、半導体チップの主面側から視た半導体装置の平面図である。
【図3】図3は、図1のB部の拡大図である。
【図4】図4(a)から図(p)は、上記半導体装置の製造工程を示す説明図である。
【図5】図5は、上記半導体装置を外部の回路基板(実装基板)に実装した状態を示した断面図である。
【図6】図6は、図5のC部の拡大図である。
【図7】図7は、本発明の実施の形態に係る、他の半導体装置の断面拡大図である。
【図8】図8は、一般的なウエハレベルCSPのウエハ状態を示した説明図である。
【図9】図9は、半導体チップの主面側から視た従来の半導体装置の平面図である。
【図10】図10は、図9のD−D線矢視断面図である。
【図11】図11は、図10のE部の拡大図である。
【図12】図12は、他の従来の半導体装置の断面図である。
【符号の説明】
1・1’ 半導体装置
2 電極端子(第2電極部、ハンダボール、外部接続用の電極)
3 再配線(導電部)
4 保護膜
4a 開口部
5 絶縁膜
5a 開口部
6 キノコ状の金属部(第1電極部、外部接続用の電極)
6a 傘部分(傘状の形状部)
7 基板
8 電極パッド
9 シード層
10・11 感光性レジスト層
11a 開口部
12 フラックス
13 保護膜(他の保護膜)
20 半導体チップ
30 外部の回路基板
31 金属ランド
50・110 半導体装置
52・124 電極端子
106 電極
107 絶縁体
Claims (8)
- 複数の外部接続用の電極と、
前記電極に接続される導電部と、
前記電極と前記導電部とを接続するための開口部を有するとともに、前記導電部上に設けられた保護膜とを備え、
前記保護膜は、絶縁性弾性体で形成されており、かつ、前記電極毎に分離した状態で形成されていることを特徴とする半導体装置。 - 前記電極は、前記導電部側の第1電極部と、前記第1電極部に対して前記導電部と反対側の第2電極部とからなり、
前記第1電極部は、前記開口部から前記保護膜上に広がった傘状の形状部を有し、前記傘状の形状部の表面が前記第2電極部との接合面となっていることを特徴とする請求項1記載の半導体装置。 - 前記保護膜は、スクリーン印刷が可能な流動性の熱硬化型ペースト材を加熱することにより形成されることを特徴とする請求項1又は2記載の半導体装置。
- 前記保護膜の縦弾性係数は、20MPa以上100MPa以下の範囲内であることを特徴とする請求項1から3の何れか1項に記載の半導体装置。
- 前記保護膜は、シリコン変成型合成ゴムからなることを特徴とする請求項1から4の何れか1項に記載の半導体装置。
- 前記導電部と前記保護膜との間には、さらに、他の保護膜が備えられていることを特徴とする請求項1から5の何れか1項に記載の半導体装置。
- 複数の外部接続用の電極と前記電極に接続される導電部とを接続するための開口部を有する絶縁性の保護膜であって、かつ、前記導電部上に設けられた絶縁性の保護膜を備えた半導体装置の製造方法において、
前記保護膜を、前記導電部毎に分離して形成し、かつ、絶縁性弾性体で形成する保護膜形成工程を備えることを特徴とする半導体装置の製造方法。 - 前記保護膜形成工程の前に、前記導電部を保護する他の保護膜を形成する工程を備えていることを特徴とする請求項7記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002370948A JP3905032B2 (ja) | 2002-12-20 | 2002-12-20 | 半導体装置、および、その製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002370948A JP3905032B2 (ja) | 2002-12-20 | 2002-12-20 | 半導体装置、および、その製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207268A true JP2004207268A (ja) | 2004-07-22 |
JP3905032B2 JP3905032B2 (ja) | 2007-04-18 |
Family
ID=32809975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002370948A Expired - Fee Related JP3905032B2 (ja) | 2002-12-20 | 2002-12-20 | 半導体装置、および、その製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3905032B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214563A (ja) * | 2006-02-08 | 2007-08-23 | Hynix Semiconductor Inc | 半導体チップパッケージ |
JP2007294786A (ja) * | 2006-04-27 | 2007-11-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2008510309A (ja) * | 2004-08-19 | 2008-04-03 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法 |
JPWO2006064863A1 (ja) * | 2004-12-17 | 2008-06-12 | イビデン株式会社 | プリント配線板 |
JP2008182059A (ja) * | 2007-01-25 | 2008-08-07 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2009010260A (ja) * | 2007-06-29 | 2009-01-15 | Fujikura Ltd | 半導体装置 |
JP2009212481A (ja) * | 2007-04-27 | 2009-09-17 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
JP2010186969A (ja) * | 2009-02-13 | 2010-08-26 | Seiko Epson Corp | 半導体装置とその製造方法 |
US7977771B2 (en) | 2008-07-04 | 2011-07-12 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2011176351A (ja) * | 2011-04-28 | 2011-09-08 | Oki Semiconductor Co Ltd | 半導体装置およびその製造方法 |
US8143693B2 (en) | 2007-04-04 | 2012-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device including redistribution line structure and method of fabricating the same |
US8749065B2 (en) | 2007-01-25 | 2014-06-10 | Tera Probe, Inc. | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
CN112575297A (zh) * | 2019-09-27 | 2021-03-30 | 芝浦机械电子装置株式会社 | 成膜装置及埋入处理装置 |
-
2002
- 2002-12-20 JP JP2002370948A patent/JP3905032B2/ja not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008510309A (ja) * | 2004-08-19 | 2008-04-03 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法 |
JPWO2006064863A1 (ja) * | 2004-12-17 | 2008-06-12 | イビデン株式会社 | プリント配線板 |
JP2007214563A (ja) * | 2006-02-08 | 2007-08-23 | Hynix Semiconductor Inc | 半導体チップパッケージ |
JP2007294786A (ja) * | 2006-04-27 | 2007-11-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8749065B2 (en) | 2007-01-25 | 2014-06-10 | Tera Probe, Inc. | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
JP2008182059A (ja) * | 2007-01-25 | 2008-08-07 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US8143693B2 (en) | 2007-04-04 | 2012-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device including redistribution line structure and method of fabricating the same |
US7906856B2 (en) | 2007-04-27 | 2011-03-15 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing semiconductor device |
JP2009212481A (ja) * | 2007-04-27 | 2009-09-17 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
JP2009010260A (ja) * | 2007-06-29 | 2009-01-15 | Fujikura Ltd | 半導体装置 |
US7977771B2 (en) | 2008-07-04 | 2011-07-12 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US9136218B2 (en) | 2008-07-04 | 2015-09-15 | Rohm Co., Ltd. | Semiconductor device including a protective film |
US9391037B2 (en) | 2008-07-04 | 2016-07-12 | Rohm Co., Ltd. | Semiconductor device including a protective film |
US9698112B2 (en) | 2008-07-04 | 2017-07-04 | Rohm Co., Ltd. | Semiconductor device including a protective film |
JP2010186969A (ja) * | 2009-02-13 | 2010-08-26 | Seiko Epson Corp | 半導体装置とその製造方法 |
JP2011176351A (ja) * | 2011-04-28 | 2011-09-08 | Oki Semiconductor Co Ltd | 半導体装置およびその製造方法 |
CN112575297A (zh) * | 2019-09-27 | 2021-03-30 | 芝浦机械电子装置株式会社 | 成膜装置及埋入处理装置 |
CN112575297B (zh) * | 2019-09-27 | 2023-02-24 | 芝浦机械电子装置株式会社 | 成膜装置及埋入处理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3905032B2 (ja) | 2007-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3811957B2 (ja) | 電子部品及び半導体装置 | |
US6075290A (en) | Surface mount die: wafer level chip-scale package and process for making the same | |
KR100440507B1 (ko) | 반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
JP5299458B2 (ja) | 半導体装置および半導体装置ユニット | |
US6841853B2 (en) | Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns | |
JP2006060219A (ja) | 半導体素子の電極構造及びその製造方法 | |
US20060022320A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2004055628A (ja) | ウエハレベルの半導体装置及びその作製方法 | |
US20070184577A1 (en) | Method of fabricating wafer level package | |
JP2001085560A (ja) | 半導体装置およびその製造方法 | |
JP3905032B2 (ja) | 半導体装置、および、その製造方法 | |
JP2003124393A (ja) | 半導体装置およびその製造方法 | |
JPH07115096A (ja) | バンプ電極 | |
US20110316157A1 (en) | Semiconductor device and a method for manufacturing the same | |
JP4310647B2 (ja) | 半導体装置及びその製造方法 | |
JP4258660B2 (ja) | 半導体装置 | |
JP4127943B2 (ja) | 半導体装置およびその製造方法 | |
US20050056933A1 (en) | Bumped wafer with adhesive layer encompassing bumps and manufacturing method thereof | |
US20040266066A1 (en) | Bump structure of a semiconductor wafer and manufacturing method thereof | |
KR101009158B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JPH11220069A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 | |
JP2005038932A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4887948B2 (ja) | 半導体装置及び半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |