JP5109325B2 - 露光装置および画像形成装置 - Google Patents

Description

本発明は、プリンタや複写機等の画像形成装置において光書き込みを行なう露光装置等に関する。

電子写真方式を用いたプリンタや複写機等の画像形成装置では、感光体ドラム等の像保持体上を露光する露光装置として、ＬＥＤ等の発光素子をライン状に配列した発光素子アレイを用いたものが提案されている。
このような露光装置では、通常、配置された各発光素子の発光光量を予め測定しておき、測定された各発光素子の発光光量から求められた光量補正値に基づいて、各発光素子の光量補正が行われる（例えば、特許文献１参照）。

特開平２−６２２５７号公報（第１−２頁、図１）

ここで、一般に、露光装置の動作時において、露光装置を駆動する電圧が変動すると、その変動に応じて発光素子の発光光量も変化するので、予め求められていた光量補正値を用いても、適正な光量補正を行うことができない場合があるという問題があった。

そこで本発明は、以上のような技術的課題を解決するためになされたものであり、その目的とするところは、露光装置を駆動する電圧に変動が生じても、露光装置での光量ムラの発生を抑制することにある。

かかる目的のもと、本発明の露光装置は、複数の発光素子が列状に配列された複数の発光素子アレイ部材と、複数の発光素子アレイ部材各々に配列された複数の発光素子各々を順次点灯させるための信号を配列方向に所定の転送周期にて転送する駆動手段とを備え、駆動手段は、かかる信号を転送する際の転送周期が変更可能に構成されたことを特徴としている。

ここで、発光素子アレイ部材は、複数の発光素子各々に対応して、発光素子各々を順次点灯可能状態に設定する複数のスイッチ素子をさらに有し、駆動手段は、スイッチ素子が発光素子各々を順次点灯可能状態に設定するための信号を配列方向に転送する際の周期を変更可能であることを特徴とすることができる。
また、駆動手段は、発光素子各々を順次点灯させるための信号を所定の基準クロックに基づいて設定されたタイミングで転送するとともに、発光素子アレイ部材各々にて配列方向１番目に配置された発光素子の点灯可能状態が次に点灯可能状態となるまでの休止期間の長さが、基準クロックに発光素子アレイ部材に配列された発光素子の数を乗算した時間よりも短くなるように、転送周期を設定することを特徴とすることができる。
また、駆動手段は、発光素子各々を順次点灯させるための信号を所定の基準クロックに基づいて設定されたタイミングで転送するとともに、タイミングを変更することにより転送周期を変更することを特徴とすることができる。さらに、駆動手段は、発光素子各々を順次点灯させるための信号を所定の基準クロックに基づいて設定されたタイミングで転送するとともに、基準クロックの周波数を変更することにより転送周期を変更することを特徴とすることができる。

また、本発明を画像形成装置として捉え、本発明の画像形成装置は、像保持体と、像保持体を露光する露光手段と、露光手段の動作を制御する制御手段とを有し、露光手段は、複数の発光素子が列状に配列された複数の発光素子アレイ部材と、複数の発光素子アレイ部材各々に配列された複数の発光素子各々を順次点灯させるための信号を配列方向に所定の転送周期にて転送する駆動部とを備え、駆動部は、信号を転送する際の転送周期が変更可能に構成されたことを特徴としている。

ここで、露光手段の駆動部は、画像形成装置にて設定された画像形成条件に対応して、転送周期を変更することを特徴とすることができる。また、露光手段の駆動部は、画像形成装置のプロセス速度または露光手段が像保持体上を露光する際の副走査方向の露光密度に対応して、転送周期を変更することを特徴とすることができる。
さらに、露光手段の駆動部にて画像形成装置のプロセス速度または露光手段が像保持体上を露光する際の副走査方向の露光密度に対応した転送周期を設定するための設定データを記憶する記憶手段をさらに備えたことを特徴とすることができる。
また、露光手段の発光素子アレイ部材は、複数の発光素子各々に対応して、発光素子各々を順次点灯可能状態に設定する複数のスイッチ素子をさらに有し、駆動部は、スイッチ素子が発光素子各々を順次点灯可能状態に設定するための信号を配列方向に転送する際の周期を変更可能であることを特徴とすることができる。

本発明の請求項１によれば、露光装置を駆動する電圧に変動が生じても、本発明を採用しない場合に比べて、露光装置での光量ムラの発生を抑制することが可能となる。
また、本発明の請求項２によれば、露光装置の小型化を図ることが可能となる。
また、本発明の請求項３によれば、本発明を採用しない場合に比べて、副走査方向に画像形成が移る際に発光素子アレイ部材に供給される電圧値にバラツキが生じるのを抑えることが可能となる。
また、本発明の請求項４によれば、駆動手段での駆動タイミングを維持しながら、転送周期を変更することができる。
また、本発明の請求項５によれば、発光素子各々での点灯タイミングを変更することなく、転送周期を変更することができる。

本発明の請求項６によれば、露光装置を駆動する電圧に変動が生じても、本発明を採用しない場合に比べて、露光装置での光量ムラの発生を抑制することが可能となる。
また、本発明の請求項７によれば、様々なプロセス速度や副走査方向の解像度に対応した転送周期を設定することが可能となる。
また、本発明の請求項８によれば、画像形成装置の小型化を図ることが可能となる。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は本実施の形態の露光装置の一例であるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。図１に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタであり、各色の画像データに対応して画像形成を行う画像形成部としての画像形成プロセス部１０、画像形成装置の動作を制御する制御手段の一例としての制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３等の外部装置に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ（以下、総称して単に「画像形成ユニット１１」とも記す）を備えている。各画像形成ユニット１１は、静電潜像を形成してトナー像を保持する像保持体としての感光体ドラム１２、感光体ドラム１２の表面を所定電位で一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を画像データに基づいて露光する露光装置（露光手段）の一例としてのＬＥＤプリントヘッド（ＬＰＨ）１４、感光体ドラム１２上に形成された静電潜像を現像する現像器１５、転写後の感光体ドラム１２表面を清掃するクリーナ１６を備えている。
ここで、各画像形成ユニット１１は、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、各画像形成ユニット１１は、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。

また、画像形成プロセス部１０は、各画像形成ユニット１１の感光体ドラム１２にて形成された各色のトナー像が多重転写される中間転写ベルト２１、各画像形成ユニット１１の各色トナー像を中間転写ベルト２１に順次転写（一次転写）させる一次転写ロール２２、中間転写ベルト２１上に転写された重畳トナー像を記録材（記録紙）である用紙Ｐに一括転写（二次転写）させる二次転写ロール２３、二次転写された画像を用紙Ｐ上に定着させる定着器２５を備えている。

本実施の形態の画像形成装置では、画像形成プロセス部１０は、制御部３０から供給された同期信号等の制御信号に基づいて画像形成動作を行う。その際に、ＰＣ２や画像読取装置３から入力された画像データは、画像処理部４０によって画像処理が施され、インターフェースを介して各画像形成ユニット１１に供給される。そして、例えばイエローの画像形成ユニット１１Ｙでは、帯電器１３により所定電位で一様に帯電された感光体ドラム１２の表面が、画像処理部４０から得られた画像データに基づいて発光するＬＰＨ１４により露光されて、感光体ドラム１２上に静電潜像が形成される。形成された静電潜像は現像器１５により現像され、感光体ドラム１２上にはイエロー（Ｙ）のトナー像が形成される。同様に、画像形成ユニット１１Ｍ,１１Ｃ,１１Ｋにおいても、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された各色トナー像は、図１の矢印方向に回動する中間転写ベルト２１上に、一次転写ロール２２により順次静電吸引され、中間転写ベルト２１上に重畳されたトナー像が形成される。重畳トナー像は、中間転写ベルト２１の移動に伴って二次転写ロール２３が配設された領域（二次転写部）に搬送される。重畳トナー像が二次転写部に搬送されると、トナー像が二次転写部に搬送されるタイミングに合わせて用紙Ｐが二次転写部に供給される。そして、二次転写部にて二次転写ロール２３により形成される転写電界により、重畳トナー像は搬送されてきた用紙Ｐ上に一括して静電転写される。
その後、重畳トナー像が静電転写された用紙Ｐは、中間転写ベルト２１から剥離され、搬送ベルト２４により定着器２５まで搬送される。定着器２５に搬送された用紙Ｐ上の未定着トナー像は、定着器２５によって熱および圧力による定着処理を受けることで用紙Ｐ上に定着される。そして定着画像が形成された用紙Ｐは、画像形成装置の排出部に設けられた排紙載置部（不図示）に搬送される。

図２は、露光装置であるＬＥＤプリントヘッド(ＬＰＨ)１４の構成を示した図である。図２に示したように、ＬＰＨ１４は、支持体としてのハウジング６１、発光部を構成する自己走査型ＬＥＤアレイ（ＳＬＥＤ）６３、ＳＬＥＤ６３やＳＬＥＤ６３を駆動する信号生成回路１００（後段の図３参照）等を搭載するＬＥＤ回路基板６２、ＳＬＥＤ６３からの光を感光体ドラム１２表面に結像させる光学部材であるロッドレンズアレイ６４、ロッドレンズアレイ６４を支持するとともにＳＬＥＤ６３を外部から遮蔽するホルダー６５、ハウジング６１をロッドレンズアレイ６４方向に加圧する板バネ６６を備えている。

ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、ＬＥＤ回路基板６２を支持している。また、ホルダー６５は、ハウジング６１およびロッドレンズアレイ６４を支持し、ＳＬＥＤ６３の発光点とロッドレンズアレイ６４の焦点とが一致するように設定している。さらに、ホルダー６５はＳＬＥＤ６３を密閉するように構成されている。それにより、ＳＬＥＤ６３に外部からゴミが付着することを防いでいる。一方、板バネ６６は、ＳＬＥＤ６３およびロッドレンズアレイ６４の位置関係を保持するように、ハウジング６１を介してＬＥＤ回路基板６２をロッドレンズアレイ６４方向に加圧している。
このように構成されたＬＰＨ１４は、調整ネジ（図示せず）によってロッドレンズアレイ６４の光軸方向に移動可能に構成され、ロッドレンズアレイ６４の結像位置(焦点面)が感光体ドラム１２表面上に位置するように調整されている。

ＬＥＤ回路基板６２には、図３（ＬＥＤ回路基板６２の平面図）に示したように、例えば５８個の発光素子アレイ部材の一例としてのＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）からなるＳＬＥＤ６３が、感光体ドラム１２の軸線方向と平行になるように精度良くライン状に配置されている。この場合、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）に配置された発光素子（ＬＥＤ）の配列（ＬＥＤアレイ）の端部境界において、各ＬＥＤアレイがＳＬＥＤチップ同士の連結部で連続的に配列されるように、ＳＬＥＤチップは交互に千鳥状に配置されている。
また、ＬＥＤ回路基板６２には、ＳＬＥＤ６３を駆動する信号（点灯信号）を生成する駆動手段（駆動部）の一例としての信号生成回路１００およびレベルシフト回路１０４、所定の電圧を出力する３端子レギュレータ１０１、ＳＬＥＤ６３の光量補正データ等を記憶するＥＥＰＲＯＭ１０２、制御部３０および画像処理部４０との間で信号の送受信を行うハーネス１０３が備えられている。

次に、ＬＥＤ回路基板６２に設けられたＳＬＥＤ６３について説明する。図４は、ＳＬＥＤ６３の回路構成の一例を説明する図である。図４に示したＳＬＥＤ６３は、一例として解像度（発光素子の配置密度）６００ｄｐｉ（dot per inch）用のＳＬＥＤチップを示しており、１ＳＬＥＤチップ当たり１２８個の発光点（ＬＥＤ）が配置されている。
本実施の形態のＳＬＥＤ６３は、レベルシフト回路１０４を介して信号生成回路１００に接続されている。レベルシフト回路１０４は、抵抗Ｒ１ＢとコンデンサＣ１、および抵抗Ｒ２ＢとコンデンサＣ２がそれぞれ並列に配置された構成を有し、それぞれの一端がＳＬＥＤ６３の入力端子に接続され、他端が信号生成回路１００の出力端子に接続されている。そして、信号生成回路１００から出力される転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃに基づいて、転送信号ＣＫ１および転送信号ＣＫ２をＳＬＥＤ６３に出力するように構成されている。
なお、本実施の形態のＳＬＥＤ６３には、５８個のＳＬＥＤチップが直列に配列されているが、図４では、１つのＳＬＥＤチップとそれに接続される信号ラインだけを示している。そして、以下の説明では、便宜上ＳＬＥＤチップをＳＬＥＤ６３と称することとする。

図４に示した本実施の形態のＳＬＥＤ６３は、スイッチ素子としての１２８個のサイリスタＳ１〜Ｓ１２８、発光素子としての１２８個のＬＥＤ Ｌ１〜Ｌ１２８、１２８個のダイオードＤ１〜Ｄ１２８、１２８個の抵抗Ｒ１〜Ｒ１２８、さらには信号ラインΦ１,Φ２に過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａで構成されている。
図４に示したＳＬＥＤ６３では、各サイリスタＳ１〜Ｓ１２８のアノード端子（入力端）Ａ１〜Ａ１２８は電源ライン１０５に接続されている。この電源ライン１０５には３端子レギュレータ１０１の出力電圧ＶＤＤ（ＶＤＤ＝＋３．３Ｖ）が供給される。
奇数番目のサイリスタＳ１、Ｓ３、…、Ｓ１２７のカソード端子（出力端）Ｋ１、Ｋ３、…、Ｋ１２７には、信号生成回路１００およびレベルシフト回路１０４からの転送信号ＣＫ１が転送電流制限抵抗Ｒ１Ａを介して送信される。
また、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ１２８のカソード端子（出力端）Ｋ２、Ｋ４、…、Ｋ１２８には、信号生成回路１００およびレベルシフト回路１０４からの転送信号ＣＫ２が転送電流制限抵抗Ｒ２Ａを介して送信される。

一方、各サイリスタＳ１〜Ｓ１２８のゲート端子（制御端）Ｇ１〜Ｇ１２８は、各サイリスタＳ１〜Ｓ１２８に対応して設けられた抵抗Ｒ１〜Ｒ１２８を介して電源ライン１０６に各々接続されている。なお、電源ライン１０６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８と、各サイリスタＳ１〜Ｓ１２８に対応して設けられたＬＥＤ Ｌ１〜Ｌ１２８のゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２８のカソード端子が接続されている。そして、サイリスタＳ１〜Ｓ１２７のゲート端子Ｇ１〜Ｇ１２７には、次段のダイオードＤ２〜Ｄ１２８のアノード端子に各々接続されている。すなわち、各ダイオードＤ１〜Ｄ１２８はゲート端子Ｇ１〜Ｇ１２７を挟んで直列接続されている。
ダイオードＤ１のアノード端子は転送電流制限抵抗Ｒ２Ａおよびレベルシフト回路１０４を介して信号生成回路１００に接続され、転送信号ＣＫ２が送信される。また、ＬＥＤ Ｌ１〜Ｌ１２８のカソード端子は、信号生成回路１００に接続されて、点灯信号ΦＩが送信される。

さらには、ＳＬＥＤ６３には、サイリスタＳ１〜Ｓ１２８およびダイオードＤ１〜Ｄ１２８を覆うように遮光マスク５０を配置している。これは、画像形成動作中に、オン状態にあって電流が流れている状態におけるサイリスタＳ１〜Ｓ１２８や、電流が流れている状態におけるダイオードＤ１〜Ｄ１２８からの発光を遮断し、不要光が感光体ドラム１２を露光することを抑制するために設けられている。

引き続いて、ＬＥＤ回路基板６２に設けられた信号生成回路１００について説明する。図５は、信号生成回路１００の構成を示すブロック図である。信号生成回路１００は、画像データ展開部１１０、濃度ムラ補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６、点灯時間制御・駆動部１１８（１１８−１〜１１８−５８）により主要部が構成されている。
画像データ展開部１１０には、画像処理部４０から画像データがシリアルに送信される。画像データ展開部１１０は、送信された画像データを例えば１〜１２８ドット目、１２９〜２５６ドット目、…、７２９７〜７４２４ドット目といったように、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）毎に送信する画像データに分割する等の処理を行う。そして、分割した画像データを点灯時間制御・駆動部１１８−１〜１１８−５８に出力する。

濃度ムラ補正データ部１１２は、ＳＬＥＤ６３内の各ＬＥＤ毎の出射光量のバラツキ等を修正するための濃度ムラ補正データが記憶されている。そして、タイミング信号発生部１１４からのデータ読み出し信号に同期して、濃度ムラ補正データを点灯時間制御・駆動部１１８−１〜１１８−５８に出力する。この濃度ムラ補正データは、各ＬＥＤ毎に設定されたデータであり、例えば８ビット（０〜２５５）のデータとして形成される。
ＥＥＰＲＯＭ１０２には、ＬＰＨ１４の製造時に予め算出された各ＬＥＤ毎の光量補正データや、必要に応じて、その他の濃度ムラ補正のためのデータが格納されている。そして、マシン電源投入時に、ＥＥＰＲＯＭ１０２から濃度ムラ補正データ部１１２に対して、各ＬＥＤ毎の光量補正データ等がダウンロードされる。濃度ムラ補正データ部１１２は、取得した各ＬＥＤ毎の光量補正データに基づいて、さらには、必要に応じて光量補正データとその他のデータとに基づいて、濃度ムラ補正データを生成し、それを点灯時間制御・駆動部１１８−１〜１１８−５８に出力する。

基準クロック発生部１１６は、本体の制御部３０、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８−１〜１１８−５８と接続されている。
図６（基準クロック発生部１１６の構成を説明するブロック図）に示したように、基準クロック発生部１１６は、水晶発振器１４０、分周器１／Ｍ１４２、分周器１／Ｎ１４４、位相比較器１４６、および電圧制御発振器１４８からなるＰＬＬ回路１３４と、ルックアップテーブル（ＬＵＴ）１３２とを含んで構成されている。ＬＵＴ１３２には制御部３０からの光量調節データに基づいて分周比Ｍ、Ｎを決定するためのテーブルが記憶されている。水晶発振器１４０は分周器１／Ｎ１４４と接続されており、所定の周波数で発振し、発振した信号を分周器１／Ｎ１４４へと出力する。分周器１／Ｎ１４４はＬＵＴ１３２および位相比較器１４６と接続されており、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｎに基づいて水晶発振器１４０で発振された信号を分周する。位相比較器１４６は、分周器１／Ｍ１４２、分周器１／Ｎ１４４、および電圧制御発振器１４８と接続されており、分周器１／Ｍ１４２からの出力信号と、分周器１／Ｎ１４４からの出力信号とを比較する。この位相比較器１４６による比較結果（位相差）に応じて、電圧制御発振器１４８に供給するコントロール電圧が制御される。電圧制御発振器１４８はコントロール電圧に基づく周波数で、クロック信号を出力する。本実施の形態では、点灯可能期間を２５６に分割する周波数に相当するコントロール電圧が供給され、この周波数のクロック信号（基準クロック信号）を生成して、タイミング信号発生部１１４とすべての点灯時間制御・駆動部１１８−１〜１１８−５８とに出力する。また、電圧制御発振器１４８は分周器１／Ｍ１４２とも接続されており、電圧制御発振器１４８から出力されたクロック信号は、分周器１／Ｍ１４２にも分岐されて入力される。分周器１／Ｍ１４２は、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｍに基づいて、電圧制御発振器１４８からフィードバックされたクロック信号を分周する。

タイミング信号発生部１１４は、制御部３０および基準クロック発生部１１６と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からの水平同期信号（Ｌｓｙｎｃ）と同期して、転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを生成する。転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃは、レベルシフト回路１０４を介することにより転送信号ＣＫ１および転送信号ＣＫ２となってＳＬＥＤ６３に出力される。なお、図５では、タイミング信号発生部１１４は、１組の転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを出力するように記載しているが、実際には複数組（例えば、６組）の転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを出力する。
また、タイミング信号発生部１１４は、濃度ムラ補正データ部１１２および画像データ展開部１１０と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からのＬｓｙｎｃ信号と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読み出し信号、および濃度ムラ補正データ部１１２から各画素（各ＬＥＤ）に対応した濃度ムラ補正データを読み出すためのデータ読み出し信号を各々に対して出力している。さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−１〜１１８−５８とも接続されており、基準クロック発生部１１６からの基準クロック信号を基に、ＳＬＥＤ６３の点灯開始のトリガ信号ＴＲＧを出力している。

点灯時間制御・駆動部１１８−１〜１１８−１１６は、各画素（各ＬＥＤ）の点灯時間を濃度ムラ補正データに基づいて補正し、ＳＬＥＤ６３の各画素を点灯するための点灯信号ΦＩ（ΦＩ１〜ΦＩ５８）を生成する。
具体的には、点灯時間制御・駆動部１１８−１〜１１８−５８は、図７（点灯時間制御・駆動部１１８の構成を説明するブロック図）に示したように、プリセッタブルデジタルワンショットマルチバイブレータ（ＰＤＯＭＶ）１６０、直線性補正部１６２、ＡＮＤ回路１７０を含んで構成されている。ＡＮＤ回路１７０は、画像データ展開部１１０およびタイミング信号発生部１１４と接続されており、画像データ展開部１１０からの画像データが１（ＯＮ）のときには、タイミング信号発生部１１４からのトリガ信号ＴＲＧをＰＤＯＭＶ１６０に出力し、画像データが０（ＯＦＦ）のときには、トリガ信号を出力しないように設定されている。ＰＤＯＭＶ１６０は、ＡＮＤ回路１７０、ＯＲ回路１６８、濃度ムラ補正データ部１１２、および基準クロック発生部１１６と接続されており、ＡＮＤ回路１７０からのトリガ信号に同期して濃度ムラ補正データに応じたクロック数の点灯パルスを発生する。

直線性補正部１６２は、ＳＬＥＤ６３内の各ＬＥＤでの発光開始時間のバラツキを補正するために、ＰＤＯＭＶ１６０からの点灯パルス信号を補正して出力する。具体的には、直線性補正部１６２は、複数の遅延回路１６４（本実施の形態では、１６４−０〜１６４−７の８個）、遅延選択レジスタ１６６、遅延信号選択部１６５、ＡＮＤ回路１６７、ＯＲ回路１６８、点灯信号選択部１６９を含んで構成されている。遅延回路１６４−０〜１６４−７は、ＰＤＯＭＶ１６０と接続されており、各々がＰＤＯＭＶ１６０からの点灯パルス信号を遅延させるための異なる時間が設定されている。遅延選択レジスタ１６６は遅延信号選択部１６５および点灯信号選択部１６９と接続されており、遅延選択レジスタ１６６には、ＳＬＥＤ６３内の各ＬＥＤ各々の遅延選択データ、および点灯信号選択データが格納されている。各ＬＥＤ各々の遅延選択データおよび点灯信号選択データは予め計測され、ＥＥＰＲＯＭ１０２に格納されている。ＥＥＰＲＯＭ１０２に格納された遅延選択データおよび点灯信号選択データは、マシン電源投入時に遅延選択レジスタ１６６にダウンロードされる。なお、格納手段としてフラッシュＲＯＭを用いることもでき、その場合には、フラッシュＲＯＭ自体を遅延選択レジスタ１６６として機能させることができる。

遅延信号選択部１６５は、ＡＮＤ回路１６７およびＯＲ回路１６８と接続されており、遅延選択レジスタ１６６に格納された遅延選択データに基づいて、遅延回路１６４−０〜１６４−７からの出力のいずれか１つを選択する。ＡＮＤ回路１６７は、ＰＤＯＭＶ１６０からの点灯パルス信号と遅延信号選択部１６５により選択された遅延点灯パルス信号の論理積、すなわち、遅延前の点灯パルス信号と遅延後の点灯パルス信号の両方が点灯状態であれば点灯パルスを出力する。ＯＲ回路１６８は、ＰＤＯＭＶ１６０からの点灯パルス信号と遅延信号選択部１６５により選択された遅延点灯パルス信号の論理和、すなわち、遅延前の点灯パルス信号と遅延後の点灯パルス信号の少なくとも一方が点灯状態であれば点灯パルスを出力する。
点灯信号選択部１６９は、遅延選択レジスタ１６６に格納された点灯選択データに基づいて、ＡＮＤ回路１６７またはＯＲ回路１６８からの出力のいずれか一方を選択する。そして、選択された点灯パルスが点灯信号ΦＩとして、ＭＯＳＦＥＴ１７２を介してＳＬＥＤ６３へと出力される。

また、図５に示したように、ＳＬＥＤ６３には３端子レギュレータ１０１が接続され、ＳＬＥＤ６３を駆動するために、３端子レギュレータ１０１からの出力電圧ＶＤＤ＝＋３．３Ｖが供給されている。

このように構成された信号生成回路１００は、ＬＥＤ回路基板６２上に形成された配線によりレベルシフト回路１０４を介してＳＬＥＤ６３と接続されている。そして、生成した点灯信号ΦＩ（ΦＩ１〜ΦＩ５８）、転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃ、転送信号ＣＫ１および転送信号ＣＫ２といったＳＬＥＤ６３を駆動する信号（駆動信号）を出力する。
図８は、ＬＥＤ回路基板６２上に形成された信号生成回路１００とＳＬＥＤ６３との間の配線を示した図である。図８に示したように、ＬＥＤ回路基板６２上には、３端子レギュレータ１０１からの出力電圧を各ＳＬＥＤチップに供給する電源ライン１０５および接地（ＧＮＤ）された電源ライン１０６、信号生成回路１００から各ＳＬＥＤチップに対して点灯信号ΦＩ（ΦＩ１〜ΦＩ５８）を送信する信号ライン１０７（１０７_１〜１０７_５８）、レベルシフト回路１０４から各ＳＬＥＤチップに対して転送信号ＣＫ１（ＣＫ１_１〜１_６）を送信する信号ライン１０８（１０８_１〜１０８_６）、および転送信号ＣＫ２（ＣＫ２_１〜２_６）を送信する信号ライン１０９（１０９_１〜１０９_６）が配線されている。その際に、６組の転送信号ＣＫ１（ＣＫ１_１〜ＣＫ１_６）,ＣＫ２（ＣＫ２_１〜ＣＫ２_６）は、１組の転送信号ＣＫ１,ＣＫ２当たりそれぞれ９〜１０個のＳＬＥＤチップと接続されている。

図９は、信号生成回路１００およびレベルシフト回路１０４から出力される駆動信号の出力タイミングを説明するタイミングチャートである。なお、図９に示すタイミングチャートでは、すべてのＬＥＤが光書き込みを行う（点灯する）場合について表記している。
（１）まず、制御部３０から信号生成回路１００にリセット信号が入力されることによって、信号生成回路１００のタイミング信号発生部１１４では、転送信号ＣＫ１Ｃがハイレベル（以下、「Ｈ」と記す）、転送信号ＣＫ１Ｒが「Ｈ」に設定されて、転送信号ＣＫ１が「Ｈ」に設定される。また、転送信号ＣＫ２Ｃがローレベル（以下、「Ｌ」と記す）、転送信号ＣＫ２Ｒが「Ｌ」に設定されて、転送信号ＣＫ２が「Ｌ」に設定される。それにより、ＳＬＥＤ６３のすべてのサイリスタＳ１〜Ｓ１２８がオフの状態に設定される（図９（ａ））。
（２）リセット信号に続いて、制御部３０から出力される水平同期信号Ｌｓｙｎｃが「Ｈ」になり（図９（Ａ））、ＳＬＥＤ６３の動作が開始される。そして、この水平同期信号Ｌｓｙｎｃに同期して、図９（Ｅ）、（Ｆ）、（Ｇ）に示すように、転送信号ＣＫ２Ｃおよび転送信号ＣＫ２Ｒを「Ｈ」として、転送信号ＣＫ２を「Ｈ」とする（図９（ｂ））。
（３）次に、図９（Ｃ）に示すように、転送信号ＣＫ１Ｒを「Ｌ」にする（図９（ｃ））。

（４）これに続いて、図９（Ｂ）に示すように、転送信号ＣＫ１Ｃを「Ｌ」にする（図９（ｄ））。
この状態においては、サイリスタＳ１のゲート電流が流れ始める。その際に、信号生成回路１００のトライステートバッファＢ１Ｒをハイインピーダンス（Ｈｉｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１のゲート電流により、サイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路１０４のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。

（５）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号生成回路１００のトライステートバッファＢ１Ｒを「Ｌ」にする（図９（ｅ））。そうすると、ゲートＧ１電位が上昇することによって信号ラインΦ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路１０４の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路１０４のコンデンサＣ１に流れ込む電流は徐々に減少する。
そして、サイリスタＳ１が完全にオンし、定常状態になると、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路１０４の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。
なお、このとき、図９（Ｂ）に示すように、信号生成回路１００のトライステートバッファＢ１Ｃをハイインピーダンス（Ｈｉｚ）に設定する（図９（ｅ））。

（６）サイリスタＳ１が完全にオンした状態で、図９（Ｈ）に示すように、点灯信号ΦＩを「Ｌ」にする（図９（ｆ））。このとき、ゲートＧ１電位＞ゲートＧ２電位であるため、サイリスタ構造のＬＥＤ Ｌ１のほうが早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って、信号ラインΦＩの電位が上昇するため、ＬＥＤ Ｌ２以降のＬＥＤはオンすることはない。すなわち、ＬＥＤ Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤ Ｌ１のみがオン（点灯）することになる。

（７）次に、図９（Ｆ）に示すように、転送信号ＣＫ２Ｒを「Ｌ」にすると（図９（ｇ））、図９（ｃ）の場合と同様に電流が流れ、レベルシフト回路１０４のコンデンサＣ２の両端に電圧が発生する。
（８）図９（Ｅ）に示すように、この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると（図９（ｈ））、サイリスタＳ２がターンオンする。
（９）そして、図９（Ｂ）、（Ｃ）に示すように、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時に「Ｈ」にすると（図９（ｉ））、サイリスタＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタＳ２は完全にオンする。そして、サイリスタＳ２のオンに同期させて点灯信号ΦＩを「Ｌ」／「Ｈ」することで、ＬＥＤ Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。
（１０）このような動作を順次行い、ＬＥＤ Ｌ１〜Ｌ１２８を順次点灯させる。

このように、本実施の形態の信号生成回路１００においては、タイミング信号発生部１１４は、転送信号ＣＫ１Ｃ,ＣＫ１Ｒおよび転送信号ＣＫ２Ｃ,ＣＫ２Ｒをそれぞれ所定のタイミングで「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に設定する。それにより、レベルシフト回路１０４からの転送信号ＣＫ１の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に繰り返し設定することで、奇数番目サイリスタＳ１、Ｓ３、…、Ｓ１２７を順次オフ→オン→オフに動作させる。また、転送信号ＣＫ１に交互して、レベルシフト回路１０４からの転送信号ＣＫ２の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に繰り返し設定することで、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ１２８を順次オフ→オン→オフに動作させる。それにより、サイリスタＳ１〜Ｓ１２８をＳ１→Ｓ２→、…、→Ｓ１２７→Ｓ１２８の順番で順次オフ→オン→オフの動作をさせ、それに同期させて、点灯時間制御・駆動部１１８−１〜１１８−５８から点灯信号ΦＩ１〜ΦＩ５８を出力することで、ＬＥＤ Ｌ１〜Ｌ１２８を順次点灯させている。
本実施の形態のＬＰＨ１４は、ＳＬＥＤ６３が点灯信号ΦＩと転送信号ＣＫ１と転送信号ＣＫ２との３つの駆動信号で駆動されるので、図８に示したように、配線が簡素化され、ＬＰＨ１４の小型化を図ることが可能である。さらには、ＬＰＨ１４を搭載する画像形成装置を小型化することもできる。

ここで、図１０および図１１は、図９での点灯信号ΦＩ(図９（Ｈ）)、転送信号ＣＫ１(図９（Ｄ）)、転送信号ＣＫ２(図９（Ｇ）)が副走査方向のライン毎に出力されるタイミングと、その際に３端子レギュレータ１０１から供給される電圧（供給電圧）の変化をそれぞれ示した図である。また、図１０は、画像形成装置のプロセス速度が例えば１００ｍｍ／ｓｅｃの場合を示し、図１１は、プロセス速度が例えば１５０ｍｍ／ｓｅｃの場合を示している。

図１０では、副走査方向のライン毎の出力タイミングを設定する水平同期信号Ｌｓｙｎｃは、プロセス速度（ここでは、１００ｍｍ／ｓｅｃ）が１５０ｍｍ／ｓｅｃの場合に比べて遅いので、その出力周期は１５０ｍｍ／ｓｅｃの場合よりも長く設定されている。そのため、信号生成回路１００のタイミング信号発生部１１４では、サイリスタＳ１〜Ｓ１２８が交互にオン／オフする周期（以下、これを「サイリスタ転送周期」という）、すなわち図９に示したサイリスタＳ１〜Ｓ１２８のオン時間を長く設定できる。また、副走査方向Ｎライン目の１２７番目の点灯信号Φ１２８が出力されてから、次の副走査方向Ｎ＋１ライン目の０番目の点灯信号Φ１が出力されるまでの期間（以下、これを「休止期間」という）も長く設定できる。
一方、図１１では、水平同期信号Ｌｓｙｎｃは、プロセス速度（ここでは、１５０ｍｍ／ｓｅｃ）が１００ｍｍ／ｓｅｃの場合よりも速いので、その出力周期は１００ｍｍ／ｓｅｃの場合に比べて短く設定されている。そのため、信号生成回路１００のタイミング信号発生部１１４では、サイリスタ転送周期はプロセス速度１００ｍｍ／ｓｅｃの場合よりも短く設定される。また、休止期間もプロセス速度１００ｍｍ／ｓｅｃの場合よりも短く設定される。

ところで、３端子レギュレータ１０１では、ＳＬＥＤ６３に対して所定の電圧ＶＤＤ（本実施の形態では、３．３Ｖ）を出力しようとするが、実際にＳＬＥＤ６３に供給される電圧は、３端子レギュレータ１０１によるかかる所定電圧ＶＤＤ（３．３Ｖ）を規定電圧Ｖ０とすると、各ＳＬＥＤチップでの点灯率の差により程度の違いはあるが、ＬＥＤの点灯によるＳＬＥＤ６３での消費電流により、ＳＬＥＤ６３が点灯している期間（これを、「点灯／転送期間」という）中に供給電圧が規定電圧Ｖ０よりも低下するという現象が起こる。
この点灯／転送期間中に低下した供給電圧は、休止期間中に徐々に回復して規定電圧Ｖ０に近づくが、休止期間の長短により、回復レベルが異なる。例えば、図１０に示したプロセス速度１００ｍｍ／ｓｅｃの場合には、休止期間が比較的長いことから回復量が大きく、規定電圧Ｖ０と供給電圧の電圧差Ｖｇ（Ｖｇ＝Ｖ０−供給電圧）は比較的小さい。一方、図１１に示したプロセス速度１５０ｍｍ／ｓｅｃの場合には、休止期間がプロセス速度１００ｍｍ／ｓｅｃの場合よりも短いことから回復量が小さく、電圧差Ｖｇは比較的大きい。

このように、画像形成装置が異なる複数のプロセス速度で動作可能に構成された場合には、例えば副走査方向Ｎライン目から次の副走査方向Ｎ＋１ライン目に画像形成が移る際に、休止期間の長短により、ＳＬＥＤ６３への供給電圧が異なることとなる。
上記したように、信号生成回路１００の濃度ムラ補正データ部１１２には、ＳＬＥＤ６３内の各ＬＥＤ毎の出射光量のバラツキ等を修正するための濃度ムラ補正データが記憶され、濃度ムラ補正データが点灯時間制御・駆動部１１８−１〜１１８−５８に出力される。それにより、各ＬＥＤ毎の出射光量のバラツキが補正され、画像濃度の均一化が図られている。
その場合に、濃度ムラ補正データは、ＬＰＨ１４の製造時に予め算出された各ＬＥＤ毎の光量補正データに基づいて、さらには、必要に応じて光量補正データとその他のデータとに基づいて生成されるものである。しかし、各ＬＥＤ毎の光量補正データは、ＳＬＥＤ６３に同一値の電圧が供給されることを仮定して生成されたものである。そのため、上記したように、異なるプロセス速度が設定された場合に、休止期間の長短によりＳＬＥＤ６３への供給電圧が異なる場合には、各ＬＥＤ毎の出射光量のバラツキを適正に補正することが困難となる。

そこで、本実施の形態の信号生成回路１００では、プロセス速度が異なる設定に変更された場合においても、休止期間がほぼ一定時間となるように、プロセス速度毎にサイリスタ転送周期を変更できるように構成されている。
すなわち、本実施の形態の信号生成回路１００においては、設定可能な複数のプロセス速度の中の最も速いプロセス速度（例えば、１５０ｍｍ／ｓｅｃ）が設定された場合での休止期間の長さに、他のプロセス速度（例えば、１００ｍｍ／ｓｅｃ）が設定された場合の休止期間の長さを合わせるように、プロセス速度毎のサイリスタ転送周期の変更が行われる。

具体的には、制御部３０は、プロセス速度が設定された場合に、設定されたプロセス速度でのサイリスタ転送周期を定めるサイリスタ転送周期設定データをタイミング信号発生部１１４に対して出力する。サイリスタ転送周期設定データを受け取ったタイミング信号発生部１１４は、サイリスタ転送周期設定データに基づいて転送信号ＣＫ１,ＣＫ２の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に設定するタイミングを変更する。それにより、各プロセス速度の休止期間がほぼ一定時間となるように、サイリスタ転送周期が定められる。
この場合に、各プロセス速度毎のサイリスタ転送周期設定データは、記憶手段の一例としてのＥＥＰＲＯＭ１０２に記憶されており、マシン電源投入時に、ＥＥＰＲＯＭ１０２から制御部３０に対して、サイリスタ転送周期設定データがダウンロードされる。

このように、本実施の形態のＬＰＨ１４では、設定される各プロセス速度において、各副走査方向のライン間の休止期間がほぼ一定時間に設定されるので、休止期間中での供給電圧の回復レベル（＝電圧差Ｖｇ）をほぼ一定に合わせることができる。すなわち、例えば副走査方向Ｎライン目から次の副走査方向Ｎ＋１ライン目に画像形成が移る際のＳＬＥＤ６３への供給電圧をほぼ一定の電圧値に設定することができる。
そのため、ＳＬＥＤ６３に同一の出力電圧が供給されることを仮定して生成された各ＬＥＤ毎の光量補正データを用いることにより、異なるプロセス速度が設定された場合にも、各ＬＥＤ毎の出射光量のバラツキを適正に補正することが可能となる。

ここで、図１２は、画像形成装置のプロセス速度が１００ｍｍ／ｓｅｃに設定された場合の点灯信号ΦＩ、転送信号ＣＫ１,ＣＫ２が副走査方向のライン毎に出力されるタイミングと、その際に３端子レギュレータ１０１からの供給電圧の変化をそれぞれ示した図であって、各副走査方向のライン間の休止期間をプロセス速度が１５０ｍｍ／ｓｅｃに設定された場合に合わせた場合を示した図である。
図１１と図１２とを比較すると容易に理解できるように、休止期間をほぼ一定の時間に合わせることで、プロセス速度が１００ｍｍ／ｓｅｃの場合と、１５０ｍｍ／ｓｅｃの場合とにおいて、副走査方向Ｎライン目の後の休止期間を経て、次の副走査方向Ｎ＋１ライン目の走査が開始される際には、ほぼ同一の電圧値が供給されることとなる。そのため、プロセス速度の異なる設定、例えばプロセス速度１００ｍｍ／ｓｅｃと１５０ｍｍ／ｓｅｃとの双方の設定において、各ＬＥＤ毎の出射光量のバラツキを適正に補正することが可能となる。その結果、双方のプロセス速度において、画像濃度の均一性を確保することができる。

次いで、制御部３０からサイリスタ転送周期設定データを受け取ったタイミング信号発生部１１４が、サイリスタ転送周期設定データに基づいてサイリスタ転送周期を定める点について述べる。
本実施の形態のタイミング信号発生部１１４では、基準クロック発生部１１６にて生成された基準クロック信号に基づいて、転送信号ＣＫ１,ＣＫ２を設定する転送信号ＣＫ１Ｃ,ＣＫ１Ｒおよび転送信号ＣＫ２Ｃ,ＣＫ２Ｒを出力するタイミングを設定している。そして、タイミング信号発生部１１４は、転送信号ＣＫ１Ｃ,ＣＫ１Ｒおよび転送信号ＣＫ２Ｃ,ＣＫ２Ｒを「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」とするタイミングを定める基準クロック信号のクロック数を、サイリスタ転送周期設定データに基づいて変更する。それにより、各プロセス速度毎に、サイリスタ転送周期設定データに基づくサイリスタ転送周期を設定する。

具体的には、タイミング信号発生部１１４にはカウンタが設けられており、タイミング信号発生部１１４は、このカウンタにより基準クロック発生部１１６からの基準クロック信号をサイリスタ転送周期設定データに基づいて設定された数だけ計数しながら、転送信号ＣＫ１Ｃ,ＣＫ１Ｒおよび転送信号ＣＫ２Ｃ,ＣＫ２Ｒを「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」とするタイミングを設定する。プロセス速度が例えば１００ｍｍ／ｓｅｃであれば、サイリスタ転送周期設定データに基づいて基準クロック信号の例えば１６クロック分をサイリスタ転送周期とする。また、プロセス速度が例えば１５０ｍｍ／ｓｅｃであれば、サイリスタ転送周期設定データに基づいて基準クロック信号の例えば９クロック分をサイリスタ転送周期とする。

そして、サイリスタ転送周期の基準クロック信号のクロック数を設定するに際しては、休止期間を設定する基準クロック信号のクロック数が１ＳＬＥＤチップに配置されたＬＥＤ数よりも小さくなるように設定する。例えば、１ＳＬＥＤチップ当たり１２８個のＬＥＤが配置された本実施の形態のＬＰＨ１４では、休止期間として１２８よりも小さなクロック数を設定するように、サイリスタ転送周期の基準クロック信号のクロック数を設定する。それにより、各プロセス速度での休止期間がほぼ一定となると同時に、設定されたプロセス速度において、サイリスタ転送周期を設定するクロック数がサイリスタ転送周期として割り当てることができる最大クロック数に設定できる。

このように、サイリスタ転送周期について割り当て可能な最大クロック数を設定することで、点灯信号ΦＩによるＬＥＤの点灯可能時間も最大限に設定することができる。それにより、感光体ドラム１２上に潜像を形成する上で、ＬＰＨ１４からの出射光量に余裕を持たせることができる。すなわち、速いプロセス速度が設定されると、水平同期信号Ｌｓｙｎｃの周期も短くなり、それに対応して、サイリスタ転送周期も短くなる。そうすると、ＬＥＤの点灯可能時間も短くなり、例えば光感度特性の低い感光体ドラム１２では、充分な潜像電位を得ることができない場合が生じる。例えば、感光体ドラム１２の使用による光感度特性の経時変化が生じた場合等に、充分な潜像電位を得られないことがある。そのため、サイリスタ転送周期について割り当て可能な最大クロック数を設定して、ＬＥＤの点灯可能時間も最大限に設定しておけば、可能な限りの出射光量が得られるので、潜像形成についての有利な光量設定を得ることができる。

具体的には、水平同期信号Ｌｓｙｎｃの周期をＬｓｙｎｃ（ここでは、例えば基準クロック信号の２０５０クロックが設定されたとする）、ＬＥＤ数をＬＥＤ（ここでは、１２８個）、サイリスタ転送周期のクロック数をＳｃｌｋ、休止期間のクロック数をＷｃｌｋとすると、次の（１）式のように表すことができる。
ＬＥＤ×Ｓｃｌｋ＋Ｗｃｌｋ＝Ｌｓｙｎｃ …（１）
この場合に、サイリスタ転送周期に割り当て可能な最大クロック数を設定すると、Ｗｃｌｋ＝２（＜１２８）、Ｓｃｌｋ＝１６と設定される。すなわち、次式（２）のように設定される。
１２８×１６＋２＝２０５０ …（２）
これに対して、サイリスタ転送周期に割り当て可能な最大クロック数を設定しない場合、例えば、次式（３）のようにＷｃｌｋ＝１３０（≧１２８）、Ｓｃｌｋ＝１５と設定したとした場合には、サイリスタ転送周期に割り当てることができる１クロック分が無駄になる。
１２８×１５＋１３０＝２０５０ …（３）

さらには、サイリスタ転送周期に割り当て可能な最大クロック数を設定することにより、いずれの設定プロセス速度においても、休止期間は常に１２７クロック以下のクロック数で設定されるので、各プロセス速度間での休止期間の時間差が最大１２６クロック以下という近接した時間に設定することができる。
なお、その場合に、各プロセス速度間での休止期間の時間の差が小さくなるように、いずれかまたは双方のプロセス速度にて設定する水平同期信号Ｌｓｙｎｃの周期を、変更することも可能である。

このように、本実施の形態のＬＰＨ１４では、画像形成条件の一例としてのプロセス速度の設定を変更するのに対応させて、各副走査方向のライン間の休止期間がほぼ一定時間となるように、サイリスタ転送周期の設定を変更することが可能なように構成されている。
また、その場合に、タイミング信号発生部１１４は、サイリスタ転送周期設定データに基づいて設定されたサイリスタ転送周期に対応した周期のトリガ信号ＴＲＧを生成する。それにより、サイリスタＳ１〜Ｓ１２８のサイリスタ転送周期と点灯信号ΦＩ１〜ΦＩ１１６の出力とを同期させることができる。
なお、本実施の形態の画像形成装置において、画像形成条件の他の例として、副走査方向の解像度（露光密度）の設定を変更することができるように構成することも可能である。その場合には、副走査方向の解像度の設定変更に対応させて、各副走査方向のライン間の休止期間がほぼ一定となるように、サイリスタ転送周期の設定を変更する構成とすることも可能である。

ところで、上記した説明では、基準クロック信号のクロック数を変更することで、各プロセス速度でのサイリスタ転送周期を設定する場合について述べた。各プロセス速度でのサイリスタ転送周期を設定するその他の方法として、クロック数の設定を各プロセス速度において変更せず、基準クロック発生部１１６において、各プロセス速度での休止期間がほぼ一定となるように、生成する基準クロック信号自体の周期（周波数）を変更することもできる。
例えば、図１０での設定において、休止期間のクロック数が１３０であったとした場合に、基準クロック信号の周期を短く設定することによって、休止期間の時間＝１３０×基準クロック信号周期を短くすることができる。それにより、図１０での休止期間と図１１の休止期間とをほぼ同様の時間に設定することもできる。

その場合には、制御部３０は、プロセス速度が設定された場合に、設定されたプロセス速度での基準クロック信号の周期を定めるサイリスタ転送周期設定データを基準クロック発生部１１６に対して出力する。そして、サイリスタ転送周期設定データを受け取った基準クロック発生部１１６は、サイリスタ転送周期設定データに基づいて基準クロック信号周期を変更する。それにより、各プロセス速度の休止期間がほぼ一定時間となるように、基準クロック信号周期が定められる。
なお、その際に、同時に、制御部３０からサイリスタ転送周期を定めるサイリスタ転送周期設定データをタイミング信号発生部１１４に対して出力し、各プロセス速度の休止期間がほぼ一定時間となり、かつ、ＬＥＤの点灯可能時間も最大限に設定することができるように、サイリスタ転送周期も同時に変更するように構成することもできる。

以上説明したように、本実施の形態のＬＰＨ１４では、画像形成条件としてのプロセス速度や副走査方向の解像度の設定等を変更するのに対応させて、各副走査方向のライン間の休止期間がほぼ一定時間となるように、サイリスタ転送周期の設定を変更することが可能なように構成されている。
それにより、副走査方向Ｎライン目の後の休止期間を経て、次の副走査方向Ｎ＋１ライン目の走査が開始される際に、ＳＬＥＤ６３に対してほぼ同一の電圧値が供給されることが可能となる。そのため、異なる複数のプロセス速度が設定される場合や、副走査方向の解像度の設定が変更される場合にも、各ＬＥＤ毎の出射光量のバラツキを適正に補正することが可能となる。

本発明の露光装置の一例であるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。 ＬＥＤプリントヘッド(ＬＰＨ)の構成を示した図である。 ＬＥＤ回路基板の平面図である。 ＳＬＥＤの回路構成の一例を説明する図である。 信号生成回路の構成を示すブロック図である。 基準クロック発生部の構成を説明するブロック図である。 点灯時間制御・駆動部の構成を説明するブロック図である。 ＬＥＤ回路基板上に形成された信号生成回路とＳＬＥＤとの間の配線を示した図である。 信号生成回路およびレベルシフト回路から出力される駆動信号を示すタイミングチャートである。 プロセス速度が１００ｍｍ／ｓｅｃの場合の点灯信号ΦＩ、転送信号ＣＫ１、転送信号ＣＫ２が副走査方向のライン毎に出力されるタイミングと、その際に３端子レギュレータから供給される電圧（供給電圧）の変化をそれぞれ示した図である。 プロセス速度が１５０ｍｍ／ｓｅｃの場合の点灯信号ΦＩ、転送信号ＣＫ１、転送信号ＣＫ２が副走査方向のライン毎に出力されるタイミングと、その際に３端子レギュレータから供給される電圧（供給電圧）の変化をそれぞれ示した図である。 プロセス速度が１００ｍｍ／ｓｅｃの場合の点灯信号ΦＩ、転送信号ＣＫ１,ＣＫ２が副走査方向のライン毎に出力されるタイミングと、その際に３端子レギュレータからの供給電圧の変化をそれぞれ示した図であって、各副走査方向のライン間の休止期間をプロセス速度が１５０ｍｍ／ｓｅｃに設定された場合に合わせた場合を示した図である。

符号の説明

１０…画像形成プロセス部、１１（１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ）…画像形成ユニット、１２…感光体ドラム、１４…ＬＥＤプリントヘッド(ＬＰＨ)、３０…制御部、４０…画像処理部、６２…ＬＥＤ回路基板、６３…自己走査型ＬＥＤアレイ（ＳＬＥＤ）、１００…信号生成回路、１０１…３端子レギュレータ、１１０…画像データ展開部、１１２…濃度ムラ補正データ部、１１４…タイミング信号発生部、１１６…基準クロック発生部、１１８（１１８−１〜１１８−１１６）…点灯時間制御・駆動部

Claims (8)

1. 複数の発光素子が列状に配列された複数の発光素子アレイ部材と、
   前記複数の発光素子アレイ部材各々に配列された前記複数の発光素子各々を順次点灯させるための信号を配列方向に所定の転送周期にて転送する駆動手段とを備え、
   前記駆動手段は、前記信号を転送する際の前記転送周期が変更可能に構成され、露光する際のプロセス速度または副走査方向の露光密度の変更に対応して、前記発光素子を１ライン点灯させた後に次の１ラインを点灯させるまでの休止期間の時間の変動を小さくするように当該転送周期を変更することを特徴とする露光装置。
2. 前記発光素子アレイ部材は、前記複数の発光素子各々に対応して、当該発光素子各々を順次点灯可能状態に設定する複数のスイッチ素子をさらに有し、前記駆動手段は、当該スイッチ素子が当該発光素子各々を順次点灯可能状態に設定するための信号を配列方向に転送する際の周期を変更可能であることを特徴とする請求項１記載の露光装置。
3. 前記駆動手段は、前記発光素子各々を順次点灯させるための前記信号を所定の基準クロックに基づいて設定されたタイミングで転送するとともに、前記休止期間の長さが、当該基準クロックに当該発光素子アレイ部材に配列された当該発光素子の数を乗算した時間よりも短くなるように、前記転送周期を設定することを特徴とする請求項１記載の露光装置。
4. 前記駆動手段は、前記発光素子各々を順次点灯させるための前記信号を所定の基準クロックに基づいて設定されたタイミングで転送するとともに、当該タイミングを変更することにより前記転送周期を変更することを特徴とする請求項１記載の露光装置。
5. 前記駆動手段は、前記発光素子各々を順次点灯させるための前記信号を所定の基準クロックに基づいて設定されたタイミングで転送するとともに、当該基準クロックの周波数を変更することにより前記転送周期を変更することを特徴とする請求項１記載の露光装置。
6. 像保持体と、
   前記像保持体を露光する露光手段と、
   前記露光手段の動作を制御する制御手段とを有し、
   前記露光手段は、
   複数の発光素子が列状に配列された複数の発光素子アレイ部材と、
   前記複数の発光素子アレイ部材各々に配列された前記複数の発光素子各々を順次点灯させるための信号を配列方向に所定の転送周期にて転送する駆動部とを備え、
   前記駆動部は、前記信号を転送する際の前記転送周期が変更可能に構成され、露光する際のプロセス速度または副走査方向の露光密度の変更に対応して、前記発光素子を１ライン点灯させた後に次の１ラインを点灯させるまでの休止期間の時間の変動を小さくするように当該転送周期を変更することを特徴とする画像形成装置。
7. 前記露光手段の前記駆動部にて前記プロセス速度または前記副走査方向の露光密度に対応した前記転送周期を設定するための設定データを記憶する記憶手段をさらに備えたことを特徴とする請求項６記載の画像形成装置。
8. 前記露光手段の前記発光素子アレイ部材は、前記複数の発光素子各々に対応して、当該発光素子各々を順次点灯可能状態に設定する複数のスイッチ素子をさらに有し、前記駆動部は、当該スイッチ素子が当該発光素子各々を順次点灯可能状態に設定するための信号を配列方向に転送する際の周期を変更可能であることを特徴とする請求項６記載の画像形成装置。

Images