JP2006088489A - 発光素子アレイ駆動装置、プリントヘッド - Google Patents

Abstract

【課題】 発光素子を点灯させるためのスイッチ素子の切り換え不良に伴う発光素子の点灯不良の発生を防止する。
【解決手段】 ＬＥＤプリントヘッド(ＬＰＨ)は、点灯信号により点灯/非点灯が制御される複数の発光ダイオードＬ１〜Ｌ１２８と、複数の発光ダイオードＬ１〜Ｌ１２８に対応して設けられ、オン状態に設定されることにより発光ダイオードＬ１〜Ｌ１２８を各々点灯可能状態とする複数のサイリスタＳ１〜Ｓ１２８とを備えている。そして、例えば発光ダイオードＬ１を点灯するために用いられる前段のサイリスタＳ１と発光ダイオードＬ２を点灯するために用いられる後段のサイリスタＳ２とが共にターンオンする期間において、発光ダイオードが点灯しないように、パルス幅変調された点灯信号ΦＩを設定する。
【選択図】 図４

Description

本発明は、並べて配置された複数の発光素子を駆動する発光素子アレイ駆動装置等に係り、より詳しくは、自己走査型の発光素子アレイを駆動する発光素子アレイ駆動装置等に関する。

電子写真方式を採用した画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けてＬＥＤ(Light Emitting Diode：発光ダイオード)を主走査方向に多数、配列してなるＬＥＤプリントヘッド(ＬＰＨ：LED Print Head)を用いた光記録手段が採用されている。

ＬＰＨは、一般に、多数のＬＥＤをライン状に配列したＬＥＤチップが複数配置されたＬＥＤアレイと、ＬＥＤから出力された光を感光体(感光体ドラム)表面に結像させるために多数のロッドレンズが配列されたセルフォック(登録商標)レンズとを含んで構成されている。画像形成装置では、入力される画像データに基づいてＬＰＨの各ＬＥＤを駆動させ、感光体へ向けて光を出力し、セルフォックレンズによって感光体表面に光を結像させる。そして、感光体とＬＰＨとを相対移動させることにより副走査方向に静電潜像を形成している。

特に、最近では、この種のＬＰＨとして、自己走査型ＬＥＤ(ＳＬＥＤ)を適用したものが提案されている。このＳＬＥＤは、選択的に発光点をオン/オフさせるスイッチに相当する部分として、サイリスタ構造を採用している。
図６は、このようなサイリスタを用いたＳＬＥＤアレイ１００の回路構成の一例を示している。この例において、ＳＬＥＤアレイ１００は、１２８個のサイリスタ(Ｓ１〜Ｓ１２８)、１２８個のＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)、１２７個のダイオード(ＣＲ１〜ＣＲ１２７)、１２８個の抵抗(Ｒ１〜Ｒ１２８)、さらには信号線に過剰な電流が流れるのを防止する転送電流制限抵抗(Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａ)で構成されている。

各サイリスタ(Ｓ１〜Ｓ１２８)の入力端であるアノード端子(Ａ１〜Ａ１２８)は、電源ライン１０２に接続されている。この電源ライン１０２には電源１０１より電源電圧ＶＤＤ(ＶＤＤ＝５.０Ｖ)が供給される。また、奇数番目サイリスタ(Ｓ１、Ｓ３、…、Ｓ１２７)の出力端であるカソード端子(Ｋ１、Ｋ３、…、Ｋ１２７)には、転送電流制限抵抗Ｒ１Ａを介して転送信号ＣＫ１が供給される。さらに、偶数番目のサイリスタ(Ｓ２、Ｓ４、…、Ｓ１２８)の出力端であるカソード端子(Ｋ２、Ｋ４、…、Ｋ１２８)には、転送電流制限抵抗Ｒ２Ａを介して転送信号ＣＫ２が供給される。

一方、各サイリスタ(Ｓ１〜Ｓ１２８)の制御端であるゲート端子(Ｇ１〜Ｇ１２８)は、各サイリスタＳ１〜Ｓ１２８に対応して設けられた抵抗(Ｒ１〜Ｒ１２８)を介して電源ライン１０３に接続されており、この電源ライン１０３は接地(ＧＮＤ)されている。また、各サイリスタ(Ｓ１〜Ｓ１２８)に対応して設けられたＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)のゲート端子は、各サイリスタ(Ｓ１〜Ｓ１２８)のゲート端子(Ｇ１〜Ｇ１２８)に各々接続されている。さらに、各サイリスタ(Ｓ１〜Ｓ１２８)のゲート端子(Ｇ１〜Ｇ１２８)には、ダイオード(ＣＲ１〜ＣＲ１２７)のアノード端子が接続されている。さらにまた、ダイオード(ＣＲ１〜ＣＲ１２７)のカソード端子は、次段のサイリスタのゲート端子に各々接続されている。すなわち、各ダイオード(ＣＲ１〜ＣＲ１２７)は直列接続されている。そして、ダイオードＣＲ１のアノード端子は転送電流制限抵抗Ｒ３Ａを介して転送信号ＣＫＳを受信する。また、ＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)のカソード端子は点灯信号ＣＫＩを受信している。

次に、このようなＳＬＥＤアレイ１００の動作について、図７に示すタイミングチャートを参照しながら説明する。なお、ここでは、全ＬＥＤ(Ｌ１〜Ｌ１２８)を点灯させる場合を例に説明を行う。
まず、ＳＬＥＤアレイ１００に動作の開始が指示される場合、図７(Ａ)に示すようなハイレベルの転送信号ＣＫＳが供給される。すなわち、図６に示したサイリスタＳ１のゲート端子Ｇ１にハイレベルの転送信号が入力される。転送信号ＣＫＳがハイレベルのときに、図７(Ｂ)に示すように転送信号ＣＫ１がローレベルに設定されると、サイリスタＳ１がターンオンする。また、転送信号ＣＫ１がローレベルに設定されてから期間Ｔａを経過した後、転送信号ＣＫ２がハイレベルに設定される。

このように、転送信号ＣＫＳがハイレベルに設定された状態で、ローレベルの転送信号ＣＫ１が供給される奇数番目のサイリスタ(Ｓ１、Ｓ３、・・・)のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき、図７(Ｃ)に示すように転送信号ＣＫ２はハイレベルに設定されているので、偶数番目のサイリスタ(Ｓ２、Ｓ４、…)のカソード端子(Ｋ２、Ｋ４、…)の電位は高いままとなり、偶数番目のサイリスタ(Ｓ２、Ｓ４、…)はオフの状態が維持される。さらに、点灯信号ＣＫＩは図７(Ｄ)に示すようにハイレベルに設定されているので、ＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)のカソード端子の電圧が高く、ＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)は点灯しない。そして、点灯信号ＣＫＩが、図７(Ｄ)に示すように転送信号ＣＫ２がハイレベルとなってから期間Ｔｂを経過した後にハイレベルからローレベルに設定されると、ＬＥＤ１のカソード端子の電位が低くなり、ＬＥＤ１が点灯する。なお、ＬＥＤ１を点灯させない場合には、サイリスタＳ１がオンとなっている間、点灯信号ＣＫＩをハイレベルの状態に維持すればよい。

次に、サイリスタＳ１がオンの時に、図７(Ｃ)に示すように転送信号ＣＫ２がローレベルに設定され、点灯信号ＣＫＩがハイレベルに設定されると、ローレベルの転送信号ＣＫ２が供給される偶数番目のサイリスタ(Ｓ２、Ｓ４、…)のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値以上のゲート電圧となるサイリスタＳ２がターンオンすると共に、ＬＥＤ１が非点灯(消灯)になる。そして、図７(Ｂ)に示すように転送信号ＣＫ１がハイレベルに設定されると、サイリスタＳ１がターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下すると共に、ゲート端子Ｇ２の電位は上昇する。また、これに伴ってゲート端子Ｇ３、…、の電位も上昇する。
その後、点灯信号ＣＫＩが図７(Ｄ)に示すようにハイレベルからローレベルに設定されると、ＬＥＤ２のカソード端子の電位が低くなり、ＬＥＤ２が点灯する。なお、ＬＥＤ２を点灯させない場合には、サイリスタＳ２がオンとなっている間、点灯信号ＣＫＩをハイレベルの状態に維持すればよい。同様に、サイリスタＳ２がオンの時に、図７(Ｂ)に示すように転送信号ＣＫ１が再びローレベルに設定され、点灯信号ＣＫＩがハイレベルに設定されると、サイリスタＳ３がターンオンすると共に、ＬＥＤ２が非点灯(消灯)になる。そして、図７(Ｃ)に示すように転送信号ＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。

このようにＳＬＥＤアレイ１００では、転送信号ＣＫ１、ＣＫ２が共にローレベルとなる重なり期間(図７に示すＴａの期間)を設けつつ、交互にハイレベル、ローレベルを切り替えることにより、サイリスタ(Ｓ１〜Ｓ１２８)を順次オンさせると共に、これに同期して図７に示す期間Ｔｂを経た後に点灯信号ＣＫＩをローレベルにすることにより、ＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)を順次点灯させることができる。したがって、ＳＬＥＤアレイ１００に接続する信号線としては、転送信号ＣＫＳ、ＣＫ１、ＣＫ２のための３本、点灯信号ＣＫＩのための１本、そして２本の電源線(そのうち１本は接地)の合計６本だけでよく、配線を簡素化できるという利点がある。

なお、図７において、転送信号ＣＫ１(またはＣＫ２)が立ち下がってから他方の転送信号ＣＫ２(またはＣＫ１)が立ち下がるまでの期間をサイリスタ転送周期Ｔと呼ぶ。また、図７に示す期間Ｔａは、転送信号ＣＫ１(またはＣＫ２)が立ち下がってからＣＫ２(またはＣＫ１)が立ち上がるまでの期間であり、転送信号ＣＫ１およびＣＫ２が共にローレベルになる期間、つまり、隣接する二つのサイリスタ(例えばサイリスタＳ１とＳ２)が共にターンオンしている期間である。さらに、図７に示す期間Ｔｂは、転送信号ＣＫ１(またはＣＫ２)が立ち上がってから点灯信号ＣＫＩが立ち下がる(ＬＥＤが点灯を開始する)までの期間であり、これから点灯させようとするＬＥＤに対応するサイリスタ(例えばサイリスタＳ２)のゲート電圧が、すでに点灯したＬＥＤに対応するサイリスタ(例えばサイリスタＳ１)のゲート電圧よりも高くなるために必要な期間である。

また、ＬＰＨには、高画質な画像形成を行うことを目的として、部品のばらつき、感光体の劣化等の経時変化や温湿度等の環境変化に伴う感光体の感度の変動を補正するために、全ドットの露光量を一律に制御することが求められている。また、セルフォックレンズアレイにより周期的に発生する光スポット径の違いやＬＥＤ自身の光量むら等に起因する濃度むらを抑制するために、各ドットの露光量を個別に制御することも求められている。
そこで、ＳＬＥＤにおいて、各ＬＥＤを点灯させるために出力する点灯信号をパルス幅変調方式にて作成し、各ＬＥＤに出力する点灯パルス数すなわち点灯時間の長さを調整することで、全ドットの露光量を一律に補正し、且つ、各ドットの露光量を個別に補正する技術が存在する(特許文献１参照)。

特開２００２−３６６２８号公報(第７−８頁、図１２)

ところで、上記特許文献１のようなパルス幅変調方式を採用した場合には、点灯対象となるＬＥＤの点灯時間が、設定された補正量に応じて変わることになる。ここで、図７を参照すると、ＬＥＤを点灯させることのできる点灯可能時間Ｔ１は、上述したサイリスタ転送周期Ｔから期間Ｔａ、期間Ｔｂを引いた時間(Ｔ１＝Ｔ−Ｔａ−Ｔｂ)であり、実際のＬＥＤの点灯時間は、点灯可能時間Ｔ１内に設定されることになる。なお、図７は、ＬＥＤ１,２,３,…の点灯時間が、点灯可能時間Ｔ１と同一に設定された例を示している。

しかしながら、例えばプログラム上のバグや設定の異常等が発生すると、パルス幅変調により設定されたＬＥＤの点灯時間が点灯可能時間Ｔ１を越えてしまうといった事態が生じ得る。このような場合、ＬＥＤの点灯時間が、点灯可能時間Ｔ１を越えてその後に設定される期間Ｔａや期間Ｔｂに食い込むことになってしまう。

ここで、図６,図７に示すＬＥＤ１の点灯時間が延びてしまった場合について考えてみる。ＬＥＤ１の点灯時間が点灯可能期間Ｔ１を越えることによって、Ｔａ期間およびＴｂ期間がなくなってしまった場合には、サイリスタＳ１をターンオフさせてもＬＥＤ１が点灯を続けるため、サイリスタＳ１のゲートＧ１の電位が下がらなくなってしまう。すると、次にＬＥＤ２を点灯させようとしたときには、サイリスタＳ２に加えてサイリスタＳ１もオン状態を維持していることから、ＬＥＤ１にも電流が流れ、ＬＥＤ１およびＬＥＤ２の両者が点灯することになってしまう。そして、次のＬＥＤ３を点灯させようとしたときには、サイリスタＳ１がオンとなったままであるため、今度は、ＬＥＤ３を点灯させることができずに、ＬＥＤ１が点灯することになってしまう。
このようにしてサイリスタの転送不良が発生した場合、ＳＬＥＤ１ブロック分すべてのＬＥＤが点灯異常を起こすため、形成される画像に抜けが生じてしまうことになる。

本発明は、かかる技術的課題を解決するためになされたものであって、その目的とするところは、発光素子を点灯させるためのスイッチ素子の切り換え不良に伴う発光素子の点灯不良の発生を防止することにある。

かかる目的のもと、本発明が適用される発光素子アレイ駆動装置は、複数の発光素子と、複数の発光素子に対する電力の供給源となる電源と、複数の発光素子に対応して設けられ、オン状態に設定されることにより電源からの電力を発光素子に供給し、発光素子を各々点灯可能状態とする複数のスイッチ素子と、複数のスイッチ素子に対してスイッチ素子を順次オンするための転送信号を発生し、複数のスイッチ素子を順次点灯可能にする転送信号発生手段と、転送信号発生手段にて複数のスイッチ素子のうち所定のスイッチ素子から他のスイッチ素子へとオン状態の転送を行う間、発光素子の点灯を禁止する点灯禁止手段とを含んでいる。

ここで、複数のスイッチ素子は、電源からの電力を入力する入力端、入力した電力を出力する出力端、および入力した電力を出力端から出力させるための制御信号を入力する制御端を有するサイリスタからなることを特徴とすることができる。この場合に、点灯禁止手段は、所定のスイッチ素子としてのサイリスタの制御端に印加される電圧が他のスイッチ素子としてのサイリスタの制御端に印加される電圧よりも低くなるまでの間、発光素子の点灯を禁止することを特徴とすることができる。

また、他の観点から捉えると、本発明が適用される発光素子アレイ駆動装置は、複数の発光素子と、複数の発光素子に対する電力の供給源となる電源と、複数の発光素子に対応して設けられ、オン状態に設定されることにより電源からの電力を発光素子に供給し、発光素子を各々点灯可能状態とする複数のスイッチ素子と、複数のスイッチ素子に対してスイッチ素子を順次オンするための転送信号を発生し、複数のスイッチ素子を順次点灯可能にする転送信号発生手段と、発光素子毎の点灯時間を調整することにより発光素子毎の発光光量を補正した点灯信号を作成する点灯信号作成手段と、点灯信号作成手段にて作成された点灯信号の点灯時間が、転送信号発生手段による転送信号の発生周期に基づいて決定された発光素子の点灯可能期間を超えないように、発光素子の点灯時間を調整する点灯時間調整手段とを含んでいる。

ここで、複数のスイッチ素子は、電源からの電力を入力する入力端、入力した電力を出力する出力端、および入力した電力を出力端から出力させるための制御信号を入力する制御端を有するサイリスタからなることを特徴とすることができる。また、点灯信号作成手段は、パルス幅変調方式を用いて点灯信号を作成することを特徴とすることができる。

さらに、他の観点から捉えると、本発明が適用されるプリントヘッドは、感光体を露光する露光手段と、露光手段から露光される光を感光体上に結像させる光学手段とを有し、露光手段は、複数の発光素子と、複数の発光素子に対する電力の供給源となる電源と、複数の発光素子に対応して設けられ、オン状態に設定されることにより電源からの電力を発光素子に供給し、発光素子を各々点灯可能状態とする複数のスイッチ素子と、複数のスイッチ素子に対してスイッチ素子を順次オンするための転送信号を発生し、複数のスイッチ素子を順次点灯可能にする転送信号発生部と、発光素子毎の点灯時間を調整することにより発光素子毎の発光光量を補正した点灯信号を作成する点灯信号作成部と、点灯信号作成部にて作成された点灯信号の点灯時間が、転送信号発生部による転送信号の発生周期に基づいて決定された発光素子の点灯可能期間を超えないように、発光素子の点灯時間を調整する点灯時間調整部とを含んでいる。

ここで、点灯信号作成部にて作成された点灯信号の点灯時間が、転送信号発生部による転送信号の発生周期に基づいて決定された発光素子の点灯可能期間を超えているか否かを検出する検出部と、検出部にて点灯時間が点灯可能期間を越えていることが検出された場合に、警告を出力する警告出力部とをさらに含むことを特徴とすることができる。

本発明によれば、発光素子を点灯させるためのスイッチ素子の切り換え不良に伴う発光素子の点灯不良の発生を防止することができる。

以下、添付図面を参照して、本発明を実施するための最良の形態(以下、実施の形態という)について詳細に説明する。
図１は本実施の形態が適用される画像形成装置の全体構成を示した図であり、所謂タンデム型の画像形成装置を示している。図１に示す画像形成装置は、本体１に、各色の階調データに対応して画像形成を行う画像プロセス系１０、画像プロセス系１０を含む画像形成装置全体を制御する制御部２０を備えている。そして、本実施の形態では、制御部２０に、例えばパーソナルコンピュータ(ＰＣ)２、画像読取装置(ＩＩＴ)３、ＦＡＸモデム４等が接続されており、制御部２０は、これらから受信された画像データに対して所定の画像処理を施している。

画像プロセス系１０は、水平方向に一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、イエロー(Ｙ)、マゼンタ(Ｍ)、シアン(Ｃ)、黒(Ｋ)の４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋから構成されており、夫々、静電潜像を形成してトナー像を担持させる像担持体(感光体)である感光体ドラム１２、感光体ドラム１２の表面を一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するＬＥＤプリントヘッド(ＬＰＨ)１４、ＬＰＨ１４によって得られた潜像を現像する現像器１５を備えている。また、画像プロセス系１０は、各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋの感光体ドラム１２にて画像形成された各色のトナー像を記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト１６、用紙搬送ベルト１６を駆動させるロールである駆動ロール１７、感光体ドラム１２のトナー像を記録用紙に転写させる転写ロール１８を備えている。

各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋは、現像器１５に収納されたトナーを除き、ほぼ同様な構成を備えている。ＰＣ２、ＩＩＴ３、ＦＡＸモデム４から入力された画像信号は、制御部２０によって画像処理が施され、インタフェースを介して各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋに供給される。画像プロセス系１０は、制御部２０から供給された同期信号等の制御信号に基づいて動作する。まず、イエローの画像形成ユニット１１Ｙでは、帯電器１３により帯電された感光体ドラム１２の表面に、制御部２０から得られた画像信号に基づき、ＬＰＨ１４によって静電潜像を形成する。形成された静電潜像に対して現像器１５によってイエローのトナー像を形成し、形成されたイエローのトナー像は、図の矢印方向に回動する用紙搬送ベルト１６上の記録用紙に転写ロール１８を用いて転写される。同様にして、マゼンタ、シアン、黒のトナー像が各々の感光体ドラム１２上に形成され、用紙搬送ベルト１６上の記録用紙に転写ロール１８を用いて多重転写される。多重転写された記録用紙上のトナー像は、定着器１９に搬送されて、熱および圧力によって記録用紙に定着される。

図２は、ＬＥＤプリントヘッド(ＬＰＨ)１４の構成を示した断面図である。ＬＰＨ１４は、発光素子として多数の発光ダイオード(ＬＥＤ)が配列された露光手段としての自己走査型ＬＥＤアレイ(ＳＬＥＤアレイ)３１、ＳＬＥＤアレイ３１を支持すると共にＳＬＥＤアレイ３１の駆動を制御するための駆動回路４０(後段の図３参照)が形成されたプリント基板３２、各発光ダイオードから出射された光ビームを感光体ドラム１２上に結像させる光学手段としてのセルフォック(登録商標)レンズアレイ(ＳＬＡ)３３を備え、プリント基板３２およびセルフォックレンズアレイ３３は、ハウジング３４に保持されている。ここで、ＳＬＥＤアレイ３１は、発光ダイオードが主走査方向に画素数分、配列されたものからなる。そして、本実施の形態では、Ａ３ノビに対応して１２００ｄｐｉの解像度で光書き込み(潜像形成)が行えるようになっており、約２１.１μｍ毎に１５３６０個のＬＥＤが精度良く配列されている。

図３は、ＬＰＨ１４の回路構成を示した回路ブロック図である。このＬＰＨ１４は、上述したＳＬＥＤアレイ３１および駆動回路４０、ＳＬＥＤアレイ３１および駆動回路４０の間に設けられたレベルシフト回路５０、そして、ＥＥＰＲＯＭ６０を備えている。
ＳＬＥＤアレイ３１は、１２０個のＳＬＥＤブロック３５を直列に配列して構成されている。これら各ＳＬＥＤブロック３５には、後述するように、それぞれ１２８個の発光ダイオードが直線状に並べられており、さらに、これら発光ダイオードを点灯させるためのスイッチ素子として機能する１２８個のサイリスタが設けられている。

また、駆動回路４０は、サイリスタ転送信号発生部４１、ＰＷＭ ＤＡＴＡ ＧＥＮ回路４２、補正メモリ４３、ＰＬＬ(Phase Locked Loop)回路４４、複数のＰＷＭ(Pulse Width Modulation)回路４５、複数のＮＡＮＤ回路４６、Ｌｉｍｉｔ検知回路４７を有している。
サイリスタ転送信号発生部４１は、制御部２０から入力されるライン同期信号Ｌｓｙｎｃを基準としてＳＬＥＤアレイ３１を構成する各ＳＬＥＤブロック３５の各サイリスタに対して転送信号を発生する。また、サイリスタ転送信号発生部４１は、後述するようにＮＡＮＤ回路４６に対してリミット信号の出力も行う。点灯信号作成手段としてのＰＷＭ ＤＡＴＡ ＧＥＮ回路４２は、制御部２０から入力されるライン同期信号Ｌｓｙｎｃに同期して、制御部２０から入力される画像データＶＤＡＴＡを、ＳＬＥＤアレイ３１を構成するＳＬＥＤブロック３５内の各発光ダイオードに対応した点灯データ(ＰＷＭ ＤＡＴＡ)に変換して出力する。補正メモリ４３は、各発光ダイオードに対する光量補正値を格納しており、この光量補正値をＰＷＭ ＤＡＴＡ ＧＥＮ回路４２に出力している。そして、ＰＷＭ ＤＡＴＡ ＧＥＮ４２回路では、補正メモリ４３から読み出された光量補正値を用いて各発光ダイオードの点灯データを補正しながら点灯データを作成している。さらに、ＰＬＬ回路４４は、パルス幅変調に使用するクロックＰＷＭ ＣＬＫを生成し、各ＰＷＭ回路４５に出力する。ＰＷＭ回路４５およびＮＡＮＤ回路４６は、ＳＬＥＤブロック３５に対応する数(本実施の形態では１２０個)だけ設けられている。ＰＷＭ回路４５では、ＰＷＭ ＤＡＴＡ ＧＥＮ回路４２から出力されてくるＰＷＭ ＤＡＴＡを、ＰＬＬ回路４４から出力されてくるクロックＰＷＭ ＣＬＫを用いてパルス幅変調し、ＰＷＭ信号を出力している。点灯禁止手段あるいは点灯時間調整手段としてのＮＡＮＤ回路４６は、サイリスタ転送信号発生部４１から出力されてくるリミット信号とＰＷＭ回路４５から出力されてくるＰＷＭ信号とを用いて点灯信号を演算し、対応するＳＬＥＤブロック３５に出力している。Ｌｉｍｉｔ検知回路４７は、発光ダイオードの点灯動作において後述する期間Ｔｂ中にＰＷＭパルスがアクティブになっているかどうかの検知を行い、検知結果を制御部２０に向けて出力している。

また、制御部２０とサイリスタ転送信号発生部４１、ＰＷＭ ＤＡＴＡ ＧＥＮ回路４２、補正メモリ４３、ＰＬＬ回路４４、ＰＷＭ回路４５、Ｌｉｍｉｔ検知回路４７、ＥＥＰＲＯＭ６０との間では、Ｓｅｒｉａｌ ＤＡＴＡにより双方向通信を行うことが可能となっている。
ここで、補正メモリ４３に格納される光量補正値は、元々ＥＥＰＲＯＭ６０に格納されており、例えば電源投入時等において、ＥＥＰＲＯＭ６０から補正メモリ４３にダウンロードされる。また、ＰＬＬ回路４４におけるクロックＰＷＭ ＣＬＫは、制御部２０によって周波数の変更が可能となっている。これは、感光体ドラム１２の感度変化や現像器１５内のトナー濃度変化等に応じて、全発光ダイオードの光量を可変するためである。
また、駆動回路４０に設けられた各ＮＡＮＤ回路４６と対応する各ＳＬＥＤブロック３５との間には、両者の間に流れる電流量を制限するための転送電流制限抵抗ＲＩＤが接続されている。

そして、駆動回路４０に設けられたサイリスタ転送信号発生部４１と各ＳＬＥＤブロック３５との間に設けられるレベルシフト回路５０は、駆動回路４０のサイリスタ転送信号発生部４１から出力されてくるサイリスタ転送信号のレベルをシフトさせる機能を有している。なお、本実施の形態では、これらサイリスタ転送信号発生部４１とレベルシフト回路５０とにより、転送信号発生手段が構成されている。

図４は、ＬＰＨ１４における駆動回路４０、レベルシフト回路５０およびＳＬＥＤアレイ３１の構成を示した回路図である。なお、ＳＬＥＤアレイ３１は、上述したように１２０個のＳＬＥＤブロック３５を直列に配置することによって構成されているが、図４においては、これらのうち一つのＳＬＥＤブロック３５を代表的に示している。
ＳＬＥＤブロック３５は、スイッチ素子としての１２８個のサイリスタＳ１〜Ｓ１２８、発光素子としての１２８個の発光ダイオード(ＬＥＤ)Ｌ１〜Ｌ１２８、１２８個のダイオードＤ１〜Ｄ１２８、１２８個の抵抗Ｒ１〜Ｒ１２８、さらには信号線に過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ,Ｒ２Ａで構成されている。なお、他のＳＬＥＤブロック３５も同様に構成されている。
また、以下の説明では、発光ダイオードＬ１〜Ｌ１２８への電流の供給を制御するサイリスタＳ１〜Ｓ１２８とダイオードＤ１〜Ｄ１２８とで主に構成される部分を転送部とよぶ。

ＳＬＥＤブロック３５において、各サイリスタＳ１〜Ｓ１２８のアノード端子(入力端)Ａ１〜Ａ１２８は、電源ライン３６に接続されている。この電源ライン３６には図示しない電源より電源電圧ＶＤＤ(ＶＤＤ＝３.３Ｖ)が供給される。
また、奇数番目サイリスタＳ１,Ｓ３,…,Ｓ１２７のカソード端子(出力端)Ｋ１,Ｋ３,…,Ｋ１２７には、駆動回路４０のサイリスタ転送信号発生部４１からレベルシフト回路５０を通じて出力される転送信号ＣＫ１が、転送電流制限抵抗Ｒ１Ａを介して送信される。一方、偶数番目サイリスタＳ２,Ｓ４,…,Ｓ１２８のカソード端子(出力端)Ｋ２,Ｋ４,…,Ｋ１２８には、駆動回路４０のサイリスタ転送信号発生部４１からレベルシフト回路５０を通じて出力される転送信号ＣＫ２が、転送電流制限抵抗Ｒ２Ａを介して送信される。

他方、各サイリスタＳ１〜Ｓ１２８のゲート端子(制御端)Ｇ１〜Ｇ１２８は、各サイリスタＳ１〜Ｓ１２８に対応して設けられた抵抗Ｒ１〜Ｒ１２８を介して電源ライン３７に各々接続されている。なお、電源ライン３７は接地(ＧＮＤ)されている。
また、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８と、各サイリスタＳ１〜Ｓ１２８に対応して設けられた発光ダイオードＬ１〜Ｌ１２８のゲート端子とは各々接続される。さらに、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２８のカソード端子が接続されている。そして、サイリスタＳ１〜Ｓ１２７のゲート端子Ｇ１〜Ｇ１２７には、次段のダイオードＤ２〜Ｄ１２８のアノード端子が各々接続されている。すなわち、各ダイオードＤ２〜Ｄ１２８はゲート端子Ｇ２〜Ｇ１２７を挟んで直列接続されている。
また、ダイオードＤ１のアノード端子は転送電流制限抵抗Ｒ２Ａおよびレベルシフト回路５０を介して駆動回路４０のサイリスタ転送信号発生部４１に接続され、転送信号ＣＫ２が送信される。また、発光ダイオードＬ１〜Ｌ１２８のカソード端子は、ＳＬＥＤブロック３５の外部に設けられた転送電流制限抵抗ＲＩＤを介して駆動回路４０のＮＡＮＤ回路４６に接続されおり、このＮＡＮＤ回路４６より点灯信号ΦＩが送信されるようになっている。

また、駆動回路４０に設けられたサイリスタ転送信号発生部４１は、転送信号ＣＫ１を作成するのに用いられる転送信号ＣＫ１Ｒを出力するトライステートバッファＢ１Ｒ、同じく転送信号ＣＫ１を作成するのに用いられる転送信号ＣＫ１Ｃを出力するトライステートバッファＢ１Ｃを備えている。さらに、サイリスタ転送信号発生部４１は、転送信号ＣＫ２を作成するのに用いられる転送信号ＣＫ２Ｒを出力するトライステートバッファＢ２Ｒ、同じく転送信号ＣＫ２を作成するのに用いられる転送信号ＣＫ２Ｃを出力するトライステートバッファＢ２Ｃを備えている。なお、これらトライステートバッファＢ１Ｒ、Ｂ１Ｃ、Ｂ２Ｒ、Ｂ２Ｃは、Ｈ(１)、Ｌ(０)を出力できる他に、Ｈｉｇｈ−Ｚ(以下の説明ではＨｉｚと表記する)の状態をとることのできる３ステート出力回路にて構成されている。ここで、Ｈｉｚ状態とは、出力が実質的にオープン状態であることを意味する。

一方、レベルシフト回路５０には、奇数番目サイリスタＳ１,Ｓ３,…,Ｓ１２７のカソード端子Ｋ１,Ｋ３,…,Ｋ１２７が、転送電流制限抵抗Ｒ１Ａを介して接続されている。レベルシフト回路５０のこの部位には、トライステートバッファＢ１Ｒに繋がる抵抗Ｒ１Ｂが接続された信号線とトライステートバッファＢ１Ｃに繋がるコンデンサＣ１が接続された信号線とを並列に分岐した回路が形成されている。また、レベルシフト回路５０には、偶数番目サイリスタＳ２,Ｓ４,…,Ｓ１２８のカソード端子Ｋ２,Ｋ４,…,Ｋ１２８およびダイオードＤ１のアノード端子が、転送電流制限抵抗Ｒ２Ａを介して接続されている。レベルシフト回路５０のこの部位には、トライステートバッファＢ２Ｒに繋がる抵抗Ｒ２Ｂが接続された信号線とトライステートバッファＢ２Ｃに繋がるコンデンサＣ２が接続された信号線とを並列に分岐した回路が形成されている。

次に、画像形成動作におけるＬＰＨ１４の駆動(点灯動作)について、図５に示すタイミングチャートを参照しながら説明する。なお、図５に示すタイミングチャートでは、すべての発光ダイオードＬ１〜Ｌ１２８が光書き込みを行う(発光する)場合について表記している。
(１)まず、制御部２０から駆動回路４０に図示しないリセット信号(ＲＳＴ)が入力されることによって、駆動回路４０のサイリスタ転送信号発生部４１では、トライステートバッファＢ１Ｃを「Ｈ」とすることにより転送信号ＣＫ１Ｃが「Ｈ」として出力され、トライステートバッファＢ１Ｒをハイレベル「Ｈ」(以下、単に「Ｈ」と表記する)とすることにより転送信号ＣＫ１Ｒが「Ｈ」として出力される。レベルシフト回路５０では、これを受けて、転送信号ＣＫ１が「Ｈ」に設定される。一方、駆動回路４０のサイリスタ転送信号発生部４１では、トライステートバッファＢ２Ｒをローレベル(以下、単に「Ｌ」と表記する)とすることにより転送信号ＣＫ２Ｒが「Ｌ」として出力され、トライステートバッファＢ２Ｃを「Ｌ」とすることにより転送信号ＣＫ２Ｃが「Ｌ」として出力される。レベルシフト回路５０では、これを受けて、転送信号ＣＫ２が「Ｌ」に設定され、出力される。その結果、すべてのサイリスタＳ１〜Ｓ１２８がオフの状態に設定される(図５(ａ))。

(２)リセット信号(ＲＳＴ)に続いて、制御部２０から出力されるライン同期信号Ｌｓｙｎｃが所定期間だけ「Ｈ」になることで(図５(ａ))、ＳＬＥＤアレイ３１(各ＳＬＥＤブロック３５)の動作が開始される。そして、このライン同期信号Ｌｓｙｎｃに同期して、サイリスタ転送信号発生部４１では、図５(Ｅ),(Ｆ)に示すように、トライステートバッファＢ２ＣおよびトライステートバッファＢ２Ｒを「Ｈ」とすることにより、転送信号ＣＫ２Ｃおよび転送信号ＣＫ２Ｒを「Ｈ」に設定する。そして、レベルシフト回路５０では、これを受けて、図５(Ｇ)に示すように、転送信号ＣＫ２が「Ｈ」に設定される(図５(ｂ))。
(３)次に、図５(Ｃ)に示すように、サイリスタ転送信号発生部４１において、トライステートバッファＢ１Ｒを「Ｌ」に設定することにより転送信号ＣＫ１ＲをＬにすると(図５(ｃ))、レベルシフト回路５０では、コンデンサＣ１に蓄積された電荷が抵抗Ｒ１Ｂに向かう方向に流れ、やがて、転送信号ＣＫ１の電位がＧＮＤになる。ここで、転送信号ＣＫ１Ｃの電位は３.３Ｖに設定されているため、コンデンサＣ１の両端電位は３.３Ｖ(＝ＶＤＤ)となる。

(４)これに続いて、図５(Ｂ)に示すように、サイリスタ転送信号発生部４１のトライステートバッファＢ１Ｃを「Ｌ」とすることにより転送信号ＣＫ１ＣをＬにすると(図５(ｄ))、転送信号ＣＫ１の電位は、コンデンサＣ１に電荷が蓄積されているため、約−３.３Ｖになる。また、ゲート端子Ｇ１の電位(Ｖｇ１)は上昇を開始し、Ｖｇ１＝ＣＫ２電位−Ｖｆ＝約１.９Ｖとなる。ここで、転送信号ＣＫ２電位は約３.３Ｖ、ＶｆはＡｌＧａＡｓからなるダイオードＤ１の順方向電圧であって約１.４Ｖである。さらに、Φ１電位＝Ｇ１電位(Ｖｇ１)−Ｖｆ＝０.５Ｖとなる。このとき、点灯信号ΦＩの電位は０Ｖであるため、点灯信号ΦＩと転送信号ＣＫ１との間に約３.８Ｖの電位差が生じる。
この状態においては、ゲート端子Ｇ１→信号線Φ１→転送信号ＣＫ１のルートで、サイリスタＳ１のゲート電流が流れ始める。その際に、サイリスタ転送信号発生部４１のトライステートバッファＢ１Ｒをハイインピーダンス(Ｈｉｚ)にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１に流れるゲート電流により、サイリスタＳ１がターンオンし始め、ゲート電流が徐々に増加する。それと共に、レベルシフト回路５０のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。

(５)所定時間(転送信号ＣＫ１電位がＧＮＤ近傍になる時間)の経過後、駆動回路４０のトライステートバッファＢ１Ｒを「Ｌ」に設定し、転送信号ＣＫ１Ｒを「Ｌ」にする(図５(ｅ))。すると、ゲート端子Ｇ１の電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、これに伴いレベルシフト回路５０の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路５０のコンデンサＣ１に流れ込む電流は徐々に減少する。
そして、サイリスタＳ１が完全にターンオンし、定常状態となると、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路５０の抵抗Ｒ１Ｂに流れるが、コンデンサには流れなくなる。なお、転送信号ＣＫ１電位は、ＣＫ１電位＝(３.３−Ｖｆ)×Ｒ１Ｂ／(Ｒ１Ａ＋Ｒ１Ｂ)である。
なお、トライステートバッファＢ１Ｒを「Ｌ」に設定する際、図５(Ｂ)に示すように、駆動回路４０のトライステートバッファＢ１Ｃをハイインピーダンス(Ｈｉｚ)に設定する(図５(ｅ))。

(６)サイリスタＳ１が完全にオンすると、発光ダイオードＬ１が点灯可能な状態となる（図５(Ｈ)）。したがって、このときに点灯信号ΦＩを「Ｌ」に設定すれば、発光ダイオードＬ１を点灯させることができるが、この点灯制御については後述する。
(７)次に、図５(Ｆ)に示すように、サイリスタ転送信号発生部４１のトライステートバッファＢ２Ｒを「Ｌ」に設定することで転送信号ＣＫ２Ｒを「Ｌ」にすると(図５(ｇ))、図５(ｃ)の場合と同様に電流が流れ、レベルシフト回路５０のコンデンサＣ２の両端に電圧が発生する。図５(ｇ)の終了直前の定常状態において、ゲート端子Ｇ２電位が１.９Ｖであるため、各点の電位は図５(ｃ)の場合とは若干異なるが、動作上影響はない。これは、図５(ｇ)の終了直前の定常状態では、信号線Φ２電位＝ゲート端子Ｇ２電位−Ｖｆ＝１.９−１.４＝約０.５Ｖ程度であるため、サイリスタＳ２にゲート電流が流れるのであるが、この量がわずかであるためにサイリスタＳ２がオンしないからである。なお、この場合の転送信号ＣＫ２電位は、ＣＫ２電位＝０.５×Ｒ２Ｂ／(Ｒ２Ａ＋Ｒ２Ｂ)＝約０.１５Ｖ程度である。

(８)図５(Ｅ)に示すように、この状態でサイリスタ転送信号発生部４１のトライステートバッファＢ２Ｃを「Ｌ」に設定することで転送信号ＣＫ２Ｃを「Ｌ」にすると(図５(ｈ))、ゲート端子Ｇ２の電位が上昇を開始し、サイリスタＳ２がターンオンする。
(９)そして、図５(Ｂ),(Ｃ)に示すように、サイリスタ転送信号発生部４１のトライステートバッファＢ１Ｃ、Ｂ１Ｒを同時に「Ｈ」に設定することで転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時にＨにすると(図５(ｉ))、転送信号ＣＫ１が「Ｈ」となる。転送信号ＣＫ１が「Ｈ」となることによりサイリスタＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲート端子Ｇ１電位は徐々に下降する。その際、サイリスタＳ２のゲート端子Ｇ２電位は３.３Ｖになり、完全にオンする。
(１０)サイリスタＳ２が完全にオンすると、今度は、発光ダイオードＬ２が発光可能な状態となる。したがって、このときに点灯信号ΦＩを「Ｌ」に設定すれば、発光ダイオードＬ１を点灯させることができる。なお、通常の場合、ゲート端子Ｇ１電位はすでにゲート端子Ｇ２電位より低くなっているため、発光ダイオードＬ１がオンすることはない。

また、図５(Ｂ)に示すように、サイリスタ転送信号発生部４１のトライステートバッファＢ１Ｃがハイインピーダンス(Ｈｉｚ)に設定されているので(図５(ｅ)〜(ｈ))、ＣＫ１電位＝(３.３−Ｖｆ)×Ｒ１Ｂ／(Ｒ１Ａ＋Ｒ１Ｂ)ではあるが、レベルシフト回路５０のコンデンサＣ１はあまり充電されず、コンデンサＣ１には大きな電位差が生じることはない。このため、転送信号ＣＫ１Ｃ,ＣＫ１Ｒを同時に「Ｈ」にした際に(図５(ｉ))、転送信号ＣＫ１に大きなスパイク電位が生じることを抑制することができるので、抵抗Ｒ１Ｂを通って駆動回路４０に瞬間的に大きな電流が流れることはなく、駆動回路４０に過大な負荷がかかることを抑制することができる。

すなわち、図５(ｉ)での転送信号ＣＫ１,ＣＫ２を同時にＨにする前に、転送信号ＣＫ１ＣがＬに設定されていると、レベルシフト回路５０のコンデンサＣ１の両端には、転送信号ＣＫ１電位と同じ電位、具体的には、(３.３−Ｖｆ)×Ｒ１Ｂ／(Ｒ１Ａ＋Ｒ１Ｂ)が発生する。この状態で、転送信号ＣＫ１Ｃ,ＣＫ１Ｒを同時にＨにすると(図５(ｉ))、抵抗Ｒ１Ｂを通って駆動回路４０に瞬間的に流れる大きな電流が発生して、駆動回路４０に過大な負荷がかかってしまうことになる。
これに対し、本実施の形態では、図５(ｉ)での転送信号ＣＫ１Ｃ,ＣＫ１Ｒを同時にＨにする前において、駆動回路４０のトライステートバッファＢ１Ｃがハイインピーダンス(Ｈｉｚ)に設定されているので、コンデンサＣ１には電流が流れ込まなくなり、大きな電位差が生じることはない。このため、転送信号ＣＫ１において大きなスパイク電位の発生が抑制されるので、駆動回路４０に大きな電流が流れ込むことを防止することができる。

(１１)以後、他の発光ダイオードＬ３〜Ｌ１２８に対しても、同様の制御を行うことによって順次点灯可能な状態にさせることができる。そして、最後の発光ダイオードＬ１２８が消灯した後、次のリセット信号(ＲＳＴ)が入力され、同様のプロセスにて発光ダイオードＬ１〜Ｌ１２８の点灯制御がなされる。

なお、図５において、転送信号ＣＫ１(またはＣＫ２)が立ち下がってから他方の転送信号ＣＫ２(またはＣＫ１)が立ち下がるまでの期間をサイリスタ転送周期Ｔと呼ぶ。また、図５に示す期間Ｔａは、転送信号ＣＫ１(またはＣＫ２)が立ち下がってからＣＫ２(またはＣＫ１)が立ち上がるまでの期間であり、転送信号ＣＫ１およびＣＫ２が共にローレベルになる期間、つまり、隣接する二つのサイリスタ(例えばサイリスタＳ１とＳ２)が共にターンオンしている期間である。さらに、図５に示す期間Ｔｂは、転送信号ＣＫ１(またはＣＫ２)が立ち上がってから点灯信号ＣＫＩが立ち下がる(ＬＥＤが点灯を開始する)までの期間であり、これから点灯させようとするＬＥＤに対応するサイリスタ(例えばサイリスタＳ２)のゲート電圧が、すでに点灯したＬＥＤに対応するサイリスタ(例えばサイリスタＳ１)のゲート電圧よりも高くなるために必要な期間である。

次に、上述したＬＰＨ１４の駆動における点灯信号の供給について説明する。
制御部２０からＰＷＭ ＤＡＴＡ ＧＥＮ回路４２に画像データＶＤＡＴＡが入力されてくると、ＰＷＭ ＤＡＴＡ ＧＥＮ回路４２では、点灯対象となる発光ダイオードに対する点灯データ(ＰＷＭ ＤＡＴＡ)を作成する。ここで、ＰＷＭ ＤＡＴＡ ＧＥＮ回路４２は、補正メモリ４３から読み出された光量補正値を用い、また、全体の補正値を加味して点灯データ(ＰＷＭ ＤＡＴＡ)を作成する。従って、点灯対象となる発光ダイオード毎に、点灯パルス長さ(点灯時間)が設定された点灯データが作成されることになる。

次に、ＰＷＭ回路４５では、ＰＷＭ ＤＡＴＡ ＧＥＮ回路４２から出力されてくるＰＷＭ ＤＡＴＡを、ＰＬＬ回路４４から出力されてくるクロックＰＷＭ ＣＬＫを用いてパルス幅変調し、図５(Ｉ)に示すＰＷＭ信号を出力する。一方、サイリスタ転送信号発生部４１では、図５(Ｊ)に示す期間Ｔｂでのみ「Ｈ」が設定されるリミッタ信号(Limiter)を出力する。そして、ＮＡＮＤ回路４６では、入力されてくるＰＷＭ信号およびリミッタ信号に基づき、図５(Ｋ)に示す点灯信号ΦＩを作成し、各ＳＬＥＤブロック３５に対して出力を行っている。

いま、例えば発光ダイオードＬ１〜Ｌ１２８に対し、ＰＷＭ ＤＡＴＡ ＧＥＮ回路４２から図５(Ｉ)に示すようなＰＷＭ信号が出力されてくる場合について考えてみる。ＰＷＭ信号のパルス幅(時間の長さ)は、光量補正値等が加味されることにより、各発光ダイオードＬ１,Ｌ２,…,Ｌ１２７,Ｌ１２８それぞれに設定されている。そして、ここでは、例えばＬ１用のＰＷＭ信号が何らかの原因により大きくなってしまい、点灯可能期間Ｔ１を越え、期間Ｔａや期間Ｔｂにまで食い込んでしまっているものとする。仮に、このままのＰＷＭ信号を用いて発光ダイオードＬ１を点灯させたとすると、期間Ｔｂを経過してもサイリスタＳ１がターンオンしたままとなり、サイリスタＳ１のゲートＧ１電位が下がらなくなってしまう。一方で、サイリスタＳ２のゲートＧ２電位は上昇しているため、次の点灯タイミングで発光ダイオードＬ２と共に発光ダイオードＬ１も点灯することになってしまう。

ここで、本実施の形態では、ＰＷＭ信号とリミッタ信号とをＮＡＮＤ回路４６に入力し、最終的な点灯信号ΦＩを作成するようにしている。つまり、リミッタ信号を用いることにより、少なくともサイリスタＳ１から次のサイリスタＳ２(前段のサイリスタＳｎから次段のサイリスタＳｎ＋１)へとサイリスタ転送を行う期間Ｔｂについては、強制的に発光ダイオードＬ１を点灯させないような点灯信号ΦＩを作成しているのである。したがって、期間Ｔｂについては必ず点灯信号ΦＩを「Ｈ」にすることができ、発光ダイオードの点灯を禁止させる(消灯させる)ことができる。これにより、期間Ｔｂ中にサイリスタＳ１のゲートＧ１電位をサイリスタＳ２のゲートＧ２電位よりも低くすることが可能になり、発光ダイオードＬ１の次に発光ダイオードＬ２(発光ダイオードＬｎの次に発光ダイオードＬｎ＋１)を点灯させることができる。
他方、別の観点からみれば、本実施の形態は、リミット信号を用いて、発光ダイオードＬ１の点灯可能期間を越えないように、点灯パルス幅(点灯時間に対応)を調整しているともいえる。

また、本実施の形態では、Ｌｉｍｉｔ検知回路４７により、各ＰＷＭ信号のパルス幅が発光ダイオードに許容された点灯可能期間Ｔ１を越えていないかについてモニタを行っている。ここで、点灯可能時間Ｔ１を越えたことが検知された場合には、制御部２０に検知結果を出力する。このようにすることで、例えば制御部２０が、ＬＰＨ１４に異常が生じていることを、例えばディスプレイ装置等を介してユーザに伝えることができる。このため、点灯不良に伴う画像不良の発生を未然に防ぐことも可能になる。

本実施の形態が適用されるＬＥＤプリントヘッド(ＬＰＨ)が装着された画像形成装置を示す図である。 ＬＰＨの構成を説明する断面図である。 ＬＰＨの回路構成を示す図である。 駆動回路、レベルシフト回路、自己走査型ＬＥＤアレイ(ＳＬＥＤアレイ)の回路構成を示す図である。 画像形成動作におけるＬＰＨの駆動を説明するタイミングチャートである。 自己走査型ＬＥＤアレイ(ＳＬＥＤアレイ)の回路構成を示す図である。 ＳＬＥＤアレイの駆動を説明するタイミングチャートである。

符号の説明

１…本体、２…パーソナルコンピュータ(ＰＣ)、３…画像読取装置(ＩＩＴ)、４…ＦＡＸモデム、１０…画像プロセス系、１１(１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ)…画像形成ユニット、１２…感光体ドラム、１３…帯電器、１４…ＬＥＤプリントヘッド(ＬＰＨ)、１５…現像器、２０…制御部、３１…自己走査型ＬＥＤアレイ(ＳＬＥＤアレイ)、３２…プリント基板、３３…セルフォックレンズアレイ、３４…ハウジング、３５…ＳＬＥＤブロック、４０…駆動回路、４１…サイリスタ転送信号発生部、４２…ＰＷＭ ＤＡＴＡ ＧＥＮ回路、４３…補正メモリ、４４…ＰＬＬ回路、４５…ＰＷＭ回路、４６…ＮＡＮＤ回路、４７…Ｌｉｍｉｔ検知回路、５０…レベルシフト回路、６０…ＥＥＰＲＯＭ

Claims (8)

1. 複数の発光素子と、
   前記複数の発光素子に対する電力の供給源となる電源と、
   前記複数の発光素子に対応して設けられ、オン状態に設定されることにより前記電源からの電力を当該発光素子に供給し、当該発光素子を各々点灯可能状態とする複数のスイッチ素子と、
   前記複数のスイッチ素子に対して当該スイッチ素子を順次オンするための転送信号を発生し、当該複数のスイッチ素子を順次点灯可能にする転送信号発生手段と、
   前記転送信号発生手段にて前記複数のスイッチ素子のうち所定のスイッチ素子から他のスイッチ素子へとオン状態の転送を行う間、前記発光素子の点灯を禁止する点灯禁止手段と
   を含む発光素子アレイ駆動装置。
2. 前記複数のスイッチ素子は、前記電源からの電力を入力する入力端、入力した電力を出力する出力端、および入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有するサイリスタからなることを特徴とする請求項１記載の発光素子アレイ駆動装置。
3. 前記点灯禁止手段は、前記所定のスイッチ素子としての前記サイリスタの制御端に印加される電圧が前記他のスイッチ素子としての前記サイリスタの制御端に印加される電圧よりも低くなるまでの間、前記発光素子の点灯を禁止することを特徴とする請求項２記載の発光素子アレイ駆動装置。
4. 複数の発光素子と、
   前記複数の発光素子に対する電力の供給源となる電源と、
   前記複数の発光素子に対応して設けられ、オン状態に設定されることにより前記電源からの電力を当該発光素子に供給し、当該発光素子を各々点灯可能状態とする複数のスイッチ素子と、
   前記複数のスイッチ素子に対して当該スイッチ素子を順次オンするための転送信号を発生し、当該複数のスイッチ素子を順次点灯可能にする転送信号発生手段と、
   前記発光素子毎の点灯時間を調整することにより当該発光素子毎の発光光量を補正した点灯信号を作成する点灯信号作成手段と、
   前記点灯信号作成手段にて作成された前記点灯信号の点灯時間が、前記転送信号発生手段による転送信号の発生周期に基づいて決定された前記発光素子の点灯可能期間を超えないように、当該発光素子の点灯時間を調整する点灯時間調整手段と
   を含む発光素子アレイ駆動装置。
5. 前記複数のスイッチ素子は、前記電源からの電力を入力する入力端、入力した電力を出力する出力端、および入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有するサイリスタからなることを特徴とする請求項４記載の発光素子アレイ駆動装置。
6. 前記点灯信号作成手段は、パルス幅変調方式を用いて前記点灯信号を作成することを特徴とする請求項５記載の発光素子アレイ駆動装置。
7. 感光体を露光する露光手段と、
   前記露光手段から露光される光を前記感光体上に結像させる光学手段とを有し、
   前記露光手段は、
   複数の発光素子と、
   前記複数の発光素子に対する電力の供給源となる電源と、
   前記複数の発光素子に対応して設けられ、オン状態に設定されることにより前記電源からの電力を当該発光素子に供給し、当該発光素子を各々点灯可能状態とする複数のスイッチ素子と、
   前記複数のスイッチ素子に対して当該スイッチ素子を順次オンするための転送信号を発生し、当該複数のスイッチ素子を順次点灯可能にする転送信号発生部と、
   前記発光素子毎の点灯時間を調整することにより当該発光素子毎の発光光量を補正した点灯信号を作成する点灯信号作成部と、
   前記点灯信号作成部にて作成された前記点灯信号の点灯時間が、前記転送信号発生部による転送信号の発生周期に基づいて決定された前記発光素子の点灯可能期間を超えないように、当該発光素子の点灯時間を調整する点灯時間調整部と
   を含むことを特徴とするプリントヘッド。
8. 前記点灯信号作成部にて作成された前記点灯信号の点灯時間が、前記転送信号発生部による転送信号の発生周期に基づいて決定された前記発光素子の点灯可能期間を超えているか否かを検出する検出部と、
   前記検出部にて前記点灯時間が前記点灯可能期間を越えていることが検出された場合に、警告を出力する警告出力部と
   をさらに含むことを特徴とする請求項７記載のプリントヘッド。

Images