JP2004186651A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004186651A JP2004186651A JP2002355244A JP2002355244A JP2004186651A JP 2004186651 A JP2004186651 A JP 2004186651A JP 2002355244 A JP2002355244 A JP 2002355244A JP 2002355244 A JP2002355244 A JP 2002355244A JP 2004186651 A JP2004186651 A JP 2004186651A
- Authority
- JP
- Japan
- Prior art keywords
- slit
- semiconductor device
- semiconductor substrate
- insulating layer
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【解決手段】半導体基板7の主面に回路層3が形成された半導体チップ1であって、半導体基板7の裏面にスリット2が形成され、スリット2内に樹脂8が埋め込まれている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置(半導体チップ)及びその製造方法に関し、特に、回路や絶縁層の影響で発生する半導体チップの反りを抑制する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型高密度化が求められ、半導体チップのフリップチップ実装技術や、さらに高密度化を図るための半導体チップ積層技術の開発が進んでいる。これに伴い、半導体チップの電極は、狭ピッチ化、回路面上へ電極を配置したエリアパッド化、そしてSi貫通ビアを設けた複雑な電極構造の採用などにより、微細なバンプによる低ストレス接続が必須となっている。
【0003】
この種の半導体チップ実装においては、歩留まり良く接続時のダメージを低減するためには、電極が均一な高さに調整されていて、接合時には均一に接触、加圧されることが重要である。また、実装後も樹脂封止や放熱構造、さらには多段積層するために平坦性を確保する必要がある。
【0004】
このため、通常では電極上に形成するバンプの高さを均一にして接合時に不均一な接触をさけ、局所的な荷重の増大を防いでいる。
【0005】
しかし、近年、実装密度を向上させるため半導体チップの薄型化が進んでいる。このような状況下において、半導体チップのベースとなるシリコンを研削加工して薄くすると、回路形成時の配線加工や絶縁層形成時の形成プロセスによって発生した内部応力により、半導体チップが大きく反るという問題点が発生する。
【0006】
半導体チップが反ることにより、実装装置内での搬送、実装時に接合部の不均一な接触が生じる。また、反った半導体チップの形状が実装後にも影響して多段積層実装が不可能となる。このため、従来では、半導体チップが反らないようなシリコン厚さを選択するか、もしくは反りが発生しても構造上無視できる厚さまでの薄型化にとどめている。
【0007】
また、半導体製造時、特に回路形成工程において、基板として使用するウエハの反りによりリソグラフィの不具合が発生するという問題があり、例えば、特許文献1あるいは特許文献2に半導体ウエハに堆積する膜形成の工程で膜及び半導体ウエハに溝加工を施し、ウエハの反りを回避する方法が示されている。
【0008】
その他に、チップを回路基板やガラス基板にフェイスダウン実装した後に熱膨張係数の違いから接続部に応力集中が発生し、剥離などの不良を起こすことから、チップの裏面にスリットを設け応力を緩和する技術が特許文献3に示されている。
【0009】
【特許文献1】
特開昭63−76451号公報
【0010】
【特許文献2】
特開平1−241825号公報
【0011】
【特許文献3】
特開2000−260811号公報
【0012】
【発明が解決しようとする課題】
しかしながら、更なる高密度化の要求により半導体チップは100μm以下の厚さが求められることがあり、多段積層するための半導体チップに到っては50μmという厚さが必要となっている。
【0013】
このような半導体チップは、回路形成した配線と絶縁層の内部応力により回路面が収縮し、シリコンが引っ張られた状態となり、シリコン側に凸形状を呈する。このような状態では、実装する時に半導体チップの搬送が困難になるという問題がある。
【0014】
また、反りを冶具等で強制して実装した場合、冶具から開放された実装後の形状は当初の通り凸形状に反るため、電極接続部に応力が掛かり信頼性は低下する。また、凸形状であることからチップと基板との間隙が不均一であることから、樹脂封止時の侵入性が不均一となりボイドが発生しやすくなることや、接触面が凸形状のため放熱構造を考慮すると接触面積が低減するので不利となる。
【0015】
また、多段積層を行う半導体チップは裏面にも電極を形成するが、凸形状の状態では電極を接触させることが不可能となる。さらに、この多段積層するための半導体チップの場合、裏面に配線層と絶縁層を形成すこともある。この場合、回路面と裏面のとの内部応力の差によりどちらかに反りの方向が決まるが、上記と同様の不具合が発生する。
【0016】
また、半導体チップの裏面にスリット加工を施すことで反ったチップを実装した際の応力を緩和させるという従来の技術では、実装するまでのチップのハンドリングやボンディング装置での取扱いが困難になるという問題がある。
【0017】
さらに、シリコンに貫通ビアを設け、回路面と裏面に各々絶縁膜を堆積する構造の半導体チップでは、裏面からシリコンにスリット加工することは出来ない。
【0018】
そこで、本発明は、上記従来技術の問題点に鑑みてなされたものであり、その目的は、回路層と絶縁層の内部応力により反りが発生した状態においても実装可能であり、後に信頼性や多段積層に影響を与えないフレキシブルな形状とすることが可能な半導体装置及びその製造方法を提供することにある。
【0019】
さらに、本発明の他の目的は、回路層と絶縁層の内部応力により反りが発生しないようにする半導体装置及びその製造方法を提供することにある。
【0020】
【課題を解決するための手段】
上記目的を達成するために、本発明では、半導体基板の主面に少なくとも回路層が形成された半導体装置において、上記半導体基板の裏面にスリットが形成され、このスリット内に充填材料が埋め込まれていることを特徴とする。
【0021】
好ましくは、前記スリットは、前記半導体基板を複数のブロックに分割するように格子状に形成されている。
【0022】
また、前記スリットは、前記回路層まで到達しないように形成されていることが好ましい。
【0023】
ここで、前記充填材料は、前記半導体基板を補強しかつ平坦性を保つように作用する。
【0024】
前記充填材料は、例えば、樹脂材料あるいは熱膨張と熱伝導を調整するためのフィラーを混合した樹脂材料である。あるいは、前記充填材料は、金属材料であってもよい。
【0025】
また、本発明では、半導体基板の主面には少なくとも回路層と第1の絶縁層が形成され、この主面と対向する半導体基板の裏面には電極と第2の絶縁層とが形成されており、貫通ビアを介して主面の回路層と裏面の電極とが導通される半導体装置において、上記第1の絶縁層と第2の絶縁層の少なくとも一方にスリットを形成したこと特徴とする。
【0026】
好ましくは、前記スリットは、前記第1の絶縁層と第2の絶縁層の両方に形成されている。
【0027】
前記スリットは、格子状に形成されていることが好ましい。
【0028】
好ましくは、前記半導体基板の裏面から半導体基板内に、さらにスリットが形成されている。
【0029】
前記スリットは、例えば、樹脂材料あるいは熱膨張と熱伝導を調整するためのフィラーを混合した樹脂材料により充填されている。
【0030】
また、本発明では、半導体基板を有する半導体装置の製造方法において、半導体基板の主面に回路層を形成し、半導体基板を裏面から所望の厚さに薄く加工し、裏面にスリットを形成し、スリットに充填材料を埋め込み、充填材料を埋め込んだ後に、充填材料を半導体基板の裏面と共に平坦化することを特徴とする。
【0031】
好ましくは、前記スリットは、前記半導体基板を複数のブロックに分割するように格子状に形成されている。
【0032】
前記スリットは、前記回路層まで到達しないように形成されていることが好ましい。
【0033】
ここで、前記充填材料は、前記半導体基板を補強しかつ平坦性を保つように作用する。
【0034】
前記スリットは、例えば、プラズマエッチングもしくはレーザーにより形成される。あるいは、前記スリットは、ブレードによる機械加工により形成されてもよい。
【0035】
また、本発明では、主面とこの主面と対向するに裏面との導通を得るための貫通ビアを有し、主面および裏面の一方または両方にそれぞれ回路層もしくは配線ならびに電極が形成されると共に絶縁層で保護されている半導体装置の製造方法において、主面の絶縁層および裏面の絶縁層が形成された後の任意の工程で、主面の絶縁層及び裏面の絶縁層の一方または両方にスリットを形成する工程を含むことを特徴とする。
【0036】
前記スリットは、例えば、プラズマエッチングもしくはレーザーにより形成される。あるいは、前記スリットは、ブレードによる機械加工により形成されてもよい。
【0037】
【作用】
上述のように、本発明による半導体装置は、半導体基板上に回路層と絶縁層が形成され、回路面とは異なる裏面に半導体基板を加工しスリットが設けられ、このスリットが充填されていることを特徴としている。単にスリット形成するだけでなく、樹脂材料を充填することで半導体チップの強度を保ち、搬送時に半導体チップを保護すると共に、樹脂の弾性率、硬化収縮を調整することで反りを吸収した平坦性を確保する。
【0038】
スリットにより分割されたブロック毎に回路層による圧縮応力は分散され、反りに起因するバンプ高さの違いなど、半導体チップ実装における不良を防ぐことが可能になる。
【0039】
また、他の発明として、主面と前記主面に相反する裏面との導通を得るための貫通ビアを有し、主面および裏面の一方または両方にそれぞれ回路もしくは配線ならびに電極が形成され絶縁層で保護されている半導体チップにおいて、主面に形成された絶縁膜および裏面に形成された絶縁膜の一方または両方にスリットを形成することで、表裏の内部応力のバランスを取り反りを低減させることが可能になる。これにより、反りに起因するバンプ高さの違いなど、半導体チップ実装における不良を防ぐことが可能になる。
【0040】
また、他の発明として、半導体チップの裏面から所望の厚さに薄く加工する工程と、裏面にスリットを形成する工程と、スリットに充填材料を埋め込む工程と、充填材料を埋め込んだ後にチップ裏面と共に平坦化する工程とを含む半導体装置の製造方法により、反りに起因するバンプ高さの違いなど、半導体チップ実装における不良を防ぐことが可能になる。
【0041】
【発明の実施の形態】
本発明の実施の形態を、図面を参照しながら以下に詳述する。
【0042】
図1を参照すると、本発明の第1の実施の形態としての半導体装置の構造を示す斜視図が示されている。図2は本発明の第1の実施の形態としての半導体装置の構造を示す断面図を示している。
【0043】
半導体チップ1の裏面、すなわち回路層3と相対する面(対向する面)の半導体基板7にスリット2が格子状に形成され、樹脂8がスリット2に充填されている。スリット2は回路層3に到達せず、半導体基板7を一定以上残した状態で加工され、このような状態で、樹脂8がスリット2に充填されている。回路層3は、絶縁層4で保護されている。
【0044】
スリット2により分割されたブロック毎にフレキシブルに変形することができ実装性が良好となる。スリット2に充填された樹脂8は、半導体基板7を補強し、かつ平坦性を保つ効果を持つ。この樹脂8は半導体基板7と密着性が高いものであれば良い。熱膨張や熱伝導を考慮し、アルミナやシリカのフィラーを混合したものを用いても良い。あるいは、充填材料として金属材料を使用しても良い。
【0045】
この第1の実施の形態では、スリット2の中にのみ樹脂8が充填されているが、樹脂8がスリット2を充填しかつ裏面全体を覆い、平坦化された構造でも同様の効果を得ることができる。
【0046】
図3は、本発明の第2の実施の形態としての半導体装置の構造を示す斜視図である。半導体チップ1において、回路層3および半導体基板7の裏面に形成された絶縁層4a、4bに対してスリット2が形成されている。ここで、回路層3は、半導体基板7の主面に形成されている。
【0047】
図4は、第2の実施の形態の半導体装置の構造を示す断面図である。
【0048】
貫通ビア9により回路層3と裏面のバンプ6と導通が得られる半導体チップ1において、回路層3及び裏面に形成された絶縁層4a、4bに対してスリット2を加工する。このスリット2は半導体基板7の反りに応じて絶縁層4a、4bの一方または両方に加工している。このように反りの向き、反り量に応じて加工の有無、加工量を調整することで反りの発生のない半導体チップを供給することができ、これらを実装する際の高さばらつき、反りに起因する実装不良を抑えることが可能となる。
【0049】
図5は、上記第2の実施の形態の変形例としての半導体装置の構造を示す断面図である。
【0050】
貫通ビア9、バンプ6を形成した半導体チップ1において、回路層3および裏面に形成された絶縁層4a、4bに対してスリット2を加工すると共に回路を形成していないエリアにおいては、半導体基板7内にもスリット2を形成している。このように半導体基板7にまでスリット2を加工することで、反り量の大きいものにも対応することができる。さらに、樹脂をスリット2に充填することでフレキシブルに半導体基板7を補強し、平坦性の高い半導体チップ1を供給することができ、これらを実装する際の高さばらつき、反りに起因する実装不良を抑えることが可能となる。
【0051】
このスリット2の特徴としてはシリコン中に切り欠きや、その他応力集中により破壊、クラックなどの基点とならないように形成されることが望ましい。
【0052】
次に、上記第1の実施の形態の半導体装置の製造方法について説明する。
【0053】
まず、半導体基板7にあらかじめ回路層3を形成し、所望の厚さになるよう裏面より半導体基板7を薄く加工する。加工する厚さはスリット2を加工するときに薄くなる量と、後にスリット2に樹脂8を充填し平坦化させるときに薄くなる量を考慮する。
【0054】
薄く加工する方法は、機械的な研削、研磨を用いる場合と、フッ素系ガスを使用したプラズマエッチングもしくは酸性溶液を使用する化学的なエッチングのいずれかを用いる。こうして所望の厚さに加工した後にスリット2を格子状に形成する(図6及び図7参照)。
【0055】
スリット2は、レーザーによる加工がマスクレスで加工できるため最も望ましいが、ダイシングなどに使用するブレードによる機械的な加工方法やリソグラフィによりエッチングマスクを形成してフッ素系のプラズマエッチングによる方法で加工しても良い。
【0056】
この状態では、半導体基板7の残部のみでは半導体チップ1としての強度が足りないことから樹脂8を充填し、硬化させる。樹脂8は表面張力により表面が平坦とはならないため搬送性や実装性を向上させるため平坦化させる。
【0057】
さらに、上記第2の実施の形態の半導体装置の製造方法について説明する。
【0058】
貫通ビア9を有する半導体チップ1は、回路層3を形成した主面と配線および電極などが形成された裏面の両面に、絶縁層4a、4bが形成されている。この絶縁層4a、4bにスリット2を形成することで半導体チップ1の反りを調整する。スリット2の形成方法は、レーザーによる加工がマスクレスで加工できるため最も望ましいが、ダイシングなどに使用するブレードによる機械的な加工方法やリソグラフィによりエッチングマスクを形成してフッ素系のプラズマエッチングによる方法を選択しても良い。
【0059】
半導体チップ1の両面にスリット2を形成する工程としては各々の絶縁層が形成された直後に行うことが望ましいが、適宜工程順序を変更してもかまわず半導体チップ1の反りの状況に応じて選択することができる。
【0060】
以上の工程については、半導体チップ1として実施の形態を示したが、通常はウエハ状態で加工する。
【0061】
なお、本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。
【0062】
【発明の効果】
本発明によれば、半導体チップの裏面にスリットが形成され、スリットが樹脂材料により埋められているという基本構成に基づき、回路層と絶縁層の内部応力により反りが発生した状態においてもスリットにより分割されたブロック毎に回路層による圧縮応力が分散される。この結果、反りに起因するバンプ高さの違いなど、半導体チップ実装における不良を防ぐことができる。
【0063】
また、スリットに樹脂を充填することにより、スリットを形成したことで低下した半導体チップの強度を保ち、搬送時に半導体チップを保護することができる。さらに、樹脂の弾性率、硬化収縮を調整することで反りを吸収した平坦性を確保し、反りが少なく実装性が良好となる。
【0064】
また、貫通ビアを有する半導体チップの回路層を形成した主面と、配線および電極などが形成された裏面の両面に絶縁層の一方または両方にスリットが形成することで、表裏の内部応力のバランスを取り、反りを低減させ、実装性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態としての半導体装置の構造を示す斜視図である。
【図2】本発明の第1の実施の形態としての半導体装置の構造を示す断面図である。
【図3】本発明の第2の実施の形態としての半導体装置の構造を示す斜視図である。
【図4】本発明の第2の実施の形態としての半導体装置の構造を示す断面図である。
【図5】本発明の第2の実施の形態の変形例としての半導体装置の構造を示す断面図である。
【図6】本発明の第1の実施の形態としての半導体装置の製造方法の一工程を示す斜視図である。
【図7】本発明の第1の実施の形態としての半導体装置の製造方法の一工程を示す断面図である。
【符号の説明】
1 半導体チップ
2 スリット
3 回路層
4 絶縁層
5 電極
6 バンプ
7 半導体基板
8 樹脂
9 貫通ビア
Claims (22)
- 半導体基板の主面に少なくとも回路層が形成された半導体装置において、
上記半導体基板の裏面にスリットが形成され、このスリット内に充填材料が埋め込まれていることを特徴とする半導体装置。 - 前記スリットは、前記半導体基板を複数のブロックに分割するように格子状に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記スリットは、前記回路層まで到達しないように形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記充填材料は、前記半導体基板を補強しかつ平坦性を保つように作用することを特徴とする請求項1に記載の半導体装置。
- 前記充填材料は、樹脂材料であることを特徴とする請求項1に記載の半導体装置。
- 前記充填材料は、熱膨張と熱伝導を調整するためのフィラーを混合した樹脂材料であることを特徴とする請求項1に記載の半導体装置。
- 前記充填材料は、金属材料であることを特徴とする請求項1に記載の半導体装置。
- 半導体基板の主面には少なくとも回路層と第1の絶縁層が形成され、この主面と対向する半導体基板の裏面には電極と第2の絶縁層とが形成されており、貫通ビアを介して主面の回路層と裏面の電極とが導通される半導体装置において、
上記第1の絶縁層と第2の絶縁層の少なくとも一方にスリットを形成したこと特徴とする半導体装置。 - 前記スリットは、前記第1の絶縁層と第2の絶縁層の両方に形成されていることを特徴とする請求項8に記載の半導体装置。
- 前記スリットは、格子状に形成されていることを特徴とする請求項8に記載の半導体装置。
- 前記半導体基板の裏面から半導体基板内に、さらにスリットが形成されていることを特徴とする請求項8に記載の半導体装置。
- 前記スリットは、樹脂材料により充填されていることを特徴とする請求項8から11のいずれかに記載の半導体装置。
- 前記スリットは、熱膨張と熱伝導を調整するためのフィラーを混合した樹脂材料により充填されていることを特徴とする請求項8から11のいずれかに記載の半導体装置。
- 半導体基板を有する半導体装置の製造方法において、
半導体基板の主面に回路層を形成し、
半導体基板を裏面から所望の厚さに薄く加工し、
裏面にスリットを形成し、
スリットに充填材料を埋め込み、
充填材料を埋め込んだ後に、充填材料を半導体基板の裏面と共に平坦化することを特徴とする半導体装置の製造方法。 - 前記スリットは、前記半導体基板を複数のブロックに分割するように格子状に形成されていることを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記スリットは、前記回路層まで到達しないように形成されていることを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記充填材料は、前記半導体基板を補強しかつ平坦性を保つように作用することを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記スリットは、プラズマエッチングもしくはレーザーにより形成されることを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記スリットは、ブレードによる機械加工により形成されることを特徴とする請求項14に記載の半導体装置の製造方法。
- 主面とこの主面と対向するに裏面との導通を得るための貫通ビアを有し、主面および裏面の一方または両方にそれぞれ回路層もしくは配線ならびに電極が形成されると共に絶縁層で保護されている半導体装置の製造方法において、
主面の絶縁層および裏面の絶縁層が形成された後の任意の工程で、主面の絶縁層及び裏面の絶縁層の一方または両方にスリットを形成する工程を含むことを特徴とする半導体装置の製造方法。 - 前記スリットは、プラズマエッチングもしくはレーザーにより形成されることを特徴とする請求項20に記載の半導体装置の製造方法。
- 前記スリットは、ブレードによる機械加工により形成されることを特徴とする請求項20に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355244A JP4328520B2 (ja) | 2002-12-06 | 2002-12-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355244A JP4328520B2 (ja) | 2002-12-06 | 2002-12-06 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004186651A true JP2004186651A (ja) | 2004-07-02 |
JP4328520B2 JP4328520B2 (ja) | 2009-09-09 |
Family
ID=32755992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002355244A Expired - Lifetime JP4328520B2 (ja) | 2002-12-06 | 2002-12-06 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4328520B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179559A (ja) * | 2004-12-21 | 2006-07-06 | Nippon Inter Electronics Corp | ショットキーバリアダイオードおよびそれを具備する半導体装置 |
JP2007109762A (ja) * | 2005-10-12 | 2007-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2007114126A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2010103384A (ja) * | 2008-10-27 | 2010-05-06 | Sony Corp | 半導体装置及びその製造方法 |
WO2011021364A1 (ja) * | 2009-08-20 | 2011-02-24 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2011243624A (ja) * | 2010-05-14 | 2011-12-01 | Panasonic Corp | 半導体装置およびその製造方法 |
JP2013518443A (ja) * | 2010-01-26 | 2013-05-20 | クアルコム,インコーポレイテッド | 熱管理のための微細加工されたピラーフィン |
US8455969B2 (en) | 2007-05-16 | 2013-06-04 | Sony Corporation | Semiconductor device and method for manufacturing the same |
JP2014138017A (ja) * | 2013-01-15 | 2014-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR101492081B1 (ko) | 2013-12-02 | 2015-02-11 | 에이비엠 주식회사 | 휘어지는 칩 기판 |
KR20150109554A (ko) * | 2014-03-20 | 2015-10-02 | 에스케이하이닉스 주식회사 | 반도체 칩 및 이를 갖는 반도체 패키지 |
JP2016174101A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN113539984A (zh) * | 2021-05-28 | 2021-10-22 | 日月光半导体制造股份有限公司 | 半导体结构及其形成方法 |
WO2023105920A1 (ja) * | 2021-12-08 | 2023-06-15 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59107528A (ja) * | 1982-12-13 | 1984-06-21 | Hitachi Ltd | 半導体装置のダイボンデイング材料 |
JPH05166849A (ja) * | 1991-12-17 | 1993-07-02 | Toshiba Corp | 半導体素子 |
JPH07135385A (ja) * | 1993-11-09 | 1995-05-23 | Fujikura Ltd | Fpcの導体回路形成方法 |
JPH07201971A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 素子分離構造を改良した半導体装置及びその製造方法、及び半導体基板の製造方法 |
JPH07226408A (ja) * | 1994-02-09 | 1995-08-22 | Toshiba Corp | マイクロ波半導体装置 |
JPH09312354A (ja) * | 1996-05-23 | 1997-12-02 | Omron Corp | パッケージ部品およびその製造方法 |
JPH1027767A (ja) * | 1996-07-11 | 1998-01-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2000277689A (ja) * | 1999-03-29 | 2000-10-06 | Sony Corp | 半導体装置及びその製造方法 |
JP2001118953A (ja) * | 1999-10-20 | 2001-04-27 | Nissan Motor Co Ltd | 半導体電子部品の製造方法 |
JP2001168139A (ja) * | 1999-12-10 | 2001-06-22 | Casio Comput Co Ltd | 半導体装置およびそれを用いた接合構造 |
JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
JP2001338932A (ja) * | 2000-05-29 | 2001-12-07 | Canon Inc | 半導体装置及び半導体装置の製造方法 |
JP2002170904A (ja) * | 2000-12-04 | 2002-06-14 | Dainippon Printing Co Ltd | Cspタイプの半導体装置とその作製方法、および半導体モジュール |
JP2002179763A (ja) * | 2000-11-28 | 2002-06-26 | Sumitomo Bakelite Singapore Pte Ltd | エポキシ樹脂組成物 |
JP2002208655A (ja) * | 2000-06-02 | 2002-07-26 | Seiko Epson Corp | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 |
JP2002224878A (ja) * | 2000-10-26 | 2002-08-13 | Toshiba Corp | レーザ加工方法、レーザ加工装置および半導体装置の製造方法 |
-
2002
- 2002-12-06 JP JP2002355244A patent/JP4328520B2/ja not_active Expired - Lifetime
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59107528A (ja) * | 1982-12-13 | 1984-06-21 | Hitachi Ltd | 半導体装置のダイボンデイング材料 |
JPH05166849A (ja) * | 1991-12-17 | 1993-07-02 | Toshiba Corp | 半導体素子 |
JPH07135385A (ja) * | 1993-11-09 | 1995-05-23 | Fujikura Ltd | Fpcの導体回路形成方法 |
JPH07201971A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 素子分離構造を改良した半導体装置及びその製造方法、及び半導体基板の製造方法 |
JPH07226408A (ja) * | 1994-02-09 | 1995-08-22 | Toshiba Corp | マイクロ波半導体装置 |
JPH09312354A (ja) * | 1996-05-23 | 1997-12-02 | Omron Corp | パッケージ部品およびその製造方法 |
JPH1027767A (ja) * | 1996-07-11 | 1998-01-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2000277689A (ja) * | 1999-03-29 | 2000-10-06 | Sony Corp | 半導体装置及びその製造方法 |
JP2001118953A (ja) * | 1999-10-20 | 2001-04-27 | Nissan Motor Co Ltd | 半導体電子部品の製造方法 |
JP2001168139A (ja) * | 1999-12-10 | 2001-06-22 | Casio Comput Co Ltd | 半導体装置およびそれを用いた接合構造 |
JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
JP2001338932A (ja) * | 2000-05-29 | 2001-12-07 | Canon Inc | 半導体装置及び半導体装置の製造方法 |
JP2002208655A (ja) * | 2000-06-02 | 2002-07-26 | Seiko Epson Corp | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 |
JP2002224878A (ja) * | 2000-10-26 | 2002-08-13 | Toshiba Corp | レーザ加工方法、レーザ加工装置および半導体装置の製造方法 |
JP2002179763A (ja) * | 2000-11-28 | 2002-06-26 | Sumitomo Bakelite Singapore Pte Ltd | エポキシ樹脂組成物 |
JP2002170904A (ja) * | 2000-12-04 | 2002-06-14 | Dainippon Printing Co Ltd | Cspタイプの半導体装置とその作製方法、および半導体モジュール |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179559A (ja) * | 2004-12-21 | 2006-07-06 | Nippon Inter Electronics Corp | ショットキーバリアダイオードおよびそれを具備する半導体装置 |
JP2007109762A (ja) * | 2005-10-12 | 2007-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2007114126A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US8455969B2 (en) | 2007-05-16 | 2013-06-04 | Sony Corporation | Semiconductor device and method for manufacturing the same |
JP2010103384A (ja) * | 2008-10-27 | 2010-05-06 | Sony Corp | 半導体装置及びその製造方法 |
WO2011021364A1 (ja) * | 2009-08-20 | 2011-02-24 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JPWO2011021364A1 (ja) * | 2009-08-20 | 2013-01-17 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US8877563B2 (en) | 2010-01-26 | 2014-11-04 | Qualcomm Incorporated | Microfabricated pillar fins for thermal management |
JP2013518443A (ja) * | 2010-01-26 | 2013-05-20 | クアルコム,インコーポレイテッド | 熱管理のための微細加工されたピラーフィン |
JP2011243624A (ja) * | 2010-05-14 | 2011-12-01 | Panasonic Corp | 半導体装置およびその製造方法 |
JP2014138017A (ja) * | 2013-01-15 | 2014-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR101492081B1 (ko) | 2013-12-02 | 2015-02-11 | 에이비엠 주식회사 | 휘어지는 칩 기판 |
WO2015083991A1 (ko) * | 2013-12-02 | 2015-06-11 | 에이비엠 주식회사 | 휘어지는 칩 기판 |
KR20150109554A (ko) * | 2014-03-20 | 2015-10-02 | 에스케이하이닉스 주식회사 | 반도체 칩 및 이를 갖는 반도체 패키지 |
KR102137063B1 (ko) * | 2014-03-20 | 2020-07-23 | 에스케이하이닉스 주식회사 | 반도체 칩 및 이를 갖는 반도체 패키지 |
JP2016174101A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN105990308A (zh) * | 2015-03-17 | 2016-10-05 | 株式会社东芝 | 半导体装置及其制造方法 |
US10026715B2 (en) | 2015-03-17 | 2018-07-17 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
CN113539984A (zh) * | 2021-05-28 | 2021-10-22 | 日月光半导体制造股份有限公司 | 半导体结构及其形成方法 |
WO2023105920A1 (ja) * | 2021-12-08 | 2023-06-15 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4328520B2 (ja) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100800161B1 (ko) | 관통 실리콘 비아 형성방법 | |
EP2555240B1 (en) | Packaging substrate having embedded interposer and fabrication method thereof | |
US7839649B2 (en) | Circuit board structure having embedded semiconductor element and fabrication method thereof | |
JP5183708B2 (ja) | 半導体装置およびその製造方法 | |
JP4328520B2 (ja) | 半導体装置及びその製造方法 | |
JP2009049410A (ja) | 半導体チップパッケージ、その製造方法及びこれを含む電子素子 | |
JP2003258189A (ja) | 半導体装置及びその製造方法 | |
US8860211B2 (en) | Semiconductor device, semiconductor device manufacturing method, and electronic device | |
JP4110189B2 (ja) | 半導体パッケージ | |
JP2007067120A (ja) | 回路基板およびそれを用いた回路装置 | |
JP2011155310A (ja) | 半導体装置並びに配線基板及びその製造方法 | |
KR101047485B1 (ko) | 전자소자 내장형 인쇄회로기판 | |
US20110221071A1 (en) | Electronic device and manufacturing method of electronic device | |
TWI590331B (zh) | 藉由多孔與非多孔層所強化的電子結構及製造方法 | |
JP2004253738A (ja) | パッケージ基板及びフリップチップ型半導体装置 | |
CN115831907A (zh) | 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层 | |
JP2012199342A (ja) | 樹脂モールド基板の製造方法および樹脂モールド基板 | |
JP2011109104A (ja) | 電子部品を封入する方法 | |
JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
US20060267190A1 (en) | Semiconductor device, laminated semiconductor device, and method for producing semiconductor device | |
JP2009176833A (ja) | 半導体装置とその製造方法 | |
JP4504791B2 (ja) | 半導体回路装置及びその製造方法 | |
JP2007214152A (ja) | 半導体装置およびその製造方法 | |
JP2010135565A (ja) | 半導体装置及びその製造方法 | |
JP4561307B2 (ja) | 配線基板の製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4328520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |