JP4504791B2 - 半導体回路装置及びその製造方法 - Google Patents

半導体回路装置及びその製造方法 Download PDF

Info

Publication number
JP4504791B2
JP4504791B2 JP2004339424A JP2004339424A JP4504791B2 JP 4504791 B2 JP4504791 B2 JP 4504791B2 JP 2004339424 A JP2004339424 A JP 2004339424A JP 2004339424 A JP2004339424 A JP 2004339424A JP 4504791 B2 JP4504791 B2 JP 4504791B2
Authority
JP
Japan
Prior art keywords
insulating film
circuit device
semiconductor circuit
film
fuse portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004339424A
Other languages
English (en)
Other versions
JP2006148021A (ja
Inventor
貴史 三宅
博之 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004339424A priority Critical patent/JP4504791B2/ja
Priority to US11/283,849 priority patent/US7576014B2/en
Publication of JP2006148021A publication Critical patent/JP2006148021A/ja
Priority to US12/494,855 priority patent/US20090267181A1/en
Application granted granted Critical
Publication of JP4504791B2 publication Critical patent/JP4504791B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、リペア用のヒューズ部を備えた半導体回路装置およびその製造方法に関し、特に、ＢＧＡパッケージ対応の半導体回路装置及びその製造方法に関する。
従来の半導体回路装置は、例えば、シリコン基板上に回路を構成する各種の回路素子、及びこれらを互いに接続する配線を備える。この配線は、通常、多層構造配線として構成され、最上位の配線層には、外部接続用電極（以下、パッドという。）や不良回路部分を冗長回路に置き換えるためのリペア用ヒューズ部等が形成される。
図６は、上記従来の半導体回路装置の最上位の配線層を模式的に示した断面図である。図６では、最上位の配線層３として、ヒューズ部３ａ、配線３ｂ、およびパッド３ｃを層間絶縁膜１上に形成した状態を示している。なお、層間絶縁膜１の下層には、他の配線層や、トランジスタ等の回路素子が形成された半導体基板が存在している。
図６に示すように、例えば、アルミニウム合金等の金属をエッチングすることで形成された最上位の配線層３上には、半導体回路装置の機械的な破壊、および半導体回路装置の故障原因となる水分やナトリウムイオン等の不純物の進入を防止するために、緻密なシリコン窒化膜等からなるパッシベーション膜５が化学気相成長法（ＣＶＤ法）により、形成される。
上記パッシベーション膜５には、パッド３ｃの表面の一部を露出させるための開口部７がエッチングにより設けられる。また、ヒューズ部３ａ上のパッシベーション膜５に対しても、下記の切断処理を行う必要から開口部６を形成するエッチングが行われ、他の部位に比べてその膜厚が薄くされている。例えば、パッシベーション膜５は１０００ｎｍ程度の膜厚を有し、開口部６の領域の膜厚は１５０ｎｍ程度にされる。
ヒューズ部３ａは、配線３ｂと同様にアルミニウム合金等の金属により構成されており、パッド３ｃを介して行う電気的な特性検査の結果から、切断の要、不要が判断される。そして、ヒューズ部３ａの切断が必要である場合には、上記薄く形成されたパッシベーション膜５の上から、上記レーザや荷電ビーム（例えば、イオンビーム）等を照射することによりヒューズ部３ａを加熱し、液化／気化飛散させて熔断する。これにより、不良回路は冗長回路に置き換えられることになる。
このヒューズ部３ａの切断処理は、ヒューズ部３ａが他の部位と同様に、厚いパッシベーション膜５に被覆された状態であっても可能である。しかしながら、切断処理の際にヒューズ部３ａ以外の部分にダメージが与えられる恐れがあるため、上記レーザ等のエネルギー照射量を必要以上に増大させることはできない。つまり、厚いパッシベーション膜５に被覆された状態でヒューズ部３ａの切断を行うと、パッシベーション膜５の膜厚に応じた時間が必要になってしまうのである。このため、パッシベーション膜５を、上述のように薄くすることでヒューズ部３ａの切断を容易にするとともに、切断が不要なヒューズ部３ａに水や不純物が進入することを防止している。
ところで、ＢＧＡパッケージ対応（フリップチップボンディング対応）の半導体回路装置では、図６に示したパッシベーション膜５上に、以下のようにして、バンプが形成される。すなわち、図７に示すように、パッシベーション膜５上に、平坦化および表面保護のためのＢＣＢ（Benzocycrobuten）からなる表面絶縁膜３１が形成され、当該表面絶縁膜３１に、パッド３ｃの表面の一部を露出するための開口部が設けられる。
当該開口部の表面および周囲には、後の工程で当該開口部に充填されるバンプ材（半田）と表面絶縁層３１との密着性を高めるとともに、バンプ材が表面絶縁層３１に浸潤することを防止するためのニッケル等からなるバリアメタル層３２が形成される。
続いて、表面絶縁層３１の上面に、バリアメタル層３２に対応するバンプ形成位置に開口を有するメタルマスクが配置され、当該メタルマスクを介して半田ペーストが塗布される。そして、このように塗布された半田ペーストをリフローすることで、表面張力の作用により球形の半田バンプ３３が形成される。
さて、このようなＢＧＡパッケージ対応の半導体回路装置では、図７に示すように、ピン数の増大およびピンピッチの縮小に伴い、最上位の配線層３として形成される各配線３ｂの間隔が狭くなっている。このため、配線３ｂが密集した箇所では、パッシベーション膜５は配線３ｂによる凹凸のために、極端な凹凸構造を有する。加えて、このように配線３ｂが密集した箇所では、パッシベーション膜５の形成過程において、各配線３ｂ間に存在する空間が充填される前に、各配線３ｂ上に堆積されたパッシベーション膜５が繋がってしまい、配線３ｂ間にパッシベーション膜５が充填されないボイド４１が生じる。
また、ＢＧＡパッケージ対応の半導体回路素子では、図７に示すように、パッシベーション膜５上に厚い表面絶縁膜３１が形成されており、半田バンプ３３を形成する際の加熱によって大きな応力が発生しやすい構造になっている。このため、上述したパッシベーション膜５の凸凹構造に応力が集中し、この応力集中位置にボイド４１が存在すると、パッシベーション膜５や層間絶縁膜１にクラック４２が発生してしまう。
この対策として、ＢＧＡパッケージ対応の半導体回路装置では、ボイド４１の発生を防止するため、図８（ａ）に示す構造を採用している。本構造では、パッシベーション膜として、例えば、ＣＶＤ法により堆積されるシラン系（例えば、材料ガスはＳｉＨ4＋Ｏ2等）のシリコン酸化膜のように、配線３ｂ間に存在する空間の充填性がよく、成膜後の表面の平坦性に優れる第１の絶縁膜１１と、当該第１の絶縁膜１１上に水分や不純物等の進入を防止するシリコン窒化膜からなる第２の絶縁膜１２は２層構造が採用されている（例えば、特許文献１参照。）。
このように、パッシベーション膜を充填性の良い第１の絶縁膜１１を下層とした２層構造にすることでボイド４１の発生が抑制されるとともに、パッシベーション膜の凹凸構造が大きく改善される。これにより、上記応力集中が緩和され、クラック４２の発生を抑制することができる。
特表２００２−５００４４０号公報
上述の２層構造を有するパッシベーション膜を採用した場合であっても、第２の絶縁膜１２の堆積が完了した段階で、上記ヒューズ部３ａ上には開口部が形成される。このとき、ヒューズ部３ａ上の構造は、図８（ｂ）（図８（ａ）における表面絶縁膜３１形成前のＡ部拡大図）に示すように、第２の絶縁膜１２がエッチング除去されて第１の絶縁膜１１が露出した構造（あるいは、第１の絶縁膜１１もエッチング除去されてヒューズ部３ａの上面が露出した構造）になる。
一般に、上述のＢＧＡパッケージ等に半導体回路装置を封止する後工程（上述の例では、表面絶縁膜３１形成以降の工程）は、半導体ウエハ上に半導体回路装置を形成する前工程（上述の例では、ヒューズ部３ａの切断処理までの工程）とは異なる場所で行われることが多い。したがって、前工程においてヒューズ部３ａの切断処理が行われた半導体回路装置は、後工程に投入されるまでの期間は第１の絶縁膜１１（あるいは、ヒューズ部３ａ）が露出した状態で保管されることになる。
しかしながら、第１の絶縁膜１１は充填性に優れた絶縁膜ではあるが、水分や不純物などの浸透に対して耐性を有する膜ではない。このため、後工程に投入されるまでの間に、水分や不純物などがヒューズ部３ａに進入して腐食する等の問題が発生し、半導体回路装置の長期信頼性を低下させる要因になっている。
本発明は、上記従来の事情を考慮してなされたものであり、応力集中によるクラックの発生を抑制するとともに、切断が不要なヒューズ部への水分や不純物の進入を防止することができる半導体回路装置、およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明は以下の手段を採用している。まず、本発明は、回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を備える半導体回路装置の製造方法を前提としている。そして、本発明は、ヒューズ部が形成された配線層を有する層間絶縁膜を形成し、当該層間絶縁膜上に形成された前記半導体回路装置の最上位の配線層を被覆するとともに、当該配線層に属する部材間の空間を隙間なく充填する第１の絶縁膜を形成するとともに、第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜を形成する。次に、前記ヒューズ部上に存在する前記第１の絶縁膜及び前記第２の絶縁膜をエッチングすることで開口部を形成するとともに、前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記開口部を被覆する第３の絶縁膜を形成する。
なお、前記エッチング工程において、ヒューズ部上に存在する絶縁膜は、全てエッチング除去されても、前記切断処理を阻害することがない被覆膜を残してエッチング除去されてもよい。
本構成によれば、切断処理が不要と判定されたヒューズ部は、気密性を有する第３の絶縁膜に被覆されるため、水分や不純物などの進入を防止し、ヒューズ部の不良発生を減少させることができる。
また、上記第１の絶縁膜は、例えば、高密度プラズマを用いた化学気相成長法（ＣＶＤ法）により堆積されたNSG（Non Doped Silicon Glass）膜を使用することができる。また、充填性の高い堆積条件を採用すれば、上記第１の絶縁膜は、ＣＶＤ法により堆積されたシリコン窒化膜であってもよい。
なお、上記第２および第３の絶縁膜は、ＣＶＤ法により堆積された水分や不純物などに対する耐性の強いシリコン窒化膜を採用することができる。
一方、他の観点では、本発明は、上記製造方法により形成される構造を有する半導体回路装置を提供することができる。すなわち、本発明の半導体回路装置は、回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を有し、ヒューズ部が形成された配線層を有する層間絶縁膜と、前記層間絶縁膜上に形成された前記半導体回路装置を構成する最上位の配線層に属する部材間に存在する空間を隙間なく充填するとともに、当該配線層を被覆する第１の絶縁膜と、第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜とを備える。また、前記ヒューズ部上には、前記第２の絶縁膜の上面から所定深さにわたって形成された開口部と、前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記開口部を被覆する第３の絶縁膜とを備える。
本発明によれば、ヒューズ部への水分や不純物等の進入を防止することができるため、ヒューズ部の不良発生を抑制することができる。これにより、半導体回路装置の長期信頼性を著しく向上させることができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。図１は、本発明の一実施の形態に係る半導体回路装置を示す要部断面図である。また、図２〜図４は、図１に示す半導体回路装置の最上位の配線層の製造工程を示す工程断面図である。
以下で、本実施の形態に係る半導体回路装置の構造をその製造工程とともに説明する。
図１、および図２（ａ）、（ｂ）に示すように、上記半導体回路装置の最上位の配線層は、下層の配線や回路素子と電気的な接続をさけるために形成されたシリコン酸化膜等からなる層間絶縁膜１（以下では、下地絶縁膜１という。）上に形成されている。なお、下地絶縁膜１の下層には、他の配線層やトランジスタ等の回路素子が形成された半導体基板が公知の製造方法により形成されているが、本発明には直接関与するものではないためここでの説明は省略する。
上記最上位の配線層は、半導体回路装置の配線材料として使用される公知の材料を使用して、公知の微細加工技術により形成すればよく、その材質、形成方法は特に限定されるものではない。例えば、以下の工程により形成することができる。
まず、図２（ａ）に示すように、下地絶縁膜１上に、アルミニウム合金からなる金属膜２を堆積する。次に、ヒューズ部３ａ、配線３ｂ、パッド３ｃ等の金属パターン（配線層３）を形成する部分の金属膜２上に、フォトリソグラフィ法によりレジストパターン（図示せず）を形成する。そして、当該レジストパターンをエッチングマスクとして金属膜２の不要部のエッチングを行い、配線層３の金属パターンを形成する。ここでは、金属膜２の膜厚は、８５０ｎｍとしている。なお、上記金属膜２は単層構造に限定されるものではなく、複数種の金属、あるいは金属化合物を積層した多層構造を採用してもよい。
次に、ヒューズ３ａ、配線３ｂ、パッド３ｃの上に第１の絶縁膜１１を形成する。前記第１の絶縁膜１１は、少なくとも配線３ｂ間の空間を隙間なく完全に充填するのに十分な厚さに形成される。
当該第１の絶縁膜１１の成膜方法および材質は、配線３ｂ間の空間を隙間なく充填できるギャップ充填性を奏することが可能であれば、特に制限されるものではない。本実施の形態では、第１の絶縁膜１１に、高密度プラズマを用いたＣＶＤ法（例えば、マイクロ波励起高密度プラズマＣＶＤ、ＥＣＲ（Electron Cyclotron Resonance）ＣＶＤ、ＩＣＰ（Inductively Coupled Plasma）ＣＶＤ等）により形成されるＨＤＰ−ＮＳＧ膜（High Density Plasma - Non Doped Silicon Glass、材料はＳｉＨ4＋Ｏ2等）を採用している。このようなＨＤＰ−ＮＳＧ膜は、高アスペクト比のギャップを充填できる優れたギャップ充填性を有するとともに、後続の層を平滑に堆積することができる。ここでは、第１の絶縁膜１１の膜厚は、配線３ｂ間の空間を隙間なく完全に埋め込める十分な膜厚である１１００ｎｍと設定した。
また、第１の絶縁膜１１には、プラズマＣＶＤ法によりＳｉＨ4＋ＮＨ3を材料として成膜されたシリコン窒化膜や、プラズマＣＶＤ法または熱ＣＶＤ法によりＴＥＯＳ（Tetraethoxysilane）＋Ｏ2やＴＥＯＳ＋Ｏ3を材料としたＴＥＯＳ系のシリコン酸化膜を採用することもできる。なお、第１の絶縁膜１１にシリコン窒化膜を採用する場合には、シリコン窒化膜のギャップ充填性を高めるために、通常、パッシベーション膜として堆積する堆積条件から、成膜時の圧力やプラズマ励起パワー（ＲＦパワー）を適宜調整する必要がある。
続いて、図２（ｃ）に示すように、第１の絶縁膜１１よりも気密性の高い第２の絶縁膜１２を、第１の絶縁膜１１の上に形成する。ここで、第２の絶縁膜１２は、水分や不純物等の浸透に対して耐性の高い膜質を有する。本実施の形態では、従来から、パッシベーション膜として多用されているプラズマＣＶＤ法により堆積されたシリコン窒化膜を第２の絶縁膜１２として採用している。なお、当該第２の絶縁膜１２は、下層への水分や不純物の進入を防止できる厚さに堆積すればよく、ここでは６００ｎｍ程度としている。
上記第２の絶縁膜１２の成膜が完了した後、図３（ａ）に示すように、ヒューズ部３ａ上の絶縁膜（ここでは、第１の絶縁膜１１と第２の絶縁膜１２）に、第２の絶縁膜１２の表面から所定深さにわたって絶縁膜が除去された開口部２１を形成する。
当該開口部２１の形成は、公知のエッチング技術を使用すればよい。ここでは、第２の絶縁膜１２上にレジストを塗布し、開口部２１の形成予定位置に開口を有するレジストパターンをフォトリソグラフィ法により形成する。そして、当該レジストパターンをマスクとして絶縁膜に応じたエッチングガス（例えば、ＣＦ4やハロゲン）を用いて、第２の絶縁膜１２、および第１の絶縁膜１１を順にドライエッチングする。このとき、ドライエッチング中にヒューズ部３ａが露出してダメージを受けることを避けるため、ヒューズ部３ａ上の絶縁膜は完全に除去せずに、第１の絶縁膜１１の一部を被覆膜１１ａとして残すようにしている。ここでは、被覆膜１１ａの膜厚を１５０ｎｍ程度としている。
なお、本実施の形態では、上記エッチング工程におけるエッチング量を制御することにより、被覆膜１１ａの膜厚を決定するようにしているが、被覆膜１１ａ膜厚の制御を容易にするために、エッチングストッパ膜を形成するようにしてもよい。すなわち、第１の絶縁膜１１を成膜する際に、被覆膜１１ａとして残す膜厚を堆積した時点で、一旦、第１の絶縁膜１１の成膜を中断する。そして、第１の絶縁膜１１とのエッチング選択比が確保できる材料を用いて、成膜を中断した第１の絶縁膜１１上の少なくともヒューズ部３ａに対応する位置（ヒューズ部３ａの上方）を被覆するエッチングストッパ膜を形成する。この後、中断していた第１の絶縁膜１１の成膜を再開し、上述の膜厚を堆積した時点で第１の絶縁膜１１の成膜を完了する。例えば、第１の絶縁膜１１にＨＤＰ−ＮＳＧ膜を採用した場合は、シリコン窒化膜をエッチングストッパ膜に採用することができる。
このようにすれば、開口部２１を形成するエッチングにおいて、第１の絶縁膜１１のエッチング量は上記エッチングストッパ膜で制限されるためオーバーエッチングを行うことが可能となり、被覆膜１１ａの膜厚の制御が非常に容易になる。加えて、ヒューズ部３ａ上の被覆膜１１ａの膜厚は、半導体回路装置が形成される半導体ウエハの面内で極めて均一にすることができるため、ヒューズ部３ａを切断する際のレーザ照射条件を固定することができ、切断処理を効率的に行うことができる。
さて、上述のようにしてヒューズ部３ａ上の開口部２１を形成した後、図３（ｂ）に示すように第２の絶縁膜１２と同様、水分や不純物などに対する耐性の強い第３の絶縁膜１３を薄く形成する。ここでは、第２の絶縁膜１２と同様に、プラズマＣＶＤ法により堆積されたシリコン窒化膜を第３の絶縁膜１３に採用し、その膜厚を約２００ｎｍとしている。なお、当該第３の絶縁膜１３は、ヒューズ部３ａの切断処理を阻害しない範囲でできるだけ厚く堆積することが好ましく、この観点では、ヒューズ部３ａ上に存在する全絶縁膜の膜厚は５００ｎｍ以下であることが好ましい。
また、第３の絶縁膜１３は、少なくともヒューズ部３ａ上の開口部２１を被覆する領域に堆積されればよいが、図３の例では、製造工程を容易とするため全面に第３の絶縁膜１３を形成している。なお、第３の絶縁膜１３が形成された後、図３（ｃ）に示すように、パッド３ｃ上には、外部接続用の開口部２２が形成される。
さて、このようにパッド３ｃ上の開口部２２が形成された時点で、半導体回路装置は完成されている。すなわち、パッド３ｃを介して当該半導体回路装置の電気特性の検査が行われ、当該検査の結果に基づいて、ヒューズ部３ａの切断の要、不要が判定される。
ここで、ヒューズ部３ａの切断が必要と判断された場合には、当該ヒューズ部３ａにレーザ（あるいは、荷電ビーム等）が照射されて、ヒューズ部３ａは、その上に存在する絶縁膜（ここでは、被覆膜１１ａと第３の絶縁膜１３）とともに切断される。また、ヒューズ部３ａの切断が不要と判断された場合は、ヒューズ部３ａに対する切断処理は行われない。
上述のように、本実施の形態では、切断処理が行われなかったヒューズ部３ａ上には、気密性を有するシリコン窒化膜からなる第３の絶縁膜１３が形成されているため、ヒューズ部３ａに水分や不純物等が進入することがない。したがって、切断されなかったヒューズ部３ａが腐食されたりすることがない。すなわち、半導体回路装置の長期信頼性は向上されることになる。
なお、切断処理が行われたヒューズ部３ａ上の第３の絶縁膜１３は、ヒューズ部３ａとともに除去され、水分や不純物の進入を許すことになるが、そもそも当該ヒューズ部３ａは、上記電気特性の検査において不良回路と判定された場合に、当該不良回路を冗長回路に置換するために切断されるものである。また、当該切断されたヒューズ部３ａ、および当該ヒューズ部３ａの近傍に存在する回路は半導体回路装置において電気的に分離されている。したがって、仮に、当該ヒューズ部３ａに水分や不純物が進入し、当該ヒューズ部３ａが腐食されたとしても、半導体回路装置の長期信頼性を低下させる可能性は低い。
上記切断処理が行われた後に半田バンプ３３を形成する工程は、上記従来の工程と同一である。すなわち、図４（ａ）に示すように、第３の絶縁膜１３上に、ＢＣＢからなる表面絶縁膜３１が形成された後、当該表面絶縁膜３１に、パッド３ｃの表面の一部を露出するための開口部３０が設けられ、当該開口部３０の表面および周囲にバリアメタル層３２が形成される。そして、メタルマスクを介して塗布された半田ペーストをリフローすることで、図４（ｂ）に示すように、球状の半田バンプ３３が形成される。
なお、本発明においても、狭ピッチで形成された配線３ｂの直上には充填性の高い第１の絶縁膜１１が形成されるため、配線３ｂ間の空間にボイド４１が発生することは抑制できる。また、このように配線３ｂが密集して形成された箇所の凹凸構造も小さくなる。したがって、半田バンプ３３を形成する際に応力が発生しても、クラックが発生することはない。
以上説明したように、本発明によれば、ヒューズ部３ａへの水分、不純物などの浸透を防ぎ、腐食などの不良要因を抑制することができため、半導体回路装置の長期信頼性を向上させることができる。
一方、上記では、ヒューズ部３ａ上に、第１の絶縁膜１１を薄く残した構成について説明した。しかしながら、図５に示すように、ヒューズ部３ａ上に開口部２１を形成する際に被覆層５ａを残すことなく、すべての絶縁膜をエッチング除去することも可能である。以下、上記実施の形態の変形例について説明する。
上記と同様にして、第２の絶縁膜１２の成膜が完了した後（図２（ｃ））、当該第２の絶縁膜１２上にエッチングマスクとなるレジストパターンを形成する。この状態で、第２の絶縁膜１２、および第１の絶縁膜１１を順にドライエッチングによりエッチング除去してヒューズ部３ａの上面を露出させる（図５（ａ））。なお、以降の工程は、上記実施の形態と同一であるため、ここでの説明は省略する。
このようにすれば、第１の絶縁膜１１をオーバーエッチングすることが可能であるため、図３に示す例に比べて、プロセスマージンを広くすることができる。この場合、第１の絶縁膜１２のエッチングには、ヒューズ部３ａの材質との選択比が高いエッチングガスを使用することが好ましい。また、ヒューズ部３ａへのエッチングダメージを避けるため、上記金属膜２上にエッチング耐性の高い保護層を積層した多層構造を採用し、ヒューズ部３ａを形成してもよい。
なお、上記では、ヒューズ部を最上位の配線層に形成した場合を例示して説明したが、ヒューズ部は、半導体回路装置のいずれの配線層に形成されていても、本発明が適用可能であることは勿論である。
また、上記各実施の形態は具体例を示すものであり、本発明の技術的範囲を限定するものではない。例えば、上記の説明で論じた材料及びプロセスは、様々な等価な材料及びプロセスで代用することが可能である。
本発明は、半導体回路装置の長期信頼性を向上させることができるという効果を有し、リペア用のヒューズ部を備えた半導体回路装置に有用である。
本発明の半導体回路装置を示す要部断面図。 本発明の半導体回路装置の製造方法を示す工程断面図。 本発明の半導体回路装置の製造方法を示す工程断面図。 本発明の半導体回路装置の製造方法を示す工程断面図。 本発明の半導体回路装置の製造方法の変形例を示す工程断面図。 従来の単層構造のパッシベーション膜を備えた半導体回路装置の要部断面図 。 従来の単層構造のパッシベーション膜を備えた半導体回路装置の要部断面図。 従来の２層構造のパッシベーション膜を備えた半導体回路装置の要部断面図。
符号の説明
１ 下地絶縁膜（層間絶縁膜）
２ 金属膜
３ 配線層
３ａ ヒューズ部
３ｂ 配線
３ｃ パッド
５ パッシベーション膜
１１ 第１の絶縁膜
１２ 第２の絶縁膜
１３ 第３の絶縁膜
３１ ＢＣＢ膜（表面絶縁膜）
３２ バリアメタル層
３３ 半田バンプ
４１ ボイド
４２ クラック

Claims (23)

  1. 回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を備える半導体回路装置の製造方法において、
    ヒューズ部が形成された配線層を有する層間絶縁膜を形成する工程（ａ）と、
    前記層間絶縁膜上に形成された前記半導体回路装置の最上位の配線層を被覆するとともに、当該配線層に属する部材間の空間を隙間なく充填する第１の絶縁膜を形成する工程（ｂ）と、
    前記第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜を形成する工程（ｃ）と、
    前記ヒューズ部上に存在する前記第１の絶縁膜及び前記第２の絶縁膜をエッチングすることで開口部を形成する工程（ｄ）と、
    前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記開口部を被覆する第３の絶縁膜を形成する工程（ｅ）と、
    必要に応じて、前記第３の絶縁膜の上方からレーザまたは荷電ビームを照射してヒューズ部を切断する工程（ｆ）と、
    を有し、
    前記工程（ｅ）において形成される前記第３の絶縁膜の膜厚は、前記工程（ｃ）において形成される前記第２の絶縁膜の膜厚よりも薄く、かつ
    前記工程（ｄ）における前記エッチング工程は、前記ヒューズ部上に、前記第１の絶縁膜の一部が残存するようなエッチング工程であることを特徴とする半導体回路装置の製造方法。
  2. 回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を備える半導体回路装置の製造方法において、
    ヒューズ部が形成された配線層を有する層間絶縁膜を形成する工程（ａ）と、
    前記層間絶縁膜上に形成された前記半導体回路装置の最上位の配線層を被覆するとともに、当該配線層に属する部材間の空間を隙間なく充填する第１の絶縁膜を形成する工程（ｂ）と、
    前記第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜を形成する工程（ｃ）と、
    前記ヒューズ部上に存在する前記第１の絶縁膜及び前記第２の絶縁膜をエッチングすることで開口部を形成する工程（ｄ）と、
    前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記開口部を被覆する第３の絶縁膜を形成する工程（ｅ）と、
    必要に応じて、前記第３の絶縁膜の上方からレーザまたは荷電ビームを照射してヒューズ部を切断する工程（ｆ）と、
    を有し、
    前記工程（ｅ）において形成される前記第３の絶縁膜の膜厚は、前記工程（ｃ）において形成される前記第２の絶縁膜の膜厚よりも薄く、かつ
    前記工程（ｂ）と前記工程（ｃ）の間に、
    少なくとも前記ヒューズ部上を被覆するように、エッチングストッパ膜を形成し、
    その後、前記第１の絶縁膜をさらに形成する工程を有することを特徴とする半導体回路装置の製造方法。
  3. 前記第１の絶縁膜は、高密度プラズマを利用した化学気相成長法により堆積されたNSG（Non Doped Silicon Glass）膜であり、
    前記エッチングストッパ膜は、シリコン窒化膜であることを特徴とする請求項２に記載の半導体回路装置の製造方法。
  4. 前記第１の絶縁膜が、高密度プラズマを利用した化学気相成長法により堆積されたNSG（Non Doped Silicon Glass）膜である請求項１または２に記載の半導体回路装置の製造方法。
  5. 前記第１の絶縁膜が、化学気相成長法により堆積されたシリコン窒化膜である請求項１または２に記載の半導体回路装置の製造方法。
  6. 前記第２の絶縁膜及び前記第３の絶縁膜は、前記第１の絶縁膜よりも水分または不純物の浸入に対する高い阻止能力を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体回路装置の製造方法。
  7. 前記ヒューズ部が形成された配線層には、さらに配線が形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体回路装置の製造方法。
  8. 前記ヒューズ部は、アルミニウムを有することを特徴とする請求項１〜７のいずれか１項に記載の半導体回路装置の製造方法。
  9. 前記ヒューズ部は、複数種類の金属からなることを特徴とする請求項１〜７のいずれか１項に記載の半導体回路装置の製造方法。
  10. 前記ヒューズ部は、アルミニウムを有する金属膜と前記金属膜の化合物からなることを特徴とする請求項１〜７のいずれか１項に記載の半導体回路装置の製造方法。
  11. 前記工程（ｆ）の後に、前記第３の絶縁膜の上に表面絶縁膜を形成する工程（ｇ）をさらに有することを特徴とする請求項１〜１０のいずれか１項に記載の半導体回路装置の製造方法。
  12. 前記工程（ｅ）の後工程（ｆ）の前に、前記半導体回路装置が備える外部接続用電極上に外部接続用の開口部を形成する工程（ｈ）をさらに有することを特徴とする請求項１〜１０のいずれか１項に記載の半導体回路装置の製造方法。
  13. 回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を備える半導体回路装置において、
    ヒューズ部が形成された配線層を有する層間絶縁膜と、
    前記層間絶縁膜上に形成された前記半導体回路装置を構成する最上位の配線層に属する部材間に存在する空間を隙間なく充填するとともに、当該配線層を被覆する第１の絶縁膜と、
    前記第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜と、
    前記ヒューズ部上に、前記第２の絶縁膜の上面から所定深さにわたって形成された開口部と、
    前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記開口部を被覆するとともに、必要に応じて、上方からヒューズ部切断のためにレーザまたは荷電ビームが照射される第３の絶縁膜と、
    を備え、
    前記開口部以外の領域において、前記第３の絶縁膜の膜厚は前記第２の絶縁膜の膜厚と比較して薄く、かつ
    前記ヒューズ部上に、前記第１の絶縁膜の一部が残存していることを特徴とする半導体回路装置。
  14. 回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を備える半導体回路装置において、
    ヒューズ部が形成された配線層を有する層間絶縁膜と、
    前記層間絶縁膜上に形成された前記半導体回路装置を構成する最上位の配線層に属する部材間に存在する空間を隙間なく充填するとともに、当該配線層を被覆する第１の絶縁膜と、
    前記第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜と、
    前記ヒューズ部上に、前記第２の絶縁膜の上面から所定深さにわたって形成された開口部と、
    前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記開口部を被覆するとともに、必要に応じて、上方からヒューズ部切断のためにレーザまたは荷電ビームが照射される第３の絶縁膜と、
    を備え、
    前記開口部以外の領域において、前記第３の絶縁膜の膜厚は前記第２の絶縁膜の膜厚と比較して薄く、かつ
    少なくとも前記ヒューズ部上に、エッチングストッパ膜が形成されていることを特徴とする半導体回路装置。
  15. 少なくとも前記ヒューズ部上に、エッチングストッパ膜が形成されていることを特徴とする請求項１３に記載の半導体回路装置。
  16. 前記エッチングストッパ膜は、シリコン窒化膜であることを特徴とする請求項１４または１５に記載の半導体回路装置。
  17. 前記第２の絶縁膜はシリコン窒化膜であることを特徴とする請求項１３〜１６のいずれか１項に記載の半導体回路装置。
  18. 前記第３の絶縁膜はシリコン窒化膜であることを特徴とする請求項１３〜１７のいずれか１項に記載の半導体回路装置。
  19. 前記第３の絶縁膜の上に表面絶縁膜が形成されていることを特徴とする請求項１３〜１８のいずれか１項に記載の半導体回路装置。
  20. 前記ヒューズ部が形成された配線層には、さらに配線が形成されていることを特徴とする請求項１３〜１９のいずれか１項に記載の半導体回路装置。
  21. 前記ヒューズ部は、アルミニウムを有することを特徴とする請求項１３〜１９のいずれか１項に記載の半導体回路装置。
  22. 前記ヒューズ部は、複数種類の金属からなることを特徴とする請求項１３〜１９のいずれか１項に記載の半導体回路装置。
  23. 前記ヒューズ部は、アルミニウムを有する金属膜と前記金属膜の化合物からなることを特徴とする請求項１３〜１９のいずれか１項に記載の半導体回路装置。
JP2004339424A 2004-11-24 2004-11-24 半導体回路装置及びその製造方法 Expired - Fee Related JP4504791B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004339424A JP4504791B2 (ja) 2004-11-24 2004-11-24 半導体回路装置及びその製造方法
US11/283,849 US7576014B2 (en) 2004-11-24 2005-11-22 Semiconductor device and manufacturing method thereof
US12/494,855 US20090267181A1 (en) 2004-11-24 2009-06-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004339424A JP4504791B2 (ja) 2004-11-24 2004-11-24 半導体回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006148021A JP2006148021A (ja) 2006-06-08
JP4504791B2 true JP4504791B2 (ja) 2010-07-14

Family

ID=36461474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004339424A Expired - Fee Related JP4504791B2 (ja) 2004-11-24 2004-11-24 半導体回路装置及びその製造方法

Country Status (2)

Country Link
US (2) US7576014B2 (ja)
JP (1) JP4504791B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491585B2 (en) * 2006-10-19 2009-02-17 International Business Machines Corporation Electrical fuse and method of making
TW200843063A (en) * 2007-04-16 2008-11-01 Phoenix Prec Technology Corp Structure of semiconductor chip and package structure having semiconductor chip embedded therein
CN103094248B (zh) * 2011-11-04 2015-10-14 上海华虹宏力半导体制造有限公司 金属熔丝结构及其制造方法
KR102012935B1 (ko) * 2012-06-13 2019-08-21 삼성전자주식회사 전기적 연결 구조 및 그의 제조방법
CN104253083A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 熔丝器件的制备方法
JP2017034187A (ja) * 2015-08-05 2017-02-09 ローム株式会社 半導体装置
US9490143B1 (en) * 2015-11-25 2016-11-08 Texas Instruments Incorporated Method of fabricating semiconductors
US11670608B2 (en) * 2019-09-27 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of metal pad corrosion due to exposure to halogen

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994008356A1 (en) * 1992-10-02 1994-04-14 Seiko Epson Corporation Semiconductor memory device
JPH08125023A (ja) * 1994-10-28 1996-05-17 Sony Corp 半導体装置の製造方法
JP2000294647A (ja) * 1999-04-09 2000-10-20 Nec Corp 半導体装置とその製造方法
JP2000357743A (ja) * 1999-06-16 2000-12-26 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001257205A (ja) * 2000-01-06 2001-09-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002299444A (ja) * 2001-04-04 2002-10-11 Seiko Epson Corp 半導体装置
JP2003051542A (ja) * 2001-08-08 2003-02-21 Sony Corp 半導体装置及びその製造方法
JP2003174083A (ja) * 2001-12-05 2003-06-20 Sony Corp 半導体装置及びその製造方法
JP2003218110A (ja) * 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置
JP2004111990A (ja) * 1999-07-06 2004-04-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JP2004235457A (ja) * 2003-01-30 2004-08-19 Seiko Epson Corp ヒューズ、半導体装置、ヒューズの製造方法および半導体装置の製造方法
JP2004281918A (ja) * 2003-03-18 2004-10-07 Ricoh Co Ltd 半導体装置及びその製造方法
JP2004303787A (ja) * 2003-03-28 2004-10-28 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
US5329152A (en) * 1986-11-26 1994-07-12 Quick Technologies Ltd. Ablative etch resistant coating for laser personalization of integrated circuits
US5563821A (en) * 1992-10-02 1996-10-08 Seiko Epson Corporation Semiconductor memory device having a program circuit for selecting device type
US5611210A (en) * 1993-03-05 1997-03-18 Ikon Corporation Fluoroiodocarbon blends as CFC and halon replacements
US5578517A (en) * 1994-10-24 1996-11-26 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming a highly transparent silicon rich nitride protective layer for a fuse window
US6004834A (en) * 1995-11-29 1999-12-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a fuse
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
JP3907279B2 (ja) * 1997-08-26 2007-04-18 宮城沖電気株式会社 半導体装置の製造方法および検査方法
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
JP4015704B2 (ja) * 1997-10-13 2007-11-28 富士通株式会社 ヒューズを有する半導体装置およびその製造方法
US6875681B1 (en) * 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
US6677226B1 (en) * 1998-05-11 2004-01-13 Motorola, Inc. Method for forming an integrated circuit having a bonding pad and a fuse
JP3178438B2 (ja) * 1998-11-20 2001-06-18 日本電気株式会社 半導体装置及びその製造方法
US6174753B1 (en) * 1999-02-18 2001-01-16 Vanguard International Semiconductor Corporation Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation
US6124165A (en) * 1999-05-26 2000-09-26 Vanguard International Semiconductor Corporation Method for making openings in a passivation layer over polycide fuses using a single mask while forming reliable tungsten via plugs on DRAMs
US6562674B1 (en) * 1999-07-06 2003-05-13 Matsushita Electronics Corporation Semiconductor integrated circuit device and method of producing the same
KR100351050B1 (ko) * 1999-11-26 2002-09-10 삼성전자 주식회사 반도체소자의 퓨즈부 형성방법
KR100335498B1 (ko) * 1999-12-22 2002-05-08 윤종용 반도체 소자의 퓨즈부 구조 및 그 형성방법
JP3907911B2 (ja) * 2000-03-30 2007-04-18 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6518643B2 (en) * 2001-03-23 2003-02-11 International Business Machines Corporation Tri-layer dielectric fuse cap for laser deletion
JP2003068856A (ja) * 2001-08-27 2003-03-07 Seiko Epson Corp ヒューズ素子、半導体装置及びその製造方法
DE10219116A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
US6864124B2 (en) * 2002-06-05 2005-03-08 United Microelectronics Corp. Method of forming a fuse
US6911386B1 (en) * 2002-06-21 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated process for fuse opening and passivation process for CU/LOW-K IMD
US6827868B2 (en) * 2002-11-27 2004-12-07 International Business Machines Corporation Thinning of fuse passivation after C4 formation
US20040124546A1 (en) * 2002-12-29 2004-07-01 Mukul Saran Reliable integrated circuit and package
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004311638A (ja) * 2003-04-04 2004-11-04 Renesas Technology Corp 半導体装置
JP2004349440A (ja) * 2003-05-22 2004-12-09 Renesas Technology Corp フリップチップ実装方法
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994008356A1 (en) * 1992-10-02 1994-04-14 Seiko Epson Corporation Semiconductor memory device
JPH08125023A (ja) * 1994-10-28 1996-05-17 Sony Corp 半導体装置の製造方法
JP2000294647A (ja) * 1999-04-09 2000-10-20 Nec Corp 半導体装置とその製造方法
JP2000357743A (ja) * 1999-06-16 2000-12-26 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2004111990A (ja) * 1999-07-06 2004-04-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JP2001257205A (ja) * 2000-01-06 2001-09-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002299444A (ja) * 2001-04-04 2002-10-11 Seiko Epson Corp 半導体装置
JP2003051542A (ja) * 2001-08-08 2003-02-21 Sony Corp 半導体装置及びその製造方法
JP2003174083A (ja) * 2001-12-05 2003-06-20 Sony Corp 半導体装置及びその製造方法
JP2003218110A (ja) * 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置
JP2004235457A (ja) * 2003-01-30 2004-08-19 Seiko Epson Corp ヒューズ、半導体装置、ヒューズの製造方法および半導体装置の製造方法
JP2004281918A (ja) * 2003-03-18 2004-10-07 Ricoh Co Ltd 半導体装置及びその製造方法
JP2004303787A (ja) * 2003-03-28 2004-10-28 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006148021A (ja) 2006-06-08
US20090267181A1 (en) 2009-10-29
US7576014B2 (en) 2009-08-18
US20060110935A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
JP4951228B2 (ja) 段差被覆性を向上させた半導体ウェハー及びその製造方法
US7417326B2 (en) Semiconductor device and manufacturing method of the same
US8008779B2 (en) Semiconductor device and semiconductor device manufacturing method
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
US20090267181A1 (en) Semiconductor device and manufacturing method thereof
JPH10242204A (ja) 半導体装置および半導体装置の製造方法
JP4517843B2 (ja) 半導体装置
US20040245642A1 (en) Semiconductor device
US7553759B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2004311638A (ja) 半導体装置
JP3719994B2 (ja) 半導体装置
JP2009176833A (ja) 半導体装置とその製造方法
JP4759229B2 (ja) 半導体装置
CN110137152B (zh) 半导体器件及其制造方法
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
KR100808585B1 (ko) 반도체 소자의 제조방법
JP2017034192A (ja) 半導体装置とその製造方法
JP4007317B2 (ja) 半導体装置及びその製造方法
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR101096232B1 (ko) 반도체소자의 퓨즈 형성방법
KR100675291B1 (ko) 반도체 소자의 퓨즈 형성 방법
KR20090110985A (ko) 반도체 장치의 제조방법
KR20070041111A (ko) 반도체 소자의 퓨즈 형성방법
KR20070002738A (ko) 반도체 장치 제조방법
JPS58176950A (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100423

R150 Certificate of patent or registration of utility model

Ref document number: 4504791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees