JP2007214152A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007214152A JP2007214152A JP2006029092A JP2006029092A JP2007214152A JP 2007214152 A JP2007214152 A JP 2007214152A JP 2006029092 A JP2006029092 A JP 2006029092A JP 2006029092 A JP2006029092 A JP 2006029092A JP 2007214152 A JP2007214152 A JP 2007214152A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- semiconductor chip
- concave groove
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】シリコン基板1の半導体チップ実装部分にエッチング加工して凹状の溝を作り、その凹状溝に半導体チップ2をフリップチップ方式により実装し、半導体チップ搭載部を封止樹脂3により封止し、半導体チップ2のシリコン基板1上面からの突出部分を研磨する。
【選択図】図2
Description
図8は従来の製造方法により製造した半導体装置の構成を示す断面正面図であり、シリコンをベースとする半導体パッケージの実装構造の断面図である。この半導体装置の製造方法は、図8に示すように、多層配線を施しているシリコン基板1に、半導体チップ2をバンプ5を用いてフリップチップ方式により形成するものである。
一方、半導体チップの厚さを薄くすると、それが原因でチップ実装時の搬送形態等で半導体チップの破損が発生しやすくなる。また、半導体チップの厚さを薄くすることで、チップの薄さに対応した工程、例えば、半導体チップの厚みを薄くするためにウェハ裏面から研磨していくバックグラインドや、ウェハ状態からチップを個々に分割するダイシングや、半導体実装基板またはパッケージへ半導体チップを接続するダイスボンド等の工程で、条件変更が生じ、新しく作業工程が増えてしまう。
また、本発明の請求項13に記載の半導体装置は、請求項8から請求項12のいずれかに記載の半導体装置であって、前記シリコン基板をウェハで形成し、そのシリコン基板に前記凹状溝を複数形成し、各凹状溝ごとに前記半導体チップを嵌め込んで前記樹脂封止した状態で全ての半導体チップを一括に研磨して形成したことを特徴とする。
(実施の形態1)
本発明の実施の形態1の半導体装置およびその製造方法を説明する。
まず、図2(a)に示すように、シリコンをベースにしたシリコン基板1上にシリコンプロセスを使用して配線として例えばアルミ配線を施し、さらに絶縁膜を形成し、シリコン基板1の半導体チップ実装部分にエッチング加工して凹状の溝(以下、凹状溝と記す)を形成し、半導体チップ2として、チップ膜厚が従来通り例えば200〜400マイクロメートル厚の半導体チップを使用し、半導体チップ2の電極パッド4にバンプ5を作成し、フリップチップ方式により、半導体チップ2を、シリコン基板1の凹状溝内に形成されている電極パッド4を通じて、シリコン基板1に電気的接続して接合する。
(実施の形態2)
本発明の実施の形態2の半導体装置およびその製造方法を説明する。
以上のようにして、シリコン基板1に貫通ビア6を形成することにより、シリコン基板1の裏面にも電極を形成することができ、シリコン基板1の貫通ビア6を通じて半導体チップ2からより多くの情報を外部と接続することができる。
(実施の形態3)
本発明の実施の形態3の半導体装置およびその製造方法を説明する。
(実施の形態4)
本発明の実施の形態4の半導体装置およびその製造方法を説明する。
また、図3に示すようにシリコン基板1を使用して半導体チップ2を実装すると、シリコン基板1下に電極があるため、チップ裏面は他目的に使用可能であり、放熱板を多く形成することができ、パッケージされた半導体チップからの放熱に特に有益である。
(他の実施の形態1)
なお、上記の各実施の形態の半導体装置およびその製造方法について、図6に示すように、半導体チップ2をウェハ状態のシリコン基板8に実装し、シリコン基板8と半導体チップ2間の樹脂封止としてウェハ状態のシリコン基板8を一括に封止し、さらにチップ裏面研磨もウェハ状態のシリコン基板8に一括にて行い、その後、パッケージダイシングにより、半導体パッケージ9を個々に分割して、半導体装置を製造することもできる。
(他の実施の形態2)
また、上記の各実施の形態の半導体装置およびその製造方法について、図7に示すように、一つのシリコン基板1に、半導体チップ2を2個以上(複数個)搭載が可能な半導体チップ搭載箇所を形成し、半導体チップ2をシリコン基板1へ実装した後に、すべての半導体チップ2の裏面を研磨し、水平にすることもできる。
2 半導体チップ
3 封止樹脂
4 電極パッド
5 バンプ
6 貫通ビア
7 放熱板
8 ウェハ
9 半導体パッケージ
Claims (14)
- シリコン基板の一つの面に凹状の溝を形成した後に前記凹状溝内に電極を形成し、
半導体チップの少なくとも一つの面に電極を形成し、
前記半導体チップを前記シリコン基板の前記凹状溝に嵌め込んで、前記半導体チップの電極と前記シリコン基板の電極とを前記凹状溝内で電気的接続し、
前記シリコン基板と前記半導体チップとの隙間を樹脂封止した後に、
前記半導体チップの前記電気的接続した面の反対面である裏面を、前記シリコン基板の凹状溝形成面と面一になるまで研磨する
ことを特徴とする半導体装置の製造方法。 - シリコン基板の一つの面に凹状の溝を形成した後に前記凹状溝内に電極とその電極下に貫通ビアを形成し、
半導体チップの少なくとも一つの面に電極を形成し、
前記半導体チップを前記シリコン基板の前記凹状溝に嵌め込んで、前記半導体チップの電極と前記シリコン基板の電極とを前記凹状溝内で電気的接続し、
前記シリコン基板と前記半導体チップとの隙間を樹脂封止した後に、
前記半導体チップの前記電気的接続した面の反対面である裏面を、前記シリコン基板の凹状溝形成面と面一になるまで研磨する
ことを特徴とする半導体装置の製造方法。 - シリコン基板の一つの面に凹状の溝を形成した後に前記凹状溝内に電極を形成し、
半導体チップの少なくとも一つの面に形成した電極から、その反対面に向かって貫通していないビアを形成し、
前記半導体チップを前記シリコン基板の前記凹状溝に嵌め込んで、前記半導体チップの電極と前記シリコン基板の電極とを前記凹状溝内で電気的接続し、
前記シリコン基板と前記半導体チップとの隙間を樹脂封止した後に、
前記半導体チップの前記反対面である裏面を、前記ビアが貫通しかつ前記シリコン基板の凹状溝形成面と面一になるまで研磨する
ことを特徴とする半導体装置の製造方法。 - 請求項1または請求項2に記載の半導体装置の製造方法であって、
前記半導体チップの裏面の全体的または部分的に放熱板を形成した
ことを特徴とする半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法であって、
前記半導体チップの裏面の部分的に放熱板を形成した
ことを特徴とする半導体装置の製造方法。 - 請求項1から請求項5のいずれかに記載の半導体装置の製造方法であって、
前記シリコン基板をウェハ状態とし、
そのシリコン基板に前記凹状溝を複数形成し、
各凹状溝ごとに、前記半導体チップを嵌め込んで前記樹脂封止した後に、全ての半導体チップを一括に研磨する
ことを特徴とする半導体装置の製造方法。 - 請求項1から請求項5のいずれかに記載の半導体装置の製造方法であって、
前記シリコン基板に前記凹状溝を複数形成し、
各凹状溝ごとに前記半導体チップを嵌め込んで前記樹脂封止する
ことを特徴とする半導体装置の製造方法。 - 基板体の一方の面に凹状溝および前記凹状溝の内面に電極を有するシリコン基板と、
チップ体の少なくとも一方の面に配置した電極を前記凹状溝内で前記シリコン基板の電極と電気的接続し、前記チップ体の前記電気的接続した面の裏面が前記シリコン基板の凹状溝形成面と面一状態で前記凹状溝に嵌め込んだ半導体チップとからなり、
前記半導体チップは、
前記裏面の前記シリコン基板の凹状溝形成面との面一状態を、
前記シリコン基板との隙間を樹脂封止した状態で前記裏面を研磨して形成した
ことを特徴とする半導体装置。 - 基板体の一方の面に凹状溝および前記凹状溝の内面に電極とその電極下に貫通ビアとを有するシリコン基板と、
チップ体の少なくとも一方の面に配置した電極を前記凹状溝内で前記シリコン基板の電極と電気的接続し、前記チップ体の前記電気的接続した面の裏面が前記シリコン基板の凹状溝形成面と面一状態で前記凹状溝に嵌め込んだ半導体チップとからなり、
前記半導体チップは、
前記裏面の前記シリコン基板の凹状溝形成面との面一状態を、
前記シリコン基板との隙間を樹脂封止した状態で前記裏面を研磨して形成した
ことを特徴とする半導体装置。 - 基板体の一方の面に凹状溝および前記凹状溝の内面に電極を有するシリコン基板と、
チップ体の少なくとも一方の面に配置した電極およびその電極から反対面に向かうビアを有し、前記一方の面に配置した電極を前記凹状溝内で前記シリコン基板の電極と電気的接続し、前記チップ体の前記電気的接続した面の裏面が前記シリコン基板の凹状溝形成面と面一で、かつ前記ビアが貫通した状態で前記凹状溝に嵌め込んだ半導体チップとからなり、
前記半導体チップは、
前記裏面の前記シリコン基板の凹状溝形成面との面一状態および前記ビアの貫通状態を、
前記シリコン基板との隙間を樹脂封止した状態で前記裏面を研磨して形成した
ことを特徴とする半導体装置。 - 請求項8または請求項9に記載の半導体装置であって、
前記半導体チップの裏面の全体的または部分的に放熱板を配置した
ことを特徴とする半導体装置。 - 請求項10に記載の半導体装置であって、
前記半導体チップの裏面の部分的に放熱板を配置した
ことを特徴とする半導体装置。 - 請求項8から請求項12のいずれかに記載の半導体装置であって、
前記シリコン基板をウェハで形成し、
そのシリコン基板に前記凹状溝を複数形成し、
各凹状溝ごとに前記半導体チップを嵌め込んで前記樹脂封止した状態で全ての半導体チップを一括に研磨して形成した
ことを特徴とする半導体装置。 - 請求項8から請求項12のいずれかに記載の半導体装置であって、
前記シリコン基板に前記凹状溝を複数形成し、
各凹状溝ごとに前記半導体チップを嵌め込んで前記樹脂封止した状態で全ての半導体チップを一括に研磨して形成した
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029092A JP4637761B2 (ja) | 2006-02-07 | 2006-02-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029092A JP4637761B2 (ja) | 2006-02-07 | 2006-02-07 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007214152A true JP2007214152A (ja) | 2007-08-23 |
JP4637761B2 JP4637761B2 (ja) | 2011-02-23 |
Family
ID=38492348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006029092A Expired - Fee Related JP4637761B2 (ja) | 2006-02-07 | 2006-02-07 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4637761B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010122985A1 (ja) * | 2009-04-20 | 2010-10-28 | 日立化成工業株式会社 | 半導体基板用研磨液及び半導体基板の研磨方法 |
JP2015181155A (ja) * | 2014-03-06 | 2015-10-15 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2018004930A1 (en) * | 2016-06-30 | 2018-01-04 | Intel Corporation | Integrated circuit package assemblies including a chip recess |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106904641B (zh) | 2011-04-15 | 2019-07-09 | 埃迪亚贝拉科技有限公司 | 用于分离和纯化硫化钠的方法 |
KR101917589B1 (ko) | 2011-10-24 | 2018-11-13 | 아디트야 비를라 누보 리미티드 | 카본 블랙의 제조를 위한 개선된 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5595338A (en) * | 1979-01-12 | 1980-07-19 | Nippon Telegr & Teleph Corp <Ntt> | Integrated circuit |
JPH02165659A (ja) * | 1988-12-20 | 1990-06-26 | Nippon Telegr & Teleph Corp <Ntt> | 回路構成用基板及びその製法 |
JP2001057404A (ja) * | 1999-06-07 | 2001-02-27 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2001060658A (ja) * | 1999-08-23 | 2001-03-06 | Rohm Co Ltd | 半導体装置およびその製造方法 |
-
2006
- 2006-02-07 JP JP2006029092A patent/JP4637761B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5595338A (en) * | 1979-01-12 | 1980-07-19 | Nippon Telegr & Teleph Corp <Ntt> | Integrated circuit |
JPH02165659A (ja) * | 1988-12-20 | 1990-06-26 | Nippon Telegr & Teleph Corp <Ntt> | 回路構成用基板及びその製法 |
JP2001057404A (ja) * | 1999-06-07 | 2001-02-27 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2001060658A (ja) * | 1999-08-23 | 2001-03-06 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010122985A1 (ja) * | 2009-04-20 | 2010-10-28 | 日立化成工業株式会社 | 半導体基板用研磨液及び半導体基板の研磨方法 |
KR101277342B1 (ko) | 2009-04-20 | 2013-06-20 | 히타치가세이가부시끼가이샤 | 반도체 기판용 연마액 및 반도체 기판의 연마 방법 |
JP5413456B2 (ja) * | 2009-04-20 | 2014-02-12 | 日立化成株式会社 | 半導体基板用研磨液及び半導体基板の研磨方法 |
JP2015181155A (ja) * | 2014-03-06 | 2015-10-15 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2018004930A1 (en) * | 2016-06-30 | 2018-01-04 | Intel Corporation | Integrated circuit package assemblies including a chip recess |
US10186499B2 (en) | 2016-06-30 | 2019-01-22 | Intel IP Corporation | Integrated circuit package assemblies including a chip recess |
US10714455B2 (en) | 2016-06-30 | 2020-07-14 | Intel IP Corporation | Integrated circuit package assemblies including a chip recess |
Also Published As
Publication number | Publication date |
---|---|
JP4637761B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11205600B2 (en) | Integrated circuits protected by substrates with cavities, and methods of manufacture | |
US11764189B2 (en) | Molded direct bonded and interconnected stack | |
US9887166B2 (en) | Integrated circuit assemblies with reinforcement frames, and methods of manufacture | |
EP2555240B1 (en) | Packaging substrate having embedded interposer and fabrication method thereof | |
US8526186B2 (en) | Electronic assembly including die on substrate with heat spreader having an open window on the die | |
US9508675B2 (en) | Microelectronic package having direct contact heat spreader and method of manufacturing same | |
US7626251B2 (en) | Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same | |
US20040245652A1 (en) | Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device | |
US9786610B2 (en) | Semiconductor package and fabrication method thereof | |
JP2008072082A (ja) | キャップウエハ、それを備えた半導体チップ、及びその製造方法 | |
JP2008109046A (ja) | 半導体パッケージおよび積層型半導体パッケージ | |
WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
US20230253363A1 (en) | Semiconductor package and a method for manufacturing the same | |
KR102622314B1 (ko) | 집적 회로 패키지 및 방법 | |
JP4637761B2 (ja) | 半導体装置およびその製造方法 | |
US20080290514A1 (en) | Semiconductor device package and method of fabricating the same | |
JP2007123719A (ja) | 半導体チップとその製造方法ならびに半導体装置 | |
JP2004343088A (ja) | 半導体装置及びその製造方法 | |
CN112385036A (zh) | 模制的直接键合和互连的堆叠 | |
CN116487343A (zh) | 用于多个模具封装的可研磨散热器 | |
JP2005340483A (ja) | 半導体チップ、半導体装置、およびその製造方法 | |
TW201511108A (zh) | 薄化積體電路裝置與其製作流程 | |
JP2009266853A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |