JP2004165318A - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP2004165318A JP2004165318A JP2002327774A JP2002327774A JP2004165318A JP 2004165318 A JP2004165318 A JP 2004165318A JP 2002327774 A JP2002327774 A JP 2002327774A JP 2002327774 A JP2002327774 A JP 2002327774A JP 2004165318 A JP2004165318 A JP 2004165318A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- substrate
- printed wiring
- multilayer printed
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】簡易な構成で、電子部品の実装密度を向上することができる多層プリント配線板を提供する。
【解決手段】＋Ｚ方向側に導体パターン３１Ｕ，４１Ｕ，５１Ｕが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板３０Ｕ，４０Ｕ，５０Ｕが、両面配線基板２０の＋Ｚ方向側に順次配置される。また、−Ｚ方向側に導体パターン３１Ｌ１，４１Ｌ１，３１Ｌ２，４１Ｌ２，５１Ｌが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板３０Ｌ１，４０Ｌ１，３０Ｌ２，４０Ｌ２，５０Ｌが、両面配線基板２０の−Ｚ方向側に順次配置される。この結果、電子部品を基板内部に搭載しつつ、−Ｚ方向側表面上にマザーボード装着用の半田ボールを形成できるとともに、＋Ｚ方向側表面上にも電子部品を搭載することができる。
【選択図】 図２
【解決手段】＋Ｚ方向側に導体パターン３１Ｕ，４１Ｕ，５１Ｕが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板３０Ｕ，４０Ｕ，５０Ｕが、両面配線基板２０の＋Ｚ方向側に順次配置される。また、−Ｚ方向側に導体パターン３１Ｌ１，４１Ｌ１，３１Ｌ２，４１Ｌ２，５１Ｌが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板３０Ｌ１，４０Ｌ１，３０Ｌ２，４０Ｌ２，５０Ｌが、両面配線基板２０の−Ｚ方向側に順次配置される。この結果、電子部品を基板内部に搭載しつつ、−Ｚ方向側表面上にマザーボード装着用の半田ボールを形成できるとともに、＋Ｚ方向側表面上にも電子部品を搭載することができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、多層プリント配線板に係り、より詳しくは電子部品を搭載した多層プリント配線板に関する。
【０００２】
【従来の技術】
従来から、電子部品の高密度実装に対応するために、電子部品を搭載したチップ・イン・ボード型の多層プリント配線板が使用されている。こうしたチップ・イン・ボード型の多層プリント配線板に係る技術として、ＬＳＩのベアチップ等の電子部品を凹部に収納した部品収納基板に、この部品収納基板の電子部品搭載側に他の基板を積層することにより、多層プリント配線板内部に電子部品を実装する技術が提案されている（例えば、特許文献１参照）。また、互いに異なる層を形成する基板にそれぞれに電子部品を実装し、それらの基板を、枠基板を介して積層することにより、電子部品の実装密度を向上する技術も提案されている（例えば、特許文献２参照）。
【０００３】
こうしたチップ・イン・ボード型の多層プリント配線板は、マザーボードに装着されることから、その多層プリント配線板の一方の表面には、マザーボード装着用の接続端子である多数の球状の半田バンプが形成されている。また、多層プリント配線板の各層を形成する基板同士もスルーホールや半田バンプといった層間接続構造を介して、所定の導体パターン同士が導通接続されている。
【０００４】
【特許文献１】
特開平７−２８３３３５号公報
【特許文献２】
特開２００１−２１０９５４号公報
【０００５】
【発明が解決しようとする課題】
上述した従来技術のチップ・イン・ボード型の多層プリント配線板は、電子部品の実装密度を向上させるという点では優れたものである。しかし、近年においては、動作信頼性を維持しつつ更に電子部品の実装密度を向上することが求められている。
【０００６】
例えば、移動体通信に用いられるプリント配線基板ではアナログ回路とデジタル回路との混在が要請される。ここで、アナログ回路部では、多くの抵抗素子、キャパシタンス素子及びインダクタンス素子（以下、総称するときには「ディスクリート素子」と呼ぶ）が必要であり、各ディスクリート素子はアナログ回路の特性調整等のために交換可能であることが望ましい。また、実装密度向上のためにアナログ回路を搭載した基板とデジタル回路を搭載した基板とを積層すると、両者の配設位置間の距離が非常に短くなることから、電磁的な輻射ノイズを有効に低減させることを考慮することも必要になる。
【０００７】
本発明は、かかる事情を鑑みてなされたものであり、簡易な構成で、電子部品の実装密度を向上することができる多層プリント配線板を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の多層プリント配線板は、複数の電子部品を搭載した多層プリント配線板であって、両面に導体パターンが形成された両面配線基板と；前記両面配線基板の一方側に配置され、前記両面配線基板の一方側の表面に導体パターンが形成されるとともに、層間導通接続構造が形成された少なくとも１つの配線基板と；前記両面配線基板の他方側に配置され、前記両面配線基板の他方側の表面に導体パターンが形成されるとともに、層間導通接続構造が形成された少なくとも１つの配線基板と；を備えることを特徴とする多層プリント配線板である。
【０００９】
この本発明の多層プリント配線板では、一方側の表面が、その一方側における最外層の配線基板において導体パターンが形成されている表面となり、また、他方側の表面が、その他方側における最外層の配線基板において導体パターンが形成されている表面となる。このため、本発明の多層プリント配線板においては、両面のいずれにおいても、電子部品の装着やマザーボードへの装着を図ることができる。
【００１０】
このため、本発明の多層プリント配線板では、一方の表面をマザーボードへの装着用に利用することにしたときでも、他方の表面を電子部品の装着用に利用することができる。したがって、本発明の多層プリント配線板によれば、簡易な構成で、複数の電子部品を搭載しつつ、電子部品の実装密度を向上させることができる。
【００１１】
本発明の多層プリント配線板では、前記両面配線基板の表面の少なくとも一方にシールドパターンが形成され、前記シールドパターンに対する前記一方側の領域と前記他方側の領域とが電磁的に遮断されている構成とすることができる。かかる構成とした場合には、シールドパターンに対する前記一方側の領域と前記他方側の領域との間を伝搬する電磁的な輻射ノイズを低減させることができる。
【００１２】
また、本発明の多層プリント配線板では、少なくとも一方の表面に接続端子を有する構成とすることができる。かかる場合には、本発明の多層プリント配線板への電子部品の装着や、本発明の多層プリント配線板のマザーボードへの装着を容易に行うことができる。
【００１３】
【発明の実施の形態】
以下、本発明の一実施形態を、図１〜図７を参照して説明する。
【００１４】
図１（Ａ）及び図１（Ｂ）には、本発明の一実施形態に係る多層プリント配線板１０の外観構成が模式的に示されている。ここで、図１（Ａ）は斜め上方からの視図であり、図１（Ｂ）は斜め下方からの視図である。
【００１５】
この多層プリント配線板１０には、図１（Ａ）に示されるように、その＋Ｚ方向側表面に導体パターン５１Ｕが形成されるとともに、導体パターン５１Ｕの所定位置上には、抵抗素子Ｒ、キャパシタンス素子Ｃ及びインダクタンス素子Ｌといったディスクリート素子を装着するための半田パッドが設けられている。
【００１６】
また、多層プリント配線板１０には、図１（Ｂ）に示されるように、その−Ｚ方向側表面に導体パターン５１Ｌ及びマザーボードＭＢへの装着用に複数の半田ボール５５Ｌが形成されている。ここで、複数の半田ボール５５Ｌのうち最も外側のものは後述するスルーホール（図２参照）上に形成され、内側のものは導体パターン５１Ｌ上に形成されている。
【００１７】
多層プリント配線板１０は、図２において断面図にて示されるように、基板２０と、基板２０の＋Ｚ方向側に順次積層された基板３０Ｕ、基板４０Ｕ及び基板５０Ｕを備えている。また、多層プリント配線板１０は、基板２０の−Ｚ方向側に順次積層された基板３０Ｌ１、基板４０Ｌ１、基板３０Ｌ２、基板４０Ｌ２及び基板５０Ｌを備えている。
【００１８】
基板２０は平板状の基板であり、その＋Ｚ方向側表面には、電気信号や電源供給の経路（以下、総称するときには、「電気信号等経路」と呼ぶ）である導体パターン２１Ｕが形成されている。また、基板２０の−Ｚ方向側表面には、ベタの導体パターンであるシールドパターン２５が外縁部を除くほぼ全面にわたって形成されるとともに、外縁部付近には、電気信号等経路である導体パターン２１Ｌが形成されている。さらに、基板２０の外縁部付近その他の領域には、電気信号等経路であるスルーホール２２（図３参照）が形成されている。これらのスルーホール２２を介して、導体パターン２１Ｕの一部とシールドパターン２５との導通や、導体パターン２１Ｕの他の一部と導体パターン２１Ｌとの導通が図られるようになっている。ここで形成されるスルーホール２２の内部には、銅等の導電体が充填されている。後述する他のスルーホールにも同様に銅等の導電体が充填されている。
【００１９】
基板３０Ｕは平板状の基板であり、その＋Ｚ方向側表面には、電気信号等経路である導体パターン３１Ｕが形成されている。また、基板３０Ｕの外縁部付近には、電気信号等経路であるスルーホール３２Ｕ（図４参照）が形成されている。これらのスルーホール３２Ｕ及びスルーホール３２Ｕの−Ｚ方向側端部上の半田バンプ３３Ｕ（図４参照）を介して、上述した導体パターン３１Ｕと導体パターン２１Ｕとの導通が図られるようになっている。
【００２０】
また、基板３０Ｕの＋Ｚ方向側表面の中央部には、大規模集積回路（ＬＳＩ）のベアチップ等の電子部品３５Ｕが搭載されている。この電子部品３５Ｕは、その信号入出力端子及び電源供給端子が半田バンプ３６を介して導体パターン３１Ｕに固定的に導通接続されている。また、電子部品３５Ｕは、アンダーフィル樹脂３７により、基板３０Ｕに固定的に装着されている。ここで、アンダーフィル樹脂３７としては、異方導電性樹脂、非導電性樹脂等を使用することが好ましい。
【００２１】
なお、基板３０Ｕの−Ｚ方向側表面には、スルーホール３２Ｕの−Ｚ方向側端部を除いて、導体部が存在しないようになっている。これは、基板３０Ｕの−Ｚ方向側表面に導体パターンが形成されていると、基板３０Ｕを基板２０に積層したときに、こうした導体パターンと基板２０の＋Ｚ方向側表面に形成された導体パターン２１Ｕとの短絡を防止するためである。
【００２２】
基板４０Ｕは、中央部に電子部品３５Ｕを収納するための開口（以下、「デバイスホール」と呼ぶ）が形成されたロ字状の基板であり、その＋Ｚ方向側表面には、電気信号等経路である導体パターン４１Ｕが形成されている。基板４０Ｕは、基板３０Ｕ上に積層されたときに、その＋Ｚ方向側表面が、基板３０Ｕに装着された電子部品３５Ｕの＋Ｚ方向側表面よりも高い位置となるような厚みを有している。この結果、基板３０Ｕと４０Ｕとで形成される中央部の空洞部に電子部品３５Ｕ全体が収納されるようになっている。なお、基板４０Ｕの厚みは、搭載する電子部品及びこれら電子部品搭載用の半田バンプの厚み等に応じて適宜調節すればよい。
【００２３】
また、基板４０Ｕには、電気信号等経路であるスルーホール４２Ｕ（図５参照）が形成されている。これらのスルーホール４２Ｕ及びスルーホール４２Ｕの−Ｚ方向側端部上の半田バンプ４３Ｕ（図５参照）を介して、導体パターン４１Ｕと上述した導体パターン３１Ｕとの導通が図られるようになっている。
【００２４】
なお、基板４０Ｕの−Ｚ方向側表面には、基板３０Ｕの場合と同様に、基板３０の＋Ｚ方向側表面に形成された導体パターン３１Ｕとの短絡を防止するため、スルーホール４２Ｕの−Ｚ方向側端部を除いて、導体部が存在しないようになっている。
【００２５】
基板５０Ｕは平板上の基板であり、その＋Ｚ方向側表面には、上述したように、電気信号等経路である導体パターン５１Ｕが形成されており、導体パターン５１の所定位置には、ディスクリート部品Ｒ，Ｃ，Ｌの装着用の半田パッドが形成されている。また、基板５０Ｕの外縁部付近には、電気信号等経路であるスルーホール５２Ｕ（図６参照）が形成されている。これらのスルーホール５２Ｕ及びスルーホール５２Ｕの−Ｚ方向側端部上の半田バンプ５３Ｕ（図６参照）を介して、導体パターン５１Ｕと上述した導体パターン４１Ｕとの導通が図られるようになっている。
【００２６】
なお、基板５０Ｕの−Ｚ方向側表面には、基板３０Ｕ及び基板４０Ｕの場合と同様に、基板４０Ｕの＋Ｚ方向側表面に形成された導体パターン４１Ｕ及び電子部品３５Ｕとの短絡を防止するため、スルーホール５２Ｕの−Ｚ方向側端部を除いて、導体部が存在しないようになっている。
【００２７】
基板３０Ｌ１は、その導体パターン３１Ｌ１の形成面、電子部品３５Ｌ１の搭載面が−Ｚ方向側表面であること、及び、半田バンプが基板３０Ｌ１のスルーホールの＋Ｚ方向端部に形成されていることを除いて、上述した基板３０Ｕと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン３１Ｌ１と上述した導体パターン２１Ｌやシールドパターン２５との導通が図られるようになっている。
【００２８】
基板４０Ｌ１は、その導体パターン４１Ｌ１の形成面が−Ｚ方向側表面であること、及び、半田バンプが基板４０Ｌ１のスルーホールの＋Ｚ方向端部に形成されていることを除いて、上述した基板４０Ｕと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン４１Ｌ１と上述した導体パターン３１Ｌ１との導通が図られるようになっている。
【００２９】
基板３０Ｌ２は、その導体パターン３１Ｌ２の形成面、電子部品３５Ｌ２の搭載面が−Ｚ方向側表面であること、及び、半田バンプが基板３０Ｌ２のスルーホールの＋Ｚ方向端部に形成されていることを除いて、上述した基板３０Ｕと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン３１Ｌ２と上述した導体パターン４１Ｌ１との導通が図られるようになっている。
【００３０】
基板４０Ｌ２は、その導体パターン４１Ｌ２の形成面が−Ｚ方向側表面であること、及び、半田バンプが基板４０Ｌ２のスルーホールの＋Ｚ方向端部に形成されていることを除いて、上述した基板４０Ｕと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン４１Ｌ２と上述した導体パターン３１Ｌ２との導通が図られるようになっている。
【００３１】
基板５０Ｌは平板状の基板であり、その−Ｚ方向側表面には、上述したように、電気信号等経路である導体パターン５１Ｌが形成されており、導体パターン５１Ｌの所定位置上には、マザーボードＭＢへの装着用の半田ボール５５Ｌが形成されている。また、基板５０Ｌの外縁部付近には、電気信号等経路であるスルーホール５２Ｌ（図７参照）が形成されている。これらのスルーホール５２Ｌ及びスルーホール５２Ｌの＋Ｚ方向側端部上の半田バンプ５３Ｌ（図７参照）を介して、導体パターン５１Ｌと上述した導体パターン４１Ｌ２との導通が図られるようになっている。また、所定位置（本実施形態では、外縁部）のスルーホール５２Ｌにおける−Ｚ方向側の端部上にも半田ボール５５Ｌが形成されている。
【００３２】
なお、基板５０Ｌの−Ｚ方向側表面には、基板４０Ｌ２の−Ｚ方向側表面に形成された導体パターン４１Ｌ２及び電子部品３５Ｌ２との短絡を防止するため、スルーホール５２Ｌの＋Ｚ方向側端部を除いて、導体部が存在しないようになっている。
【００３３】
以上のように構成される多層プリント配線板１０の製造にあたっては、基板２０、電子部品３５Ｕが搭載された基板３０Ｕ、基板４０Ｕ、及び基板５０Ｕが個別に製造される。また、電子部品３５Ｌ１が搭載された基板３０Ｌ１、基板４０Ｌ１、電子部品３５Ｌ２が搭載された基板３０Ｌ２、基板４０Ｌ２、及び基板５０Ｕが個別に製造される。
【００３４】
ここで、基板２０の製造に際しては、例えば両面にベタで銅の導体パターン２９が形成され、絶縁層２８がガラスエポキシ材である銅張ガラスエポキシ基板を出発材２０Ａとする（図３（Ａ）参照）。なお、出発材としては銅張ガラスポリイミド基板を採用することもできる。
【００３５】
この出発材２０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に導体パターン２１Ｕを、−Ｚ方向側表面に導体パターン２１Ｌ及びシールドパターン２５を形成する。また、周知のスルーホール形成法を適用することにより、スルーホール２２を形成する（図３（Ｂ）参照）。こうして、基板２０が製造される。
【００３６】
また、基板３０Ｕの製造に際しては、上記の基板２０の場合と同様に、銅張ガラスエポキシ基板等を出発材３０Ａとする（図４（Ａ）参照）。この出発材３０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に導体パターン３１Ｕを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール３２Ｕを形成する（図４（Ｂ）参照）。
【００３７】
引き続き、周知の半田バンプ形成法により、導体パターン３１Ｕ上における電子部品３５Ｕの信号端子及び電源供給端子を配置されるべき位置に半田バンプ３６を、また、スルーホール３２Ｕの−Ｚ方向側端部上に半田バンプ３３Ｕを形成する（図４（Ｃ）参照）。そして、電子部品３５Ｕの信号端子及び電源供給端子を、半田バンプ３６を介して導体パターン３１Ｕと固定的に導通接続させるとともに、アンダーフィル樹脂３７を電子部品３５Ｕと基板表面との間に充填する（図４（Ｄ）参照）。こうして、電子部品３５Ｕが搭載された基板３０Ｕが製造される。
【００３８】
なお、電子部品３５Ｌ１が搭載された基板３０Ｌ１及び電子部品３５Ｌ２が搭載された基板３０Ｌ２は、上記の電子部品３５Ｕが搭載された基板３０Ｕと同様にして製造される。
【００３９】
また、基板４０Ｕの製造に際しては、上記の基板２０の場合と同様に、銅張ガラスエポキシ基板等を出発材４０Ａとする（図５（Ａ）参照）。この出発材４０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に導体パターン４１Ｕを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール４２Ｕを形成する（図５（Ｂ）参照）。
【００４０】
引き続き、周知の半田バンプ形成法により、スルーホール４２Ｕの−Ｚ方向側端部上に半田バンプ４３Ｕを形成する（図５（Ｃ）参照）。そして、電子部品３５Ｕを収納するためのデバイスホールを、打ち抜き、切断加工等により形成する（図５（Ｄ）参照）。なお、デバイスホールを、打ち抜き、切断加工等により形成した後に、導体パターン４１Ｕ、スルーホール４２Ｕ及び半田バンプ４３Ｕを形成してもよい。こうして、基板４０Ｕが製造される。
【００４１】
基板４０Ｌ１及び基板４０Ｌ２は、上記の基板４０Ｕと同様にして製造される。
【００４２】
また、基板５０Ｕの製造に際しては、上記の基板２０の場合と同様に、銅張ガラスエポキシ板等を出発材５０Ａとする（図６（Ａ）参照）。この出発材５０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に導体パターン５１Ｕを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール５２Ｕを形成する（図６（Ｂ）参照）。
【００４３】
引き続き、周知の半田バンプ形成法により、スルーホール５２Ｕの−Ｚ方向側端部上に半田バンプ５３Ｕを形成する（図６（Ｃ）参照）。こうして、基板５０Ｕが製造される。
【００４４】
また、基板５０Ｌの製造に際しては、基板５０Ｕの場合と同様に、出発材５０Ａを採用する（図７（Ａ）参照）。この出発材５０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、−Ｚ方向側表面に導体パターン５１Ｌを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール５２Ｌを形成する（図７（Ｂ）参照）。
【００４５】
引き続き、周知の半田バンプ形成法により、スルーホール５２Ｕの＋Ｚ方向側端部上に半田バンプ５３Ｌを形成する。また、所定位置のスルーホール５２Ｕにおける＋Ｚ方向側端部上及び導体パターン５１Ｌの所定位置上に半田ボール５５Ｌを形成する。こうして、基板５０Ｌが製造される。
【００４６】
こうして多層プリント配線板１０を構成する各要素基板が製造されると、これらの要素基板を、上述した図２における順で積層させることにより、多層プリント配線板１０が製造される。本実施形態では、かかる積層にあたっては、全体を加熱しつつ、全ての要素基板同士を所定の圧力で押し付ける一括積層プレス法を採用している。こうして、多層プリント配線板１０が製造される。なお、多層プリント配線板１０の両面におけるソルダレジストの形成は、一括積層プレス前に行ってもよいし、一括積層プレス後に行ってもよい。
【００４７】
以上説明した本実施形態に係る多層プリント配線板１０によれば、＋Ｚ方向側に導体パターンが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板が、両面配線基板である基板２０の＋Ｚ方向側に配置されている。また、−Ｚ方向側に導体パターンが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板が、基板２０の−Ｚ方向側に配置されている。したがって、電子部品を基板内部に搭載したうえで、−Ｚ方向側表面上にマザーボード装着用の半田ボールを形成できるとともに、＋Ｚ方向側表面上に電子部品を搭載用の半田パッドを形成することができるので、簡易な構成で、電子部品の実装密度を向上することができる。
【００４８】
例えば、多層プリント配線板１０においてアナログ回路部があるときには、そのアナログ回路の動作特性の調整に使用されるディスクリート素子を、多層プリント配線板１０の＋Ｚ方向側表面に搭載することができるので、電子部品の実装密度を向上することができる。
【００４９】
また、基板２０の−Ｚ方向側表面にシールドパターン２５を形成しているので、シールドパターン２５の＋Ｚ方向側領域と−Ｚ方向側領域とを電磁的に遮断することができるので、両領域間を伝搬する電磁的な輻射ノイズ量を飛躍的に低減することができる。例えば、アナログ回路部とデジタル回路部とが混在するときには、これらの間にシールドパターン２５を配置することにより、アナログ回路部とデジタル回路部との間を伝搬する電磁的な輻射ノイズを有効に低減させることができる。
【００５０】
また、多層プリント配線板１０の−Ｚ方向側表面上にマザーボード装着用の半田ボールが形成されているので、多層プリント配線板１０をマザーボードに容易に装着することができる。
【００５１】
本発明は、上記の実施形態に限定されるものではなく、様々な変形が可能である。
【００５２】
例えば、上記の実施形態では、多層プリント配線板１０内部の３つの基板にベアチップ等の電子部品を搭載することにしたが、２つ又は４つ以上の内層基板にベアチップ等の電子部品を搭載することとすることができる。なお、ベアチップ等の電子部品を搭載する内層基板の数に応じて、多層プリント配線板を構成する要素基板の数を増減してもよいことは勿論である。
【００５３】
また、両面配線基板を多層プリント配線板のどの層とするかは任意である。上記の実施形態のように、両面配線基板の一方の面に形成される導体パターンの少なくとも一部をシールドパターンとする場合には、互いにの間に電磁シールドが必要となる領域間にシールドパターンが位置するように、両面配線基板の多層プリント配線板中における位置を定めればよい。
【００５４】
また、上記の実施形態では、多層プリント配線板１０の＋Ｚ方向側にはディスクリート部品を搭載することとしたが、図８に示されるように、本実施形態の多層プリント配線板１０と同様の多層プリント配線板１０Ａの＋Ｚ方向側表面に、やはり本実施形態の多層プリント配線板１０と同様の多層プリント配線板１０Ｂを搭載することとしてもよい。
【００５５】
【発明の効果】
以上詳細に説明したように、本発明の多層プリント配線板によれば、簡易な構成で、電子部品の実装密度を向上することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る多層プリント配線板の外観構成を概略的に示す斜視図である。
【図２】本発明の一実施形態に係る多層プリント配線板の構成を説明するための断面構成図である。
【図３】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その１）である。
【図４】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その２）である。
【図５】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その３）である。
【図６】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その４）である。
【図７】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その５）である。
【図８】一変形例を説明するための図である。
【符号の説明】
１０…多層プリント配線板、２０…基板（両面配線基板）、２１Ｕ，２１Ｌ…導体パターン、２２…スルーホール、２５…シールドパターン、３０Ｕ，４０Ｕ，５０Ｕ…基板（配線基板）、３１Ｕ，４１Ｕ，５１Ｕ…導体パターン、３２Ｕ，４２Ｕ，５２Ｕ…スルーホール（層間接続構造の一部）、３３Ｕ，４３Ｕ，５３Ｕ…半田バンプ（層間接続構造の一部）、３５Ｕ…電子部品、３０Ｌ１，３０Ｌ２，４０Ｌ１，４０Ｌ２，５０Ｌ…基板（配線基板）、３１Ｌ１，３１Ｌ２，４１Ｌ１，４１Ｌ２，５１Ｌ…導体パターン、５２Ｌ…スルーホール（層間接続構造の一部）、５３Ｌ…半田バンプ（層間接続構造の一部）、３５Ｌ１，３５Ｌ２…電子部品、３６…半田バンプ、３７…アンダーフィル樹脂、５５Ｌ…半田ボール。
【発明の属する技術分野】
本発明は、多層プリント配線板に係り、より詳しくは電子部品を搭載した多層プリント配線板に関する。
【０００２】
【従来の技術】
従来から、電子部品の高密度実装に対応するために、電子部品を搭載したチップ・イン・ボード型の多層プリント配線板が使用されている。こうしたチップ・イン・ボード型の多層プリント配線板に係る技術として、ＬＳＩのベアチップ等の電子部品を凹部に収納した部品収納基板に、この部品収納基板の電子部品搭載側に他の基板を積層することにより、多層プリント配線板内部に電子部品を実装する技術が提案されている（例えば、特許文献１参照）。また、互いに異なる層を形成する基板にそれぞれに電子部品を実装し、それらの基板を、枠基板を介して積層することにより、電子部品の実装密度を向上する技術も提案されている（例えば、特許文献２参照）。
【０００３】
こうしたチップ・イン・ボード型の多層プリント配線板は、マザーボードに装着されることから、その多層プリント配線板の一方の表面には、マザーボード装着用の接続端子である多数の球状の半田バンプが形成されている。また、多層プリント配線板の各層を形成する基板同士もスルーホールや半田バンプといった層間接続構造を介して、所定の導体パターン同士が導通接続されている。
【０００４】
【特許文献１】
特開平７−２８３３３５号公報
【特許文献２】
特開２００１−２１０９５４号公報
【０００５】
【発明が解決しようとする課題】
上述した従来技術のチップ・イン・ボード型の多層プリント配線板は、電子部品の実装密度を向上させるという点では優れたものである。しかし、近年においては、動作信頼性を維持しつつ更に電子部品の実装密度を向上することが求められている。
【０００６】
例えば、移動体通信に用いられるプリント配線基板ではアナログ回路とデジタル回路との混在が要請される。ここで、アナログ回路部では、多くの抵抗素子、キャパシタンス素子及びインダクタンス素子（以下、総称するときには「ディスクリート素子」と呼ぶ）が必要であり、各ディスクリート素子はアナログ回路の特性調整等のために交換可能であることが望ましい。また、実装密度向上のためにアナログ回路を搭載した基板とデジタル回路を搭載した基板とを積層すると、両者の配設位置間の距離が非常に短くなることから、電磁的な輻射ノイズを有効に低減させることを考慮することも必要になる。
【０００７】
本発明は、かかる事情を鑑みてなされたものであり、簡易な構成で、電子部品の実装密度を向上することができる多層プリント配線板を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の多層プリント配線板は、複数の電子部品を搭載した多層プリント配線板であって、両面に導体パターンが形成された両面配線基板と；前記両面配線基板の一方側に配置され、前記両面配線基板の一方側の表面に導体パターンが形成されるとともに、層間導通接続構造が形成された少なくとも１つの配線基板と；前記両面配線基板の他方側に配置され、前記両面配線基板の他方側の表面に導体パターンが形成されるとともに、層間導通接続構造が形成された少なくとも１つの配線基板と；を備えることを特徴とする多層プリント配線板である。
【０００９】
この本発明の多層プリント配線板では、一方側の表面が、その一方側における最外層の配線基板において導体パターンが形成されている表面となり、また、他方側の表面が、その他方側における最外層の配線基板において導体パターンが形成されている表面となる。このため、本発明の多層プリント配線板においては、両面のいずれにおいても、電子部品の装着やマザーボードへの装着を図ることができる。
【００１０】
このため、本発明の多層プリント配線板では、一方の表面をマザーボードへの装着用に利用することにしたときでも、他方の表面を電子部品の装着用に利用することができる。したがって、本発明の多層プリント配線板によれば、簡易な構成で、複数の電子部品を搭載しつつ、電子部品の実装密度を向上させることができる。
【００１１】
本発明の多層プリント配線板では、前記両面配線基板の表面の少なくとも一方にシールドパターンが形成され、前記シールドパターンに対する前記一方側の領域と前記他方側の領域とが電磁的に遮断されている構成とすることができる。かかる構成とした場合には、シールドパターンに対する前記一方側の領域と前記他方側の領域との間を伝搬する電磁的な輻射ノイズを低減させることができる。
【００１２】
また、本発明の多層プリント配線板では、少なくとも一方の表面に接続端子を有する構成とすることができる。かかる場合には、本発明の多層プリント配線板への電子部品の装着や、本発明の多層プリント配線板のマザーボードへの装着を容易に行うことができる。
【００１３】
【発明の実施の形態】
以下、本発明の一実施形態を、図１〜図７を参照して説明する。
【００１４】
図１（Ａ）及び図１（Ｂ）には、本発明の一実施形態に係る多層プリント配線板１０の外観構成が模式的に示されている。ここで、図１（Ａ）は斜め上方からの視図であり、図１（Ｂ）は斜め下方からの視図である。
【００１５】
この多層プリント配線板１０には、図１（Ａ）に示されるように、その＋Ｚ方向側表面に導体パターン５１Ｕが形成されるとともに、導体パターン５１Ｕの所定位置上には、抵抗素子Ｒ、キャパシタンス素子Ｃ及びインダクタンス素子Ｌといったディスクリート素子を装着するための半田パッドが設けられている。
【００１６】
また、多層プリント配線板１０には、図１（Ｂ）に示されるように、その−Ｚ方向側表面に導体パターン５１Ｌ及びマザーボードＭＢへの装着用に複数の半田ボール５５Ｌが形成されている。ここで、複数の半田ボール５５Ｌのうち最も外側のものは後述するスルーホール（図２参照）上に形成され、内側のものは導体パターン５１Ｌ上に形成されている。
【００１７】
多層プリント配線板１０は、図２において断面図にて示されるように、基板２０と、基板２０の＋Ｚ方向側に順次積層された基板３０Ｕ、基板４０Ｕ及び基板５０Ｕを備えている。また、多層プリント配線板１０は、基板２０の−Ｚ方向側に順次積層された基板３０Ｌ１、基板４０Ｌ１、基板３０Ｌ２、基板４０Ｌ２及び基板５０Ｌを備えている。
【００１８】
基板２０は平板状の基板であり、その＋Ｚ方向側表面には、電気信号や電源供給の経路（以下、総称するときには、「電気信号等経路」と呼ぶ）である導体パターン２１Ｕが形成されている。また、基板２０の−Ｚ方向側表面には、ベタの導体パターンであるシールドパターン２５が外縁部を除くほぼ全面にわたって形成されるとともに、外縁部付近には、電気信号等経路である導体パターン２１Ｌが形成されている。さらに、基板２０の外縁部付近その他の領域には、電気信号等経路であるスルーホール２２（図３参照）が形成されている。これらのスルーホール２２を介して、導体パターン２１Ｕの一部とシールドパターン２５との導通や、導体パターン２１Ｕの他の一部と導体パターン２１Ｌとの導通が図られるようになっている。ここで形成されるスルーホール２２の内部には、銅等の導電体が充填されている。後述する他のスルーホールにも同様に銅等の導電体が充填されている。
【００１９】
基板３０Ｕは平板状の基板であり、その＋Ｚ方向側表面には、電気信号等経路である導体パターン３１Ｕが形成されている。また、基板３０Ｕの外縁部付近には、電気信号等経路であるスルーホール３２Ｕ（図４参照）が形成されている。これらのスルーホール３２Ｕ及びスルーホール３２Ｕの−Ｚ方向側端部上の半田バンプ３３Ｕ（図４参照）を介して、上述した導体パターン３１Ｕと導体パターン２１Ｕとの導通が図られるようになっている。
【００２０】
また、基板３０Ｕの＋Ｚ方向側表面の中央部には、大規模集積回路（ＬＳＩ）のベアチップ等の電子部品３５Ｕが搭載されている。この電子部品３５Ｕは、その信号入出力端子及び電源供給端子が半田バンプ３６を介して導体パターン３１Ｕに固定的に導通接続されている。また、電子部品３５Ｕは、アンダーフィル樹脂３７により、基板３０Ｕに固定的に装着されている。ここで、アンダーフィル樹脂３７としては、異方導電性樹脂、非導電性樹脂等を使用することが好ましい。
【００２１】
なお、基板３０Ｕの−Ｚ方向側表面には、スルーホール３２Ｕの−Ｚ方向側端部を除いて、導体部が存在しないようになっている。これは、基板３０Ｕの−Ｚ方向側表面に導体パターンが形成されていると、基板３０Ｕを基板２０に積層したときに、こうした導体パターンと基板２０の＋Ｚ方向側表面に形成された導体パターン２１Ｕとの短絡を防止するためである。
【００２２】
基板４０Ｕは、中央部に電子部品３５Ｕを収納するための開口（以下、「デバイスホール」と呼ぶ）が形成されたロ字状の基板であり、その＋Ｚ方向側表面には、電気信号等経路である導体パターン４１Ｕが形成されている。基板４０Ｕは、基板３０Ｕ上に積層されたときに、その＋Ｚ方向側表面が、基板３０Ｕに装着された電子部品３５Ｕの＋Ｚ方向側表面よりも高い位置となるような厚みを有している。この結果、基板３０Ｕと４０Ｕとで形成される中央部の空洞部に電子部品３５Ｕ全体が収納されるようになっている。なお、基板４０Ｕの厚みは、搭載する電子部品及びこれら電子部品搭載用の半田バンプの厚み等に応じて適宜調節すればよい。
【００２３】
また、基板４０Ｕには、電気信号等経路であるスルーホール４２Ｕ（図５参照）が形成されている。これらのスルーホール４２Ｕ及びスルーホール４２Ｕの−Ｚ方向側端部上の半田バンプ４３Ｕ（図５参照）を介して、導体パターン４１Ｕと上述した導体パターン３１Ｕとの導通が図られるようになっている。
【００２４】
なお、基板４０Ｕの−Ｚ方向側表面には、基板３０Ｕの場合と同様に、基板３０の＋Ｚ方向側表面に形成された導体パターン３１Ｕとの短絡を防止するため、スルーホール４２Ｕの−Ｚ方向側端部を除いて、導体部が存在しないようになっている。
【００２５】
基板５０Ｕは平板上の基板であり、その＋Ｚ方向側表面には、上述したように、電気信号等経路である導体パターン５１Ｕが形成されており、導体パターン５１の所定位置には、ディスクリート部品Ｒ，Ｃ，Ｌの装着用の半田パッドが形成されている。また、基板５０Ｕの外縁部付近には、電気信号等経路であるスルーホール５２Ｕ（図６参照）が形成されている。これらのスルーホール５２Ｕ及びスルーホール５２Ｕの−Ｚ方向側端部上の半田バンプ５３Ｕ（図６参照）を介して、導体パターン５１Ｕと上述した導体パターン４１Ｕとの導通が図られるようになっている。
【００２６】
なお、基板５０Ｕの−Ｚ方向側表面には、基板３０Ｕ及び基板４０Ｕの場合と同様に、基板４０Ｕの＋Ｚ方向側表面に形成された導体パターン４１Ｕ及び電子部品３５Ｕとの短絡を防止するため、スルーホール５２Ｕの−Ｚ方向側端部を除いて、導体部が存在しないようになっている。
【００２７】
基板３０Ｌ１は、その導体パターン３１Ｌ１の形成面、電子部品３５Ｌ１の搭載面が−Ｚ方向側表面であること、及び、半田バンプが基板３０Ｌ１のスルーホールの＋Ｚ方向端部に形成されていることを除いて、上述した基板３０Ｕと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン３１Ｌ１と上述した導体パターン２１Ｌやシールドパターン２５との導通が図られるようになっている。
【００２８】
基板４０Ｌ１は、その導体パターン４１Ｌ１の形成面が−Ｚ方向側表面であること、及び、半田バンプが基板４０Ｌ１のスルーホールの＋Ｚ方向端部に形成されていることを除いて、上述した基板４０Ｕと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン４１Ｌ１と上述した導体パターン３１Ｌ１との導通が図られるようになっている。
【００２９】
基板３０Ｌ２は、その導体パターン３１Ｌ２の形成面、電子部品３５Ｌ２の搭載面が−Ｚ方向側表面であること、及び、半田バンプが基板３０Ｌ２のスルーホールの＋Ｚ方向端部に形成されていることを除いて、上述した基板３０Ｕと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン３１Ｌ２と上述した導体パターン４１Ｌ１との導通が図られるようになっている。
【００３０】
基板４０Ｌ２は、その導体パターン４１Ｌ２の形成面が−Ｚ方向側表面であること、及び、半田バンプが基板４０Ｌ２のスルーホールの＋Ｚ方向端部に形成されていることを除いて、上述した基板４０Ｕと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン４１Ｌ２と上述した導体パターン３１Ｌ２との導通が図られるようになっている。
【００３１】
基板５０Ｌは平板状の基板であり、その−Ｚ方向側表面には、上述したように、電気信号等経路である導体パターン５１Ｌが形成されており、導体パターン５１Ｌの所定位置上には、マザーボードＭＢへの装着用の半田ボール５５Ｌが形成されている。また、基板５０Ｌの外縁部付近には、電気信号等経路であるスルーホール５２Ｌ（図７参照）が形成されている。これらのスルーホール５２Ｌ及びスルーホール５２Ｌの＋Ｚ方向側端部上の半田バンプ５３Ｌ（図７参照）を介して、導体パターン５１Ｌと上述した導体パターン４１Ｌ２との導通が図られるようになっている。また、所定位置（本実施形態では、外縁部）のスルーホール５２Ｌにおける−Ｚ方向側の端部上にも半田ボール５５Ｌが形成されている。
【００３２】
なお、基板５０Ｌの−Ｚ方向側表面には、基板４０Ｌ２の−Ｚ方向側表面に形成された導体パターン４１Ｌ２及び電子部品３５Ｌ２との短絡を防止するため、スルーホール５２Ｌの＋Ｚ方向側端部を除いて、導体部が存在しないようになっている。
【００３３】
以上のように構成される多層プリント配線板１０の製造にあたっては、基板２０、電子部品３５Ｕが搭載された基板３０Ｕ、基板４０Ｕ、及び基板５０Ｕが個別に製造される。また、電子部品３５Ｌ１が搭載された基板３０Ｌ１、基板４０Ｌ１、電子部品３５Ｌ２が搭載された基板３０Ｌ２、基板４０Ｌ２、及び基板５０Ｕが個別に製造される。
【００３４】
ここで、基板２０の製造に際しては、例えば両面にベタで銅の導体パターン２９が形成され、絶縁層２８がガラスエポキシ材である銅張ガラスエポキシ基板を出発材２０Ａとする（図３（Ａ）参照）。なお、出発材としては銅張ガラスポリイミド基板を採用することもできる。
【００３５】
この出発材２０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に導体パターン２１Ｕを、−Ｚ方向側表面に導体パターン２１Ｌ及びシールドパターン２５を形成する。また、周知のスルーホール形成法を適用することにより、スルーホール２２を形成する（図３（Ｂ）参照）。こうして、基板２０が製造される。
【００３６】
また、基板３０Ｕの製造に際しては、上記の基板２０の場合と同様に、銅張ガラスエポキシ基板等を出発材３０Ａとする（図４（Ａ）参照）。この出発材３０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に導体パターン３１Ｕを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール３２Ｕを形成する（図４（Ｂ）参照）。
【００３７】
引き続き、周知の半田バンプ形成法により、導体パターン３１Ｕ上における電子部品３５Ｕの信号端子及び電源供給端子を配置されるべき位置に半田バンプ３６を、また、スルーホール３２Ｕの−Ｚ方向側端部上に半田バンプ３３Ｕを形成する（図４（Ｃ）参照）。そして、電子部品３５Ｕの信号端子及び電源供給端子を、半田バンプ３６を介して導体パターン３１Ｕと固定的に導通接続させるとともに、アンダーフィル樹脂３７を電子部品３５Ｕと基板表面との間に充填する（図４（Ｄ）参照）。こうして、電子部品３５Ｕが搭載された基板３０Ｕが製造される。
【００３８】
なお、電子部品３５Ｌ１が搭載された基板３０Ｌ１及び電子部品３５Ｌ２が搭載された基板３０Ｌ２は、上記の電子部品３５Ｕが搭載された基板３０Ｕと同様にして製造される。
【００３９】
また、基板４０Ｕの製造に際しては、上記の基板２０の場合と同様に、銅張ガラスエポキシ基板等を出発材４０Ａとする（図５（Ａ）参照）。この出発材４０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に導体パターン４１Ｕを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール４２Ｕを形成する（図５（Ｂ）参照）。
【００４０】
引き続き、周知の半田バンプ形成法により、スルーホール４２Ｕの−Ｚ方向側端部上に半田バンプ４３Ｕを形成する（図５（Ｃ）参照）。そして、電子部品３５Ｕを収納するためのデバイスホールを、打ち抜き、切断加工等により形成する（図５（Ｄ）参照）。なお、デバイスホールを、打ち抜き、切断加工等により形成した後に、導体パターン４１Ｕ、スルーホール４２Ｕ及び半田バンプ４３Ｕを形成してもよい。こうして、基板４０Ｕが製造される。
【００４１】
基板４０Ｌ１及び基板４０Ｌ２は、上記の基板４０Ｕと同様にして製造される。
【００４２】
また、基板５０Ｕの製造に際しては、上記の基板２０の場合と同様に、銅張ガラスエポキシ板等を出発材５０Ａとする（図６（Ａ）参照）。この出発材５０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に導体パターン５１Ｕを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール５２Ｕを形成する（図６（Ｂ）参照）。
【００４３】
引き続き、周知の半田バンプ形成法により、スルーホール５２Ｕの−Ｚ方向側端部上に半田バンプ５３Ｕを形成する（図６（Ｃ）参照）。こうして、基板５０Ｕが製造される。
【００４４】
また、基板５０Ｌの製造に際しては、基板５０Ｕの場合と同様に、出発材５０Ａを採用する（図７（Ａ）参照）。この出発材５０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、−Ｚ方向側表面に導体パターン５１Ｌを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール５２Ｌを形成する（図７（Ｂ）参照）。
【００４５】
引き続き、周知の半田バンプ形成法により、スルーホール５２Ｕの＋Ｚ方向側端部上に半田バンプ５３Ｌを形成する。また、所定位置のスルーホール５２Ｕにおける＋Ｚ方向側端部上及び導体パターン５１Ｌの所定位置上に半田ボール５５Ｌを形成する。こうして、基板５０Ｌが製造される。
【００４６】
こうして多層プリント配線板１０を構成する各要素基板が製造されると、これらの要素基板を、上述した図２における順で積層させることにより、多層プリント配線板１０が製造される。本実施形態では、かかる積層にあたっては、全体を加熱しつつ、全ての要素基板同士を所定の圧力で押し付ける一括積層プレス法を採用している。こうして、多層プリント配線板１０が製造される。なお、多層プリント配線板１０の両面におけるソルダレジストの形成は、一括積層プレス前に行ってもよいし、一括積層プレス後に行ってもよい。
【００４７】
以上説明した本実施形態に係る多層プリント配線板１０によれば、＋Ｚ方向側に導体パターンが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板が、両面配線基板である基板２０の＋Ｚ方向側に配置されている。また、−Ｚ方向側に導体パターンが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板が、基板２０の−Ｚ方向側に配置されている。したがって、電子部品を基板内部に搭載したうえで、−Ｚ方向側表面上にマザーボード装着用の半田ボールを形成できるとともに、＋Ｚ方向側表面上に電子部品を搭載用の半田パッドを形成することができるので、簡易な構成で、電子部品の実装密度を向上することができる。
【００４８】
例えば、多層プリント配線板１０においてアナログ回路部があるときには、そのアナログ回路の動作特性の調整に使用されるディスクリート素子を、多層プリント配線板１０の＋Ｚ方向側表面に搭載することができるので、電子部品の実装密度を向上することができる。
【００４９】
また、基板２０の−Ｚ方向側表面にシールドパターン２５を形成しているので、シールドパターン２５の＋Ｚ方向側領域と−Ｚ方向側領域とを電磁的に遮断することができるので、両領域間を伝搬する電磁的な輻射ノイズ量を飛躍的に低減することができる。例えば、アナログ回路部とデジタル回路部とが混在するときには、これらの間にシールドパターン２５を配置することにより、アナログ回路部とデジタル回路部との間を伝搬する電磁的な輻射ノイズを有効に低減させることができる。
【００５０】
また、多層プリント配線板１０の−Ｚ方向側表面上にマザーボード装着用の半田ボールが形成されているので、多層プリント配線板１０をマザーボードに容易に装着することができる。
【００５１】
本発明は、上記の実施形態に限定されるものではなく、様々な変形が可能である。
【００５２】
例えば、上記の実施形態では、多層プリント配線板１０内部の３つの基板にベアチップ等の電子部品を搭載することにしたが、２つ又は４つ以上の内層基板にベアチップ等の電子部品を搭載することとすることができる。なお、ベアチップ等の電子部品を搭載する内層基板の数に応じて、多層プリント配線板を構成する要素基板の数を増減してもよいことは勿論である。
【００５３】
また、両面配線基板を多層プリント配線板のどの層とするかは任意である。上記の実施形態のように、両面配線基板の一方の面に形成される導体パターンの少なくとも一部をシールドパターンとする場合には、互いにの間に電磁シールドが必要となる領域間にシールドパターンが位置するように、両面配線基板の多層プリント配線板中における位置を定めればよい。
【００５４】
また、上記の実施形態では、多層プリント配線板１０の＋Ｚ方向側にはディスクリート部品を搭載することとしたが、図８に示されるように、本実施形態の多層プリント配線板１０と同様の多層プリント配線板１０Ａの＋Ｚ方向側表面に、やはり本実施形態の多層プリント配線板１０と同様の多層プリント配線板１０Ｂを搭載することとしてもよい。
【００５５】
【発明の効果】
以上詳細に説明したように、本発明の多層プリント配線板によれば、簡易な構成で、電子部品の実装密度を向上することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る多層プリント配線板の外観構成を概略的に示す斜視図である。
【図２】本発明の一実施形態に係る多層プリント配線板の構成を説明するための断面構成図である。
【図３】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その１）である。
【図４】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その２）である。
【図５】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その３）である。
【図６】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その４）である。
【図７】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図（その５）である。
【図８】一変形例を説明するための図である。
【符号の説明】
１０…多層プリント配線板、２０…基板（両面配線基板）、２１Ｕ，２１Ｌ…導体パターン、２２…スルーホール、２５…シールドパターン、３０Ｕ，４０Ｕ，５０Ｕ…基板（配線基板）、３１Ｕ，４１Ｕ，５１Ｕ…導体パターン、３２Ｕ，４２Ｕ，５２Ｕ…スルーホール（層間接続構造の一部）、３３Ｕ，４３Ｕ，５３Ｕ…半田バンプ（層間接続構造の一部）、３５Ｕ…電子部品、３０Ｌ１，３０Ｌ２，４０Ｌ１，４０Ｌ２，５０Ｌ…基板（配線基板）、３１Ｌ１，３１Ｌ２，４１Ｌ１，４１Ｌ２，５１Ｌ…導体パターン、５２Ｌ…スルーホール（層間接続構造の一部）、５３Ｌ…半田バンプ（層間接続構造の一部）、３５Ｌ１，３５Ｌ２…電子部品、３６…半田バンプ、３７…アンダーフィル樹脂、５５Ｌ…半田ボール。
Claims (3)
- 複数の電子部品を搭載した多層プリント配線板であって、
両面に導体パターンが形成された両面配線基板と；
前記両面配線基板の一方側に配置され、前記両面配線基板の一方側の表面に導体パターンが形成されるとともに、層間導通接続構造が形成された少なくとも１つの配線基板と；
前記両面配線基板の他方側に配置され、前記両面配線基板の他方側の表面に導体パターンが形成されるとともに、層間導通接続構造が形成された少なくとも１つの配線基板と；を備えることを特徴とする多層プリント配線板。 - 前記両面配線基板の表面の少なくとも一方には、シールドパターンが形成されており、前記シールドパターンの前記一方側の領域と前記他方側の領域とが電磁的に遮断されている、ことを特徴とする請求項１に記載の多層プリント配線板。
- 少なくとも一方の表面に接続端子を有する、ことを特徴とする請求項１又は請求項２に記載の多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327774A JP4372407B2 (ja) | 2002-11-12 | 2002-11-12 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327774A JP4372407B2 (ja) | 2002-11-12 | 2002-11-12 | 多層プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004165318A true JP2004165318A (ja) | 2004-06-10 |
| JP4372407B2 JP4372407B2 (ja) | 2009-11-25 |
Family
ID=32806263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002327774A Expired - Fee Related JP4372407B2 (ja) | 2002-11-12 | 2002-11-12 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4372407B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006035528A1 (ja) * | 2004-09-29 | 2006-04-06 | Murata Manufacturing Co., Ltd. | スタックモジュール及びその製造方法 |
| JPWO2007029505A1 (ja) * | 2005-09-02 | 2009-03-19 | パナソニック株式会社 | モジュール |
| JP2015109379A (ja) * | 2013-12-05 | 2015-06-11 | 株式会社村田製作所 | 部品内蔵モジュール |
| US9059088B2 (en) | 2012-08-27 | 2015-06-16 | Shinko Electric Industries Co., Ltd. | Electronic component built-in substrate |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63156395A (ja) * | 1986-12-19 | 1988-06-29 | 富士通株式会社 | 半導体装置 |
| JPS63170988A (ja) * | 1987-01-09 | 1988-07-14 | 富士通株式会社 | 混成集積回路 |
| JPH0579995U (ja) * | 1992-04-03 | 1993-10-29 | 日本無線株式会社 | 高周波シールド構造を有する多層配線基板 |
| JPH06120671A (ja) * | 1991-03-12 | 1994-04-28 | Japan Radio Co Ltd | 部品埋め込み多層配線基板 |
| JPH07307666A (ja) * | 1994-05-13 | 1995-11-21 | Sony Corp | 高周波処理装置及びｐｌｌシンセサイザ装置 |
| JP2001111232A (ja) * | 1999-10-06 | 2001-04-20 | Sony Corp | 電子部品実装多層基板及びその製造方法 |
| JP2001119147A (ja) * | 1999-10-14 | 2001-04-27 | Sony Corp | 電子部品内蔵多層基板及びその製造方法 |
| JP2001210954A (ja) * | 2000-01-24 | 2001-08-03 | Ibiden Co Ltd | 多層基板 |
| JP2001267710A (ja) * | 2000-03-15 | 2001-09-28 | Sony Corp | 電子回路装置および多層プリント配線板 |
| JP2002246745A (ja) * | 2001-02-14 | 2002-08-30 | Ibiden Co Ltd | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 |
-
2002
- 2002-11-12 JP JP2002327774A patent/JP4372407B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63156395A (ja) * | 1986-12-19 | 1988-06-29 | 富士通株式会社 | 半導体装置 |
| JPS63170988A (ja) * | 1987-01-09 | 1988-07-14 | 富士通株式会社 | 混成集積回路 |
| JPH06120671A (ja) * | 1991-03-12 | 1994-04-28 | Japan Radio Co Ltd | 部品埋め込み多層配線基板 |
| JPH0579995U (ja) * | 1992-04-03 | 1993-10-29 | 日本無線株式会社 | 高周波シールド構造を有する多層配線基板 |
| JPH07307666A (ja) * | 1994-05-13 | 1995-11-21 | Sony Corp | 高周波処理装置及びｐｌｌシンセサイザ装置 |
| JP2001111232A (ja) * | 1999-10-06 | 2001-04-20 | Sony Corp | 電子部品実装多層基板及びその製造方法 |
| JP2001119147A (ja) * | 1999-10-14 | 2001-04-27 | Sony Corp | 電子部品内蔵多層基板及びその製造方法 |
| JP2001210954A (ja) * | 2000-01-24 | 2001-08-03 | Ibiden Co Ltd | 多層基板 |
| JP2001267710A (ja) * | 2000-03-15 | 2001-09-28 | Sony Corp | 電子回路装置および多層プリント配線板 |
| JP2002246745A (ja) * | 2001-02-14 | 2002-08-30 | Ibiden Co Ltd | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006035528A1 (ja) * | 2004-09-29 | 2006-04-06 | Murata Manufacturing Co., Ltd. | スタックモジュール及びその製造方法 |
| US7807499B2 (en) | 2004-09-29 | 2010-10-05 | Murata Manufacturing Co., Ltd. | Stacked module and manufacturing method thereof |
| JPWO2007029505A1 (ja) * | 2005-09-02 | 2009-03-19 | パナソニック株式会社 | モジュール |
| JP4508194B2 (ja) * | 2005-09-02 | 2010-07-21 | パナソニック株式会社 | モジュール |
| US9059088B2 (en) | 2012-08-27 | 2015-06-16 | Shinko Electric Industries Co., Ltd. | Electronic component built-in substrate |
| JP2015109379A (ja) * | 2013-12-05 | 2015-06-11 | 株式会社村田製作所 | 部品内蔵モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4372407B2 (ja) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7985926B2 (en) | Printed circuit board and electronic component device | |
| WO2002089207A2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| EP1156525A4 (en) | MULTILAYER CONDUCTOR PLATE AND SEMICONDUCTOR COMPONENT | |
| JPH11317582A (ja) | 多層配線基板およびその製造方法 | |
| JP3894091B2 (ja) | Ｉｃチップ内蔵多層基板及びその製造方法 | |
| JP2002016327A (ja) | 配線基板およびその製造方法 | |
| TWI750451B (zh) | 封裝上的印刷電路板模組 | |
| JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| JP2002324952A (ja) | プリント基板 | |
| JP2001102746A (ja) | 回路装置とその製造方法 | |
| JP2005150443A (ja) | 積層型半導体装置およびその製造方法 | |
| JP2009111358A (ja) | 配線基板 | |
| JP4731394B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP2012151154A (ja) | 部品内蔵配線基板の製造方法 | |
| JP4372407B2 (ja) | 多層プリント配線板 | |
| JP2003142628A (ja) | 配線基板 | |
| JP4486553B2 (ja) | キャパシタ内蔵両面実装回路基板を有する電子装置 | |
| JP4283523B2 (ja) | 複合多層基板およびそれを用いたモジュール | |
| JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| JP2001298274A (ja) | 電子回路構成体 | |
| JP2008153482A (ja) | インターポーザ基板を備えた半導体パッケージ | |
| JP4380167B2 (ja) | 多層配線板および半導体デバイス | |
| JP2006041238A (ja) | 配線基板及び配線基板の製造方法 | |
| WO2022185522A1 (ja) | 部品内蔵基板、及びその製造方法 | |
| JP7128098B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |